JPS63269560A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えば８１ＭＯ３形の半導体装置ないしは集積
回路装置であって、ｎおよびｐチャネルＭＩＳトランジ
スタが作り込まれる半導体基板内にＭＩＳトランジスタ
に対すると同時にかつ同条件でドーピングされる半導体
領域を備えた縦形のバイポーラトランジスタを作り込む
ものに関する。

（従来の技術〕 上記のＢｉＭＯ３集積回路は、ディジタル信号ないしは
データの複雑な演算や処理を行なうＭＯ８回路と比較的
高圧ないしは大電流を扱うバイポーラ回路とを同一半導
体基板内に作り込みないしは集積化できるので、外部の
負荷を集積回路から直接に駆動ないしは制御するに適し
ており、近年急速にその用途が拡大されつつある。その
設計や製作に当たっては、ＭＯ３０３回路バイポーラ回
路部それぞれについて現在までにかなり蓄積された技術
があり、各回路部についてこの既存技術がそれぞれ独立
にないしは若干組み合わされて用いられる。第２図はか
かるＢｉＭＯ３集積回路の一部の断面を示すものである
。

出発点の半導体基板としては主にｐ形基板１が用いられ
、トランジスタを作り込むべき範囲に強いｎ形の埋込層
２を拡散した上で、比較的高抵抗のｎ形のエピタキシャ
ル１１３をトランジスタを作り込むべき基板層として５
〜６ｉｒｍの厚みに成長させる０次ぎにバイポーラトラ
ンジスタ相互間あるいはバイポーラ回路とＭＯ３回路と
の間を電位的に分離するための強いｐ形の分＃領域４が
エピタキシャル層３の表面からその基板１との境界面に
達するまで深くドーピングされる。ここまででＭｏ３ト
ランジスタやバイポーラトランジスタをエピタキシャル
層３内に作り込む準備ができたことになる。

図の左側のバイポーラトランジスタ２０は縦形のｎｐｎ
　　トランジスタで、エピタキシャル層３をコレクタ領
域としてその中に作り込まれる。ベース領域２１をｐ形
でドーピングした上で、該ベース領域２１内にエミッタ
領域２２を、コレクタ領域であるエピタキシャル層３に
コレクタ接続領域２３を同時に強いｎ形でドーピングす
る。ベース領域２１．エミッタ領域２２およびコレクタ
接続領域２３には外部との接続のための電極層が設けら
れるが、見やすくするために図から省かれている。

図の右側にはｎチャネルＭＯＳトランジスタ３Ｏｎとｐ
チャネルＭＯ３Ｉ−ランジスタ３０ｐが示されており、
それぞれふつうは２〜３−の深さにドーピングされたｐ
形のウェル３１とｎ形のウェル３２の中に作り込まれる
。このため、例えばまずｐチャネルＭＯ３トランジスタ
３０ｐの２個のソース・ドレイン３３．３３が強いｐ形
で、ついでｎチャネルＭＯＳトランジスタ３０ｎの２個
のソース・ドレイン３４゜３４が強いｎ形でドーピング
される。これらのドーピング終了後、ウェル３１．３２
の表面には薄いゲート酸化膜３５が施され、該ゲート酸
化膜３５のソース・ドレイン３３．３３の相互間および
３４．３４の相互間にポリシリコンゲート３６が設けら
れる。この場合もソース・ドレイン電極層は便宜上図か
ら省かれている。

〔発明が解決しようとする問題点〕

上述のバイポーラトランジスタやＭｏ３Ｉ−ランジスタ
の構造自体はよく知られたものであるが、両種のトラン
ジスタを同一半導体基板上に作り込む最も簡単でかつ確
実な手段は、今までに蓄積された技術に基づいて不純物
のドーピングをそれぞれに適した濃度や深さで行なうこ
とである。しかし容易にわかるように、それではＢＩＭ
Ｏ３集積回路の製作にバイポーラトランジスタを作り込
むに必要な工程とＭＯＳトランジスタを作り込むに必要
な工程とを合わせた二重の工程が必要になることになる
。もっとも、ドーピングに際しては例えばイオン注入法
で不純物を表面に高い濃度で打ち込んでおいた上で、熱
処理により不純物を所定の深さまで拡散させることが多
く、熱処理工程の若干は両種のトランジスタに対して同
時に施すことになるので、厳密には工程数が二重になる
とはいい切れないが、はぼそれに近い工程数が必要にな
るのは事実である。

ところが、バイポーラトランジスタ部とＭＯＳトランジ
スタ部に対するドーピング工程を共通してＢｉＭＯ３集
積回路の製作を合理化しようとしても、両種トランジス
タを構成する各ドーピング層ないしは半導体領域がそれ
ぞれドーピングの濃度や深さにおいて異なるので、工程
の共通化はそう簡単には行かない。

例えば、第２図のバイポーラトランジスタ２０のｐ形の
ベース領域２１に対するドーピングを同じｐ形であるＭ
ｏＳトランジスタ３０ｎのウェル３１ないしはＭｏ３ト
ランジスタ３０ｐのソース・ドレイン３３に対するドー
ピングと共通化する場合を考えて見る。バイポーラトラ
ンジスタ２０としては極力高い耐圧値を得るためにベー
ス領域２１のドーピングはやや深目の２μとしたい、Ｍ
ｏ３トランジスタのウェル３１用のドーピングの深さは
これよりやや深目であるものの同程度であるが、ドーピ
ング濃度はベース領域２１の方がウェル３１よりもふつ
う２桁以上高い、逆にＭｏ３トランジスタ３０ｐのソー
ス・ドレインのドーピング濃度はバイポーラトランジス
タ２０のベース領域２１と同じであるが、ドーピング深
さはふつう０．５ｎ程度でこれではバイポーラトランジ
スタとしてはその耐圧値が落ちてしまう。

また、バイポーラトランジスタ２０のｎ形のエミッタ領
域２２に対するドーピングを同導電形のＭＯＳトランジ
スタ３０ｐのウェル３２ないしはＭＯＳトランジスタ３
Ｏｎのソース・ドレイン３４と共通化することも考えら
れる。この場合、バイポーラトランジスタ２０として３
００ＭＨ２程度まで動作可能で電流増幅率が１００程度
のものを得るにはいわゆるベース幅を狭くするのが有利
なので、前述の２μの深さのベース領域２１に対してエ
ミッタ領域２２のドーピング深さを１．６−程度として
ベース幅を０．４−としたい０Ｍ０Ｓトランジスタ３０
．のウェル３２はその深さがこれより大きいから共通化
はむりであり、またＭＯＳトランジスタ３０ｎのソース
・ドレイン３４のドーピング深さはふつう０．５　ｎ程
度であるからこれも共通化に不適である。。

本発明はこのような難点を克服して、ＭＯＳトランジス
タとバイポーラトランジスタを構成する半導体領域に対
するドーピングをトランジスタの特性を犠牲にすること
な（極力共通化してその製作を合理化することができる
ＢＩＭＯ３集積回路等の半導体装置を得ることを目的と
する。

〔問題点を解決するための手段〕

本発明によればこの目的は、バイポーラトランジスタの
コレクタ領域としてのｎ形の半導体領域内にｎチャネル
ＭＩＳトランジスタのウェルと同時にｐ形の外側ベース
領域を環状にドーピングし、ｐチャネルＭＩＳトランジ
スタのソース・ドレインと同時に外側ベース領域よりは
浅い内側ベース領域を外側ベース領域の環の内孔部のｎ
形半導体領域に環の内側に一部がかかるようにドーピン
グし、内側ベース領域内にｎ形のエミッタｔｉＪ１３１
４をドーピングした半導体装置により達成される。なお
、上記中のｎ形をｐ形に、ｐ形をｎ形にそれぞれ置き換
えるようにしてもよい。

〔作用〕

上記の構成かられかるように、本発明においては縦形バ
イポーラトランジスタの構造をＭＯＳトランジスタない
しはＭＩＳトランジスタとのドーピング工程の共通化に
適した構成にすることにより所期の課題を解決する。こ
のため、バイポーラトランジスタのベース領域２１の構
造を二重にして２回に分けてドーピングする。前述のよ
うにバイポーラトランジスタに充分な耐圧値を持たせる
にはベース領域２１の深さを深目にしてやる要があるが
、本発明では上記の構成にいう外側ベース領域のドーピ
ング深さを例えば３μ程度に深目にすることにより必要
な耐圧値を得る。この外側ベース領域は従来と同様にバ
イポーラトランジスタのコレクタ領域になる例えばエピ
タキシャル層であるｎ形の半導体領域内にドーピングさ
れるが、いわば耐圧値向上専用なのでそのドーピング濃
度をむしろ余り高めない方がよく、同程度のドーピング
の濃度と深さをもちかつ同導電形のｎチャネル間Ｏ３ト
ランジスタのウェルと同時にドーピングすることができ
る。

本発明ではさらにこの外側ベース領域のドーピングを環
状とし、従ってこの段階では環の内孔部をｎ形半導体領
域ないしはエピタキシャル層そのままで残す、上記構成
中の内側ベース領域のドーピングはこの環の内孔部のｎ
形半導体領域に対して外側ベース領域と同じ導電形でな
され、かつそのドーピング深さは外側ベース領域の深さ
よりは浅く例えば０．５　ｕｓｎ程度される。また内側
ベース領域のドーピングの幅はその一部すなわちその面
縁部の少なくとも一部が外側ベース領域のドーピングの
環の内側にかかるようにする。これによって内側ベース
領域はそのまわりを外側ベース領域によって取り囲まれ
かつ外側ベース領域と導電的に接続される。この内側ベ
ース領域はバイポーラトランジスタに所望の動作周波数
特性や電流増幅率特性を賦与するためのもので、これに
適するドーピング濃度が外側ベース領域に対するよりは
ずっと高くなるので、同程度のドーピング濃度や深さを
持つｐチャネルＭＯＳトランジスタのソース・ドレイン
とドーピングを共通化できる。

バイポーラトランジスタに上記のような所望の特性を持
たせるにはベース幅の選択が重要であり、そのｎ形のエ
ミッタ領域のドーピング深さを内側ベース領域の深さが
前述のように０．５μ程度の場合例えば０．３−として
ベース幅を０．２　ｎとする。

このベース幅をよく管理してバイポーラトランジスタに
所望の特性を持たせるには、ＭＯＳトランジスタに対す
るドーピングとは別にエミッタ領域のドーピングをする
のが最も望ましいが、公知のようにエミッタ領域のドー
ピング濃度は高い方が望ましいので、場合により同程度
のドーピング濃度をもちかつ深さも大差ないｎチャネル
ＭＯＳトランジスタのソース・ドレインに対するドーピ
ングと共通化することも可能である。この場合、ｐチャ
ネルＭＯ３トランジスタのソース・ドレインの深さが例
えば０．５μのときｎチャネルＭＯＳトランジスタのソ
ース・ドレインの深さが０．３　Ｉｒｍにおるから、両
ＭＯ３トランジスタのソース・ドレイン深さが異なって
来ることになるが、特性を含めて何ら支障は生じない、
また、バイポーラトランジスタのコレクタ接続領域も導
電形およびドーピング濃度と深さがすべてエミッタ領域
と同じでよいから、それを含めてドーピングを共通化す
ることも可能である。

〔実施例〕 以下、第１図を参照しながら本発明の詳細な説明する０
図のｐ形の基板１＋　　ｎ形の埋込層２゜ｎ形のエピタ
キシャル層３およびｐ形の分＃領域４は第２図に示され
た従来例とほぼ同一でよく、本発明の実施上ではエピタ
キシャル層３は不純物濃度がＩＱＩｓ原子／−程度の比
較的高抵抗のものとするのが都合がよく、分ｊｌｆ　８
ｉ域４のドーピング濃度は１０１９原子／−程度とされ
る。なお本発明においては、上のエピタキシャル層３の
不純物濃度は高くても５ＸｌＯ”原子／−とすることが
望ましい。

バイポーラトランジスタ２０のベース領域としてのドー
ピングは、外側ベース領域５のドーピングと内側ベース
領域８のドーピングとの２回に分けて行なわれ、まず環
状の外側ベース領域５のドーピングがｎチャネルＭＩＳ
トランジスタ３０ｎの内側ベース領域６のドーピングと
同時にエピタキシャル層３に対してｐ形で行なわれ、そ
のドーピング深さは例えば３μ程度、濃度は５Ｘ１０１
ｈ原子／ｃｄ程度とされる。バイポーラトランジスタ２
０が作り込まれるエピタキシャル層３は該トランジスタ
のコレクタ領域となる。外側ベース領域５はそのドーピ
ングが比較的深いので、その図の下端の形状は丸みを持
ち、これによって電界の局部集中が避けられ、トランジ
スタの使用時にエピタキシャル層３との接合に逆方向電
圧が掛かったとき、空乏層が主に高抵抗側のエピタキシ
ャル層３内に良好に拡がるので、トランジスタのｖｏ。

とじては４０Ｖ以上の耐圧値が得られる。このバイポー
ラトランジスタ２０の外側ベース領域５とｎチャネルＭ
ＩＳトランジスタ３０ｎのウェル６に対するｐ形の同時
ドーピング後、ｐチャネルＭＩＳトランジスタ３０ｐの
ウェル７に対するｎ形のドーピングが前と同程度の濃度
および深さで行なわれる。

外側ベース領域５に対する環状のドーピング後その環の
内孔部はエピタキシャル層３そのままになっており、こ
の内孔部のエピタキシャル層３に対するバイポーラトラ
ンジスタの内側ベース領域８としてのｐ形のドーピング
が、ｐチャネルＭＩＳトランジスタ３０ｐのソース・ド
レイン９．９のドーピングと同時に例えば１０１９原子
／ｄ程度の濃度で０．５μ程度の深さになされる。内側
ベース領域８のドーピング幅は図示のように外側ベース
領域５の環の内側にかかるように選ばれ、これによって
内側ベース領域８は外側ベース領域５と動作上は同電位
に接続されて１個のベース領域として機能する。この内
側ベース領域８のドーピング深さは、外側ベース領域５
の深さよりも浅くしないと外側ベース領域がもつトラン
ジスタの耐圧向上の効果が失われてしまう、また、縦形
トランジスタとしての動作ないしは機能上はｐ形の内側
ベース領域８とｎ形のエピタキシャル層３との間の接合
部が重要であり、図示のようにこの接合部は電位上の一
種のガードリングとしての外側ベース領域５の下端部に
より囲まれて保護される。

バイポーラトランジスタとしての機能上もう一つの重要
な接合であるエミッタ・ベース間接合は、上述の内側ベ
ース領域内にｎ形のエミッタ領域１０のドーピングによ
って形成される。この際縦形トランジスタとしての特性
を決めるベース幅を例えば０．２−とするよう、８亥エ
ミッタ領域１０は０．３　ｎの深さにドーピングされ、
そのドーピング濃度は５Ｘ１０”原子／−程度に高く選
ばれる。ベース幅をこの程度に比較的小に選定したとき
、電流増幅率を１００前後としてＩ　ＧＨｚまでの周波
数で動作可能な縦形トランジスタとすることができる。

トランジスタの高性能化を主眼とするとき、このエミッ
タ領域１０のドーピングは独立工程としてその条件を厳
密に管理することが望ましいが、特に高性能を要しない
ときにはエミッタ領域工０とｎチャネルＭＩＳトランジ
スタ３０ｎのソース・ドレイン１１゜１１とバイポーラ
トランジスタのコレクタ接続領域１２とのドーピングを
同時に一工程ですませることが可能である。さらにこの
際、上のエミッタ領域１０等のドーピングに用いる不純
物としてＡｓを用いれば、そのドーピング工程中の熱処
理を内側ベース領域８およびｐチャネルＭＯＳトランジ
スタ３０ｐのソース・ドレイン９のドーピング工程中の
熱処理と同時にすることができる。すなわち、まず例え
ばイオン注入法で内側ベース領域８およびソース・ドレ
イン９のドーピング用にｐ形不純物としてのボロンを表
面領域に打ち込んだ上で、続けてエミッタ領域ｌＯ等の
ドーピング用にｎ形不純物としてＡｓを同様に打ち込み
、両不純物を一回の熱処理で半導体領域内に拡散させる
。Ａｓの拡散係数がボロンのそれに比べて小なので、こ
の熱処理によって内側ベース令頁域８よりエミッタ領域
１ｏの方が浅く形成される。

以上の半導体領域のドーピング後、従来と同様にＭＩＳ
トランジスタ部の表面にはゲート酸化膜１３を薄く形成
した上で、該ゲート酸化膜１３上にポリシリコンゲート
１４を図示のように設ける。以後、通常のように電極層
が所定個所にそれぞれ設けられるが、前の第２図と同様
に繁雑を避けるため図からは一切省かれていることを諒
承されたい。

〔発明の効果〕

以上の説明かられかるように、本発明ではＭＩＳトラン
ジスタないしはＭＯＳトランジスタと同一半導体基板上
に作り込まれる縦形のバイポーラトランジスタのベース
領域を外側ベース領域と内側ベースＨ域との２段に構成
し、外側ベース領域を環状にドーピングし、内側ベース
領域を外側ベース領域の環の内孔部にかつ環の内側にそ
の一部がかかるようにドーピングすることによって、外
側ベース領域のドーピングをＭＯＳトランジスタのウェ
ルのドーピングと共通化し、内側ベース領域のドーピン
グをＭＯＳトランジスタのソース・ドレインのドーピン
グと共通化し、かつ場合によりバイポーラトランジスタ
のエミッタ領域のドーピングもＭＯＳトランジスタの別
のソース・ドレインのドーピングおよびバイポーラトラ
ンジスタのコレクタ接続領域のドーピングと共通化する
ことができるので、従来技術による場合よりもドーピン
グ工程数を減少させてこの種半導体装置の製作を合理化
することができる。この際、上述の説明からもわかるよ
うに、各半導体領域のドーピングの濃度や深さを適宜に
選択することにより、縦形のバイポーラトランジスタと
ＭＯＳトランジスタとに対するドーピング工程を上のよ
うにかなり共通化しても、従来と比べて全く遜色のない
性能のトランジスタを集積回路装置内に作り込むことが
できる。

上述のような本発明のもつ効果はとくにＢｉＭＯ３集積
回路装置の製作の合理化に有利であり、今後ディジタル
・アナログ共用集積回路の工業的な応用がますます広が
るにつれて、半導体記述の一層の発展に貢献することが
期待される。

【図面の簡単な説明】

第１図は本発明を実施したＢｉＭＯ３集積回路装置の一
部拡大断面図、第２図は従来技術による同種集積回路装
置の対応部の拡大断面図である。 図において、 １：半導体基板、２８埋込層、３：エピタキシャル層な
いしはバイポーラトランジスタのベース領域、４：分離
領域、５：バイポーラトランジスタの外側ベース領域、
６：ｎチャネルＭ■ｓトランジスタのウェル、７：ｐチ
ャネルＭＩＳトランジスタのウェル、８：バイポーラト
ランジスタの内側ベース領域、９：ｐチャネルＭＩＳト
ランジスタのソース・ドレイン、ｌＯ：パイボーラトラ
ンジスタのエミッタ領域、１２；バイポーラトランジス
タのコレクタ接続領域、１３：ゲート酸化膜、１４：ポ
リシリコンゲート、２０：縦形バイポーラトランジスタ
、３０ｒ＋：ｎチャネルＭＩＳトランジスタ、３０ρ：
ｐチャネルＭＩＳトランジスタ、である。 ■１　図 第２　図

Claims (1)

【特許請求の範囲】
1. １）ｎおよびｐチャネルＭＩＳトランジスタが作り込ま
   れる半導体基板内にＭＩＳトランジスタに対すると同時
   にかつ同条件でドーピングされる半導体領域を備えた縦
   形のバイポーラトランジスタを作り込んでなる半導体装
   置であって、バイポーラトランジスタのコレクタ領域と
   してのｎ（ｐ）形半導体領域内にｎ（ｐ）チャネルＭＩ
   Ｓトランジスタのウェルと同時にｐ（ｎ）形の外側ベー
   ス領域を環状にドーピングし、ｐ（ｎ）チャネルＭＩＳ
   トランジスタのソース・ドレインと同時に外側ベース領
   域よりは浅い内側ベース領域を外側ベース領域の環の内
   孔部のｎ（ｐ）形半導体領域に環の内側に一部がかかる
   ようにドーピングし、内側ベース領域内にｎ（ｐ）形の
   エミッタ領域をドーピングするようにしたことを特徴と
   する半導体装置。