JPS6326778A - 多次元信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、多次元ディジタル信号の広範囲な信号処理
を高速に行えるようにした多次元信号処理回路に関する
。

〔従来の技術〕

従来、多次元ディジタル信号の処理は、例えば３次元の
信号であるカラー画像信号における色の変換９色による
特徴抽出、　ＳＩ域分割等の処理は、汎用的な計算機を
用いたシステムでソフトウェアを作成することにより行
うか、または特定の処理を高速に行う専用回路を用いる
かの、いずれかの方法が採られている。

前者はソフトウェアにより広範囲な処理を実現できるが
、処理時間を長く必要とするという問題点がある。また
後者は特定の処理を高速に行うことを目的として提案さ
れているものであるが、広範囲な処理を行うことができ
ず、必要な処理がＦＭ数種類ある場合には、その数だけ
回路を設けなければならないという問題点がある。

そこで、これらの問題点を解決するため、より広範囲な
多次元信号の信号処理を高速に行う手段が、本件出願人
の出願に係る特願昭６１−９９０６９号において提案さ
れている。この手段は、ｎ種類のディジタル信号を変換
する０２個のルックアップテーブルメモリと、ｎ個の演
算ユニットを組み合わせて、種々の多次元信号の処理を
高速に行わせるものであり、前記問題点は一応解決でき
るものである。

〔発明が解決しようとする問題点〕

ところが、この提案による信号処理回路を実現しようと
する場合、装置が極めて大きなものとなる。例えば、カ
ラー画像信号を処理するのに用いるように構成する場合
は、ルックアンプテーブルメモリは９個、演算ユニット
は３個必要であり、それらの数に応した周辺回路も必要
となってくる。

しかもこの方式による信号処理回路では、カラー画像を
表す３原色入力信号（赤、緑、青、以下Ｒ２Ｇ、Ｂと略
記する）に対し、変換処理を施して３つの信号を出力す
る場合は、高速に且つ効率的に動作するが、特定の基準
色（Ｒｏ、　Ｇ　ｏ、Ｂ　６）に対ｆ’）　色り距離Ｗ
−（Ｒ−Ｒｅ）”＋（Ｇ−ＧＯ）”＋　（Ｂ−Ｂ、）”
を出力するような場合のように、３人力信号に対して１
つの信号を出力する場合は、９個のルックアップテーブ
ルメモリの中の６個、及び３個の演算ユニットの中の２
個は動作する必要がないので、回路の無駄が生じてしま
うという問題点がある。

本発明は、従来の並びに先に提案した多次元信号処理回
路の問題点を解消するためになされたもので、多次元デ
ィジタル信号に対する広範囲な処理を高速に、しかも小
規模な回路構成で行うことのできる多次元信号処理回路
を提供することを目的とする。

ｃ問題点を解決するための手段及び作用３次に上記問題
点を解決するための本発明の構成を、第１図に示した基
本構成図に基づいて説明する。図において、１−＋、１
−ｚ、・・・・・・・１−７はルックアップテーブルメ
モリで、ディジタル入力信号３−１．　３−ｚ、・・・
・・・・３−７の次元数をｎとすると、全部でｎ個設け
られていて、それぞれ各人力信号のテーブル変換処理を
行うものである。　２−＋、　　２−１＋・・・・・・
・２−１＋＋−１１はルックアップテーブルメモリ１−
＋、ｌ−ｔ、・・・・・・・１−７で変換処理を施した
異なる次元の信号間に演算を行う演算ユニットであり、
図示のように２つの入力信号に対し１つの信号を出力す
る場合は、合計（ｎ−１）個設けられている。そして該
演算ユニソ）Ｌ、、２−１＋・・・・・・・Ｌ（Ａ−１
１では、それぞれ２信号間の加減算及びＡＮＤ、ＯＲな
どの論理演算が実行されるようになっている。

以上のように構成された本発明の多次元信号処理回路に
より、次の（１）式で表される任意の信号処理を高速且
つ効率的に行うことができる。

Ｗ＝ｆ　＋（Ｃ＋）■ｆｚ（Ｃｔ）○−−−・−Ｏｒ　
ｎ＜　ｃ　ＩＩ）・・・・・・＋１） 但し、 ｆ　＋（ｘ）、　　ｆ　ｚ（）（）、・Ｈ＋・−９ｒ−
（ｘ）　’任意の関数■：加減算もしくは２置体号に対
する論理演算ＣＩ＋　　Ｃ１＋・・・・・・・Ｃ１：多
次元入力信号また上記（１）式において出力信号Ｗが多
次元（Ｗ。

：ｉ＝１，２＋・・・・・・・ｎ）の場合は、この信号
処理回路において、時系列的に多次元出力信号Ｗ、を演
算し出力するようにすることにより、回路を小規模に維
持したまま多次元信号を出力信号とする処理を実行させ
ることができる。

〔実施例〕

以下実施例について説明する。第２図は本発明に係る多
次元信号処理回路の第１実施例の主要部を示すブロック
構成図で、第１図に示したものと同−又は同等部分は同
一符号で示している。この実施例は、第１図に示した基
本構成におけるルックアップテーブルメモリとして、リ
ードオンリメモリ（以下ＲＯＭと略記する）を用いるも
のである。

なお本実施例では、図や説明の繁雑さを避けるために、
次元数を３としたものを示しているが、実際は任意のｎ
次元信号に対しても同様に適用しうるちのである。

図において、１０−＋、　１０−ｚ、　１０−ｘはルッ
クアップテーブルメモリとして機能させるＲ　ＯＭ　−
１１−１゜１１−ｚ、１１−ｉ、１２−＋、　１２−２
．１２−３．１３−＋、　、１３−ｚはそれぞれディジ
タル信号を一時的に保持するためのバンファレジスタで
ある。１３．１６は前記ＲＯＭｌ０−１＋　１０−ｚ、
　１０−３及び演算ユニット２−＋、２−ｔに対して、
所定の処理を行わせるように命令信号を出力するレジス
タである。第３図は、１個のＲＯＭ１Ｏ−１（１０−ｚ
、　１Ｏ−３）についての動作を説明するための図で、
図示のように人力ディジタル信号３−１とレジスタ１５
からのセレクト信号１８が、共にＲＯＭ１Ｏ−１のアド
レス信号として入力するように接続されている。

なお各車−のＲＯＭｌ０−＋（１０−ｚ、　１Ｏ−ｓ）
はｍ種類（ｍ≧２）のテーブル変換命令を記憶できるも
のとし、予めこれらを記憶させておくものとする。この
場合はセレクト信号１日は、２に２ｍとなるにピットの
構成にすることにより、ｍ種類のテーブル変換命令から
１つを選択することができる。また実際の動作は入力信
号３−１をアドレスとし、そのアドレスで指示したメモ
リ内容を出力することにより、ルックアップテーブルメ
モリを実現できるようになっている。

この実施例において所定の処理を実行させる際は、外部
の制御装置、例えばマイクロコンピュータのＣＰｔＪ等
からレジスタ１５及びレジスタ１６に、それぞれ指示信
号１７．１９が送られる。これによりレジスタ１５では
指示信号１７の内容に応してＲＯＭ１０−＋、　　ｔｏ
−ｚ、　　１０−ｚに対してセレクト信号１８を、また
レジスタ１６では指示信号１９の内容に応じて演算ユニ
ソ）　２−１２−ｔに対して命令信号２０を出力する。

そして前記セレクト信号１８によりＲＯＭｌ０−１゜１
０−ｚ、　１０−ｚでは、記憶されているテーブル変換
命令の中から１つが選択され、一方、演算ユニット２−
１．２−２では演算の内容が決定される。

次にデータ信号の処理の流れについて説明する。

３つの入力信号３−１．３−２．３−１は、まずレジス
タＩＬ、、１１−ｚ、ＩＬ３にそれぞれ一時的に保持さ
れ、次いでＲＯＭＩＯ−＋、　１０−ｚ、　１０−＊に
それぞれ入力される。各ＲＯＭｌ０−１．　１０−ｚ、
　１０−＋では前記セレクト信号１８で選択されたテー
ブル変換処理が実行され、それらの出力はそれぞれレジ
スタＬＬ、、１１゜１２、に−時的に保持される。これ
らの３つの信号の中、レジスタ１２−１とレジスタ１２
−２に保持されている信号が、演算ユニット２−１に入
力され、前記命令信号２０で指定された２信号間の演算
処理が実行されて、その出力はレジスタ１３−１に保持
される。

一方、レジスタ１２．に保持されていた信号は、そのま
まレジスタ１３４に送られる。そしてレジスタ１３−１
とレジスタ１３−２に保持されている信号が演算ユニソ
）２−ｚに入力され、前記命令信号２０で指定された２
信号間の演算処理が実行される。その出力は、パイプラ
イン処理補正可能なレジスタ１４−＋。

１４−２．１４−ｓのいずれかに保持され、次の処理系
に出力される。

前記パイプライン処理補正可能なレジスタの構成例とし
ては、第４図に示すような構成が考えられる。これは繰
り返し演算により得られる演算結果を、この回路の後段
で利用するために同期をとるものであり、繰り返し演算
の回数に対応させてレジスタの段数を増やすものである
。レジスタに格納されるタイミングは後で述べるパイプ
ラインクロック′に対応するものである。勿論、後段で
同期をとる必要がない場合には、華にレジスタ１４−、
。

１４−ｚ、　１４−ｉは草体のレジスタで構成してもよ
い。

次に本実施例にかかる多次元信号処理回路による具体的
な信号処理の実現方法を、この処理回路を３次元の信号
を必要とするカラー画像の画像処理に用いる場合を例と
して説明する。前述したようにカラー画像を表すには、
一般にＲ，Ｇ、Ｂの３原色信号を必要とするが、色の情
輯を基に画像の領域分割を行うための前処理として、色
空間を表すＲＯＢ座標を他の座標へ変換する処理が必要
になる場合がある。

その代表的な変換処理方法に、Ｋ−Ｌ変換と呼ばれる処
理があり、ＲＧＢ座標を線形変換により、座標間の分布
に対する相関が最も小さくなるように、新たな座標へ変
換するものである。また、０ＰＴＩＣ３Ｃ０ＭＭ［ＩＮ
ＩＣＡＴＩＯＮＳ”５５ｆ４１．２４２．　（１９８５
）では、カラー画像の色調を強調して画像を見やすくす
る処理方法が提案されている。この処理は次の（２）式
で表される。

・・・・・・（２） この（２）式は、結局次の（３）式のような線形変換の
式で表される。

・・・・・・（３） このように、カラー画像処理では、次に示す（４）式で
一般的に表されるような３信号の線形変換が必要となる
場合が多い。

そこで、本実施例において上記（４）式で表される変換
処理を実現する方法について説明する。本実施例では、
まず最初に１１’＝ａ＋＋１＋＋ａ＋ｘ１ｇ＋ａｌｆｆ
１３の演算を行う、ＩＩを入力信号３−１゜■２を入力
信号３−□、Ｉｓを入力信号３．に対応させると、ＲＯ
Ｍ　１０−　＋では入力信号■１に対し、ａｌｌｌｌを
出力するようなテーブル変換を記憶させておいて、これ
を実行し、同様にＲＯＭ　１０−　ｔ。

１０−３では、それぞれ入力信号■２に対しａ１２１２
＋入力信号Ｉ、に対しａ＋＊＋２を出力させる。

次に演算ユニット２−１及び２−２においては、加算を
実行させるように指定することによって、最終的にａ、
副、＋ａ＋ｔｌｚ＋ａ１３１ｚの演算処理が施された信
号が出力される。この出力信号Ｌ’はレジスタ１４−１
に保持される。次に同様にして、Ｉｚ’＝ａｔＩ■＋＋
ａｔｚＩｚ＋ａｘｘＩｘＯ）演算処理が行われ、処理結
果はレジスタ１４−２に保持される。

更に次いでＩ２’　＝ａ！ｌＩ＋＋ａｉｘＩｚ＋ａ＊ｓ
Ｉ３の演算処理が行われ、処理結果はレジスタ１４．に
保持される。

このようにして前記（３）式で表される３信号の線形演
算が実行されるが、第５図のタイムチャートに示すよう
に、画素表示クロックの３分割クロックをパイプライン
処理の基本クロックとすることにより、！、’、１！’
、１．’　　の各値を１クロ。

クサイクルずつ遅らせながら、パイプライン処理するこ
とにより求め、（４）式で示される処理を実現する。

第６図は、第２図に示した本発明の第１実施例を用いた
信号処理装置の構成例を示すブロック図である。説明を
分かりやすくするために、この場合も３次元の信号処理
を行うカラー画像処理装置について述べる９図において
、１００は信号入力装置であるカラーＴＶカメラ、１０
１はアナログ・ディジタル信号変換器（以下Ａ／Ｄコン
バータと略記）　、１０２．１０３は信号の行き先を選
択するセレクタ、１０４は本実施例の３次元信号処理回
路、１０５は画像信号を蓄積する画像メモリ、１０６は
ディジタル・アナログ信号変換器（以下Ｄ／Ａコンバー
タと略記）、１０７は出力装置であるカラーディスプレ
イ、１０８は前記３次元信号処理回路１０４．セレクタ
１０２．１０３を制御するＣＰＵ等のコントローラであ
る。

このように信号処理装置を構成することにより、カラー
ＴＶカメラ１００で人力した画像について、前述した色
調強調等の処理をリアルタイムに行い、カラーディスプ
レイ１０７に表示することにより、動画像に対する画像
処理が可能になる。また画像信号を画像メモリ１０５に
蓄積して３次元信号処理回路１０４で繰り返し処理を施
すことにより、より広範囲で高度な処理を行うこともで
きる。

以上述べたように、本実施例では、前記ルックアップテ
ーブルメモリを第２図に示したようにＲＯＭで構成した
ことにより、簡単な回路構成で本発明に係る多次元信号
処理回路を実現でき、またＲＯＭに対するセレクト信号
と、演算ユニットに対する命令信号を供給することによ
り、所定の処理を実行することができ、操作の簡略化を
計ることができる。

第７図は、本発明の第２実施例の主要部のブロック構成
図である。この実施例は、第１図に示した基本構成にお
けるルックアップテーブルメモリとしてランダムアクセ
スメモリ　（以下ＲＡＭと略記する）を用いるものであ
る。この実施例においても、第１実施例と同様に、説明
や図の繁雑さを避けるため、３次元信号処理回路を例示
して説明を行う０図において２１−１＋　２１−ｔ、　
２１−コはルックアップテーブルメモリとして機能させ
るＲＡＭで、２２−＋、　２２−ｚ、　２２−ｘは８亥
ＲＡ　Ｍ２１−＋、　２１−ｔ、　２１−１に対し、ア
ドレス信号２５を入力させるか、またはバッファレジス
タ１１−１．１１−２．１１−ｚからの入力信号り、、
：Ｌ、、：Ｌ、を入力させるかを選択するセレクタであ
る。また２３はＲＡ　Ｍ２１−．２１−２．２１−３に
対してアドレス信号２５を供給するレジスタであり、２
４はＲＡ　Ｍ２１−＋、　２１−ｉ、　２１−３に人力
するテーブル変換のデータを供給するレジスタである。

第８図は、１個のＲＡＭ２１−＋（２１−ｚ、　２ｌ−
３）についての動作を説明するための図である。ＲＡＭ
をルックアップテーブルメモリとして動作させるために
は、まずテーブル変換命令の内容をＲＡＭに書き込むこ
とが必要である。このデータの書き込みは次のようにし
て行われる。すなわち、まずセレクタ２２−１に対して
アドレス信号２５側を選択するように設定し、このアド
レス信号２５をＲＡＭ２１−１のアドレス入力端に送る
。それと同時にテーブル変換命令のデータ２７．、Ｉを
ＲＡＭ２１−＋のデータ入力端に送り、所定のアドレス
に変換命令の内容を書き込んでい（０次に入力信号３−
Ｉの変換を実行する際は、セレクタ２２−１に対して入
力信号３−３側をｉ！ＩＲするように設定し、その入力
信号３−１をＲＡＭ２１−＋のアドレスとして入力し、
そのアドレスで１旨示されたメモリ内容をデータ出力端
より出力するようになっている。

この実施例における所定の信号処理の実行は次のように
して行われる。まず外部の制御装置からレジスタ２３及
びレジスタ２４に、それぞれ指示信号２６、２８が送ら
れ、前述したような態様でＲＡＭ２１−１．２１−１．
２１−３に対し、テーブル変換のデータ２７−１．２７
−ｚ、　２１−＊が書き込まれる。次に実際に処理が行
われる際には、外部の制御装置かるレジスタ１６に対し
指示信号１９が送られ、演算ユニット２　、。

２−ｔに対し命令信号２０が供給されて、演算の内容が
指示される。このようにして処理内容が決−ｒされ、第
２図に示しｆコ第１実施例と同様に、３つの人力信号３
−１．　３−ｚ、　　３−ｓに対し所定の信号処理が行
われる。

この実施例では、第７図に示したように、ルックアップ
テーブルメモリをＲＡＭで構成しているので、マイクロ
コンピュータ等の外部の制？１１装置から、必要に応じ
て任意のテーブル変換命令をＲＡＭへ書き込むことがで
きるので、最低１種類のテーブル変換命令を記憶できる
ＲＡＭを用いて、実質的に多くの種類の処理を行わせる
ことが可能となる。

第９図は本発明の第３実施例の主要部の構成を示すブロ
ック図である。この実施例は、第１図に示した基本構成
におけるルックアップテーブルメモリとして、複数種類
のテーブル変換命令を記憶できるＲＡＭを用いるもので
ある。この実施例においても、第１及び第２実施例と同
様に、説明や図の繁雑さを避けるために、３次元信号処
理回路を例示して説明を行う０図において、１５はＲＡ
Ｍ３０−＋、　３０−ｚ、　３０−−に記憶されている
複数のテーブル変換命令の中から１種類を選択するセレ
クト信号１８を出力するレジスタである。また２３はＲ
ＡＭ３０−＋、　３０−ｚ、　３０−１に対しアドレス
信号２５を供給するレジスタであり、２４はＲＡ　Ｍ　
３０−　＋。３０−ｚ、　３０−ｙに入力するテーブル
変換のデータを供給するレジスタである。

第１０図は、１個のＲＡ　Ｍ　３０−１について動作を
説明するための図である。まずＲＡＭ３０−＋ヘテーブ
ル変換命令の書き込みを行うが、これは次のようにして
行われる。最初にセレクタ２２−１に対してアドレス信
号２５側を選択するように設定し、ＲＡＭ３０−６へ書
き込むテーブル変換命令の数をｍとすると２′≧ｍとな
るにビットで構成されるセレクト信号１８と、前記アド
レス信号２５とを共に、ＲＡＭ３０−＋のアドレス入力
端に送る。それと同時にテーブル変換命令のデータ２７
−１をＲＡＭ３０−＋のデータ入力端に送り、所定のア
ドレスに変換命令の内容を書き込んでいく。次に入力信
号３−Ｉの変換を実行する際は、セレクタ２２−１に対
して入力１３号３−１側を選択するように設定し、人力
信号３−１をＲＡＭ３０−、のアドレスとして入力し、
そのアドレスで指示されたメモリの内容を出力するよう
になっている。

この第３実施９＋１における所定の信号処理の実行は次
のようにして行われる。まず外部の制御装置からレジス
タ１５．２３．２４にそれぞれ指示信号１７゜２６．２
８が送られ、前述したような方法でＲＡＭ３０−１＋　
３０−ｚ、　３０−、に対しテーブル変換のデータ２７
−、。

２１−ｚ、　２７−ｚが書き込まれる０次に実際に処理
が行われる際には、外部の制御装置からレジスタ１５及
びレジスタ１６に、それぞれ指示信号１７．１９が送ら
れる。これによりレジスタ１５ではＩ行来信号１７の内
容に応してＲＡＭ３０−１．３０．、３０−ｉに対しセ
レクト信号１８を、またレジスタ１６では指示信号１９
の内容に応じて演算ユニフ）２−１．２−ｔに対し命令
信号２０を出力する。そしてセレクト信号１８によりＲ
Ａ　Ｍ２Ｏ−＋、　３０−ｔ、　３０−ｉでは記憶され
ているテーブル変換の中から１つが選択され、また演算
ユニット２−Ｉ、２−！では命令信号２０により演算の
内容が決定され、所定の処理が３つの人力信号１．、　
３−ｚ、３−３に対して実行される。

この第３実施例では、第９図に示したように、ルックア
ップテーブルメモリをＲＡＭで構成したことにより、第
２実施例と同様に、実質的に多（の種類のテーブル変換
命令を実行させることができる。更にこの実施例では、
必要な変換命令を一度に複数種類、ＲＡＭに記憶させて
おき、処理の内容の変更はセレクト信号１８を変えるだ
けで行えるので、多種類の処理操作を簡略化することが
できる。

〔発明の効果〕

以上実施例に基づいて詳細に説明したように、本発明に
よれば、多次元のディジタル入力信号に対してルックア
ップテーブルメモリにより複数種類の変換命令を実行さ
せ、演算ユニットでその出力信号間の演算を行わせるこ
とにより、広範囲な処理を高速で実行させることができ
る。またそれぞれの次元の入力信号に対する変換処理を
時系列的に施すことにより、多次元の変換処理信号を小
規模回路構成のまま容易に得ることができる。

【図面の簡単な説明】

第１図は、本発明に係る多次元信号処理回路の基本構成
を示す図、第２図は、本発明の第１実施例の要部を示す
ブロック構成図、第３図は、第２図におけるＲＯＭの動
作を説明するための図、第４図は、第２図のパイプライ
ン処理補正可能なレジスタの構成例を示す図、第５図は
、パイプライン処理を説明するためのタイムチャート、
第６図は、第２図に示した多次元信号処理回路を用いた
信号処理装置の構成例を示すブロック図、第７図は、本
発明の第２実施例の要部を示すブロック構成図、第８図
は、第７図におけるＲＡＭの動作を説明するための図、
第９図は、本発明の第３実施例の要部を示すブロック構
成図、第１Ｏ図は、第９図におけるＲＡＭの動作を説明
するための図である。 図において、１−１１−ｚ、・・・・・１−、ｌはルッ
クアップテーブルメモリ、Ｌ、、２−、、・・・・・２
−０−１゜は演算ユニット、：Ｌ、、３−、、・・・・
・３□は入力信号を示す。 特許上４１７（オリ、ｌバス光学工業株式会社第１図

Claims (2)

【特許請求の範囲】
1. （１）ディジタルｎ次元（但しｎ≧２）信号を変換処理
   する多次元信号処理回路において、それぞれの次元の入
   力信号を変換するｎ個のルックアップテーブルメモリと
   、該ルックアップテーブルメモリからのそれぞれの出力
   信号間で演算を行い処理信号を出力する演算部とを備え
   ていることを特徴とする多次元信号処理回路。
2. （２）前記ルックアップテーブルメモリと演算部は、入
   力多次元信号に対して時系列的に変換処理を行うことに
   より複数の次元の処理信号を出力するように構成されて
   いることを特徴とする特許請求の範囲第１項記載の多次
   元信号処理回路。