JPS63263825A - ２段スレツシヨルド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主としてＣＭＯ９ＩＣを用いた論理回路に関し
、特にプリント板配線を低減する方法に関する。

〔従来の技術〕

従来一つの論理回路により２種の出力信号を他の論理回
路に送る場合には、例えば第５図のように直流電源１と
、２種の出力信号を出す論理回路１７と、信号を受ける
論理回路１８および１９とを並列に接続し、さらに前記
論理回路１７の２つの出力端子と論理回路１８および１
つの各々の入力端子とを接続して信号は一つの論理スレ
ッショルドにより′ハイ°　°ロウ′を分けていた。

〔発明が解決しようとする問題点〕

上述した従来回路では２種の信号を送るために２本の配
線を使用しているので、例えばチップセレクトや多種の
？ロック信号などの信号を多く必要とする回路では配線
面積が広がりプリント基板が大きくなるという欠点があ
る。

本発明の目的は配線数を増加させない手段を設けること
によって上記の欠点を改善する２段スレッショルド回路
を提供することにある。

上述した従来回路に対し、本発明はひとつの配線上に２
種類の論理スレッショルドレベルの信号を送るという独
創的内容を有する。

〔問題点を解決するための手段”］ 本発明による２段スレッショルド回路は、直流電源に対
し、高電位と中間電位とに変化する信号と、前記直流電
源に対し中間電位と低電位とに変化する信号とを同一出
力端子より出力できる第１の論理回路と、前記第１の論
理回路の高電位と中間電位との間に論理スレッショルド
レベルの入力端子を持つ第２の論理回路と、前記第１の
論理回路の中間電位と低電位との間に論理スレッショル
ドレベルの入力端子を持つ第３の論理回路とを有し、前
記第１の論理回路の前記出力端子に前記第２の論理回路
の前記入力端子および前記第３の論理回路の前記入力端
子を接続して構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。同
図において２段スレッショルド回路は直流電源１と、論
理回路２と、論理回路３と、論理回路４とを有し、論理
回路２の出力端子に論理囲路３および４の入力端子とを
各々接続している。

第２図は上記の２段スレッショルド回路の動作を示す波
形図である。同図において論理回路２の出力から、直流
電源１に対して高電位、中間電位、低電位となる信号を
出す。そして高電位出力の場合には論理回路３の論理レ
ベルがハイとなり、低電位出力の場合には論理回路４の
論理レベルがロウとなる。

例えば、論理回路３をチップセレクトする場合には論理
回路２の出力を高電位とし、論理回路４をチップセレク
トする場合には論理回路２の出力を低電位とし、どちら
もセレクトしない場合には中間電位とする。またクロッ
ク信号については論理回路２の出力を高電位と中間電位
とに繰返すことにより論理回路３に信号が送られ、論理
回路２の出力を中間電位と低電位とに繰返すことにより
論理回路４に信号が送られる。

第３図は第１図を具体化した回路図である。同図におい
て論理回路２は論理回路５と、高電位と中間電位とを出
力するためのＰチャネルＭＯ３ＦＥＴ６と、中間電位と
低電位とを出力するため・のＮチ六・ネルＭＯ８ＦＥＴ
７とを有し、ＰチャネルＭＯ３ＦＥＴ６とＮチャネルＭ
Ｏ３ＦＥＴ７とにそれぞれ並列に抵抗８，９を接続して
その接続点を論理回路２の出力とする。この論理回路２
はＮチャネルＭＯ３ＦＥＴ７がオフ状態のときにＰチャ
ネルＭＯ３ＦＥＴ６をオン・オフすることにより出力と
して高電位および中間電位が得られ、ＰチャネルＭＯ３
ＦＥＴ６がオフ状態のときにＮチャネルＭＯ３ＦＥＴ７
をオン・オフすることにより出力として低電位および中
間電位が得られる。

また論理回路３は中間電位に論理スレッショルドレベル
のあるインバータ１０の入力に抵抗１１．１２を接続す
ることによって等価的に論理回路３としての論理スレッ
ショルドレベルを高電位と中間電位との間にレベルシフ
トする。

さらに論理回路４は中間電位に論理スレッショルドレベ
ルにあるインバータ１４の入力に抵抗１５．１６を接続
することによって等価的に論理回路４としての論理スレ
ッショルドレベルを中間電位と低電位との間にレベルシ
フトする。

第４図は論理回路３および４への入力波形に対する論理
の反転状態を示す波形図である。同図においてそれぞれ
の論理状態は各々インバータ１３および１４の出力を示
す。

〔発明の効果〕

以上説明したように本発明は、一つの出力配線に２種の
スレッショルドレベルの信号を送ることができるので、
配線や端子を１／２程度にまで低減できる効果がある。

なお、２つの論理回路間に２本の配線がある場合には２
つの論理回路を１つの論理回路とすることにより、２本
の配線を１本にできる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
動作説明図、第３［２１は第１図を具体化した回路図、
第４図はその動作説明図、第５図は従来の例を示すブロ
ック図である。 １・・・直流電源、２，３．４．５・・・論理回路、６
・・・ＰチャネルＭＯ８ＦＥＴ、７・・・ＮチャネルＭ
Ｏ３ＦＥＴ、８．９・・・抵抗、１０−・・インバータ
、１１．１２・・・抵抗、１３．１４・・・インバータ
、１５．１６・・・抵抗、１７・・・２種の出力信号を
出す論理回路、１８．１９・・・論理回路。 貝

Claims (1)

1. 【特許請求の範囲】 直流電源に対し、高電位と中間電位とに変化する信号と
   、前記直流電源に対し中間電位と低電位とに変化する信
   号とを同一出力端子より出力できる第１の論理回路と、 前記第１の論理回路の高電位と中間電位との間に論理ス
   レッショルドレベルの入力端子を持つ第２の論理回路と
   、 前記第１の論理回路の中間電位と低電位との間に論理ス
   レッショルドレベルの入力端子を持つ第３の論理回路と
   を有し、 前記第１の論理回路の前記出力端子に前記第２の論理回
   路の前記入力端子および前記第３の論理回路の前記入力
   端子を接続したこと特徴とする２段スレッショルド回路
   。