JPS6326012A - Protective circuit device against overload of push-pull output stage - Google Patents

Protective circuit device against overload of push-pull output stage

Info

Publication number
JPS6326012A
JPS6326012A JP62124103A JP12410387A JPS6326012A JP S6326012 A JPS6326012 A JP S6326012A JP 62124103 A JP62124103 A JP 62124103A JP 12410387 A JP12410387 A JP 12410387A JP S6326012 A JPS6326012 A JP S6326012A
Authority
JP
Japan
Prior art keywords
push
output stage
stage
circuit
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62124103A
Other languages
Japanese (ja)
Other versions
JP2515332B2 (en
Inventor
フリードリツヒ・シユミツツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson Brandt GmbH
Original Assignee
Deutsche Thomson Brandt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson Brandt GmbH filed Critical Deutsche Thomson Brandt GmbH
Publication of JPS6326012A publication Critical patent/JPS6326012A/en
Application granted granted Critical
Publication of JP2515332B2 publication Critical patent/JP2515332B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はトランジスタ化されたプッシュプル出力段の過
負荷に対する保護回路装置であって、前記プソンユプル
段の出力側には基準電位に通じて負荷インピーダンスが
接続されておρ、前記ブツシュ、プル出力段にて流れる
出力電流の測定のための少なくとも1つの検量素子を備
え之ものに関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is a protection circuit device against overload of a transistorized push-pull output stage, the output side of the push-pull stage having a load impedance connected to a reference potential. and at least one calibration element connected to ρ, said bush, and at least one calibration element for measuring the output current flowing in the pull output stage.

出力段の過負荷に対する保護の回路は例えば西独特許明
細書第3311955号に記載されている。この明細書
には出力段における検出抵抗を介して出力電流に比例す
る電圧が取出されこの電圧によって、所定の出力電流の
超過の原測定、切換装置全弁して出力段は非作動状態に
おかれる。その場合そこに記載された回路は出力電流の
半分のみに評価する。従って上記回路は十分な精度では
動作せず、高品質の出力段、例えばハイファイ装置には
不適当である。更シて、公知回路は相当の許容偏差を有
し、その結果出力段の所定の遮断点が得られな′の。
A circuit for protection against overload of the output stage is described, for example, in German Patent Specification No. 33 11 955. In this specification, a voltage proportional to the output current is tapped off via a detection resistor in the output stage, and by this voltage, when a predetermined output current is exceeded, the switching device is fully activated and the output stage is deactivated. It will be destroyed. In that case the circuit described there evaluates only half of the output current. The circuit described above therefore does not operate with sufficient precision and is unsuitable for high quality output stages, such as hi-fi equipment. Furthermore, the known circuit has considerable tolerances, so that a predetermined cut-off point of the output stage cannot be achieved.

発明の目的 不発明の目的ないし課題とするところは過負荷の際の出
力段の精確に定めらrした遮断点?達成することにある
OBJECT OF THE INVENTION What is the purpose or problem of the invention: precisely defined cut-off point of the output stage in case of overload? It's about achieving.

発明の溝、咬 上記課題は請求の範囲で記載の構成要件によV解決され
る。他の実施態様は従属請求項に記載さnて鳳ハる。
The problems related to grooves and bites of the invention are solved by the constituent elements described in the claims. Other embodiments are disclosed in the dependent claims.

芙施例 次に第1a図、第1b図を用いて1実施例全説明する。Fu example Next, one embodiment will be fully explained using FIG. 1a and FIG. 1b.

1図示の回路装置では公知プッシュプル出力段の構成が
用いられており、このプッシュプル出力段はそれのエミ
ッタが相互に接続された終トランジスタ1,2を有する
。それらトランジスタのコンフタは動作電圧+UBl、
 −UBlの端子に接続されている。負荷インピーダン
ス3、例えばスピーカの形のものが、プッシュプル出力
段の出力側(C接続されている。負荷インピーダンスの
他端が、基準電位、例えばアースに接続されている。プ
ッシュプル出力段にて流れる暗電流の測定のためエミッ
タ線路中に各1つの抵抗4,5が挿入接続されている。
In the circuit arrangement shown in FIG. 1, a known configuration of a push-pull output stage is used, which has termination transistors 1, 2 whose emitters are interconnected. The converter of these transistors is operating voltage +UBl,
- Connected to the UBl terminal. A load impedance 3, for example in the form of a loudspeaker, is connected to the output side (C) of the push-pull output stage. The other end of the load impedance is connected to a reference potential, for example earth. For measuring the flowing dark current, one resistor 4, 5 is inserted in each emitter line.

暗電流の調整のため終トランジスタ1,20ベース間に
挿入接続されたトランシスタロが用いられる。端子7を
介して入力信号が供給これ、この人カク号によって、プ
リアンプ8とドライバトランラスタ9を介して、プッシ
ュプル出力段が制御さ几る。抵抗4.5fJ′−らは基
準電位に対して個定された電圧が取出可能である。抵抗
4)(て取出可能な電圧(これは暗電流と、これに重畳
されていて負荷インピーダンス3を流れる負荷電流とに
より形、成される)は差動アンプ10の非反転入力側に
供給され、且、抵抗5にて取出される電圧は差動アンプ
段10の反転入力側に供給される。
To adjust the dark current, a transistoro inserted and connected between the bases of the termination transistors 1 and 20 is used. An input signal is supplied via the terminal 7, which controls the push-pull output stage via the preamplifier 8 and the driver translator 9. A voltage determined individually with respect to the reference potential can be taken out from the resistors 4.5 fJ'. The voltage that can be extracted through the resistor 4 (which is formed by the dark current and the load current superimposed on it and flowing through the load impedance 3) is supplied to the non-inverting input side of the differential amplifier 10. , and the voltage taken out by the resistor 5 is supplied to the inverting input side of the differential amplifier stage 10.

差動アンプ段10の出力側には図示のような信号が生じ
る。この信号は暗電流((相応する値URと、信号電流
に相応する値TJ3とから成る。
A signal as shown is generated at the output side of the differential amplifier stage 10. This signal consists of a dark current (() corresponding value UR and a value TJ3 corresponding to the signal current.

差動アンプ10の1転入力側への負の信号成分の供給に
より、上記信号は出力!fi11にて1800位相回伝
して現われる。差動アンプ10用の給t を圧UB 2
はプッシュプル出力段に対する給1区圧UB1より小で
あるので、差動アンプ10に供給される信号電圧は分周
係数(これは当該抵抗の各抵抗恒の比(R11+R12
)/R11に相応する〕だけ分周されねばならない。差
動アンプ段10は増幅度■=R12/全有する。
By supplying the negative signal component to the 1st input input side of the differential amplifier 10, the above signal is output! It appears after 1800 phase rotations at fi11. The supply voltage t for the differential amplifier 10 is UB 2
is smaller than the supply voltage UB1 for the push-pull output stage, so the signal voltage supplied to the differential amplifier 10 is determined by the frequency division coefficient (this is the ratio of the respective resistances of the resistors (R11+R12
)/R11]. The differential amplifier stage 10 has an amplification degree of ⋅=R12/total.

差動アンプ10の出力信号はコンパレータ20の正入力
洞に加えられる。このコンパレータの負入力側は基準電
位Uref (これは抵抗21゜22により形成された
分圧器を用いて生ぜしぬられる)におかれ、上記分圧器
は動作電圧+UB2と基準電位との間に挿入接続されて
いる。差動アンプ段10の出力電圧が上記基準電位を越
えルト直ちに、コンパレータ20の出力側は高い電位に
おかれ、この高電位によって、例えば、プッシュプル出
力段の入力側に接続されたトランジスタ25が制御され
る。このトランジスタ25は入力信号OEi短絡し、そ
れにより、過負荷が解消される。過負荷状態の消失てよ
り、トランジスタ25は直ちに再び阻止状態におかれ、
当該出力段のクロック制御される作動接続、遮断が行な
われる。ミューティング制御が回路の別の個所において
も、例えばドライバトランジスタ9の阻止により行なわ
れ得る。
The output signal of differential amplifier 10 is applied to the positive input of comparator 20. The negative input of this comparator is placed at the reference potential Uref (which is generated using a voltage divider formed by resistors 21 and 22), said voltage divider being inserted between the operating voltage +UB2 and the reference potential. It is connected. As soon as the output voltage of the differential amplifier stage 10 exceeds the reference potential, the output side of the comparator 20 is placed at a high potential, and this high potential causes, for example, a transistor 25 connected to the input side of the push-pull output stage to controlled. This transistor 25 short-circuits the input signal OEi, thereby eliminating the overload. Upon removal of the overload condition, transistor 25 is immediately placed in the blocking state again;
A clock-controlled activation and disconnection of the output stage takes place. Muting control can also take place elsewhere in the circuit, for example by blocking the driver transistor 9.

従ってコンパレータ20の出力側には当該出力段の通常
の動作状態の場合基準電位が現われ、これに反し、過負
荷の場合は電位は動作電圧UB2の端子に接続された抵
抗28の値により与えられた量へ上昇する。この跳躍的
電位変化は抵抗23とコンデンサ24とを介してトラン
ジスタ25のベースへ伝送され、このトランジスタを導
通状態におく。これによってコンパレータ20の基準電
圧入力側が、基準電位にフランジされ、その結果コンパ
レータの出力側は確実に高い電位に保持される。そ′f
″LvCよってコンデンサ24が充電され、その際その
充電は、トランジスタ25はそのベース制御により導通
状態に保持される間荷なわれる。
Therefore, at the output of the comparator 20, a reference potential appears in the normal operating state of the output stage in question, whereas in the case of an overload, the potential is given by the value of the resistor 28 connected to the terminal of the operating voltage UB2. The amount increases. This jump in potential is transmitted via resistor 23 and capacitor 24 to the base of transistor 25, rendering it conductive. This flanges the reference voltage input side of the comparator 20 to the reference potential, so that the output side of the comparator is reliably held at a high potential. So'f
``LvC charges the capacitor 24, the charging being carried out while the transistor 25 is kept conductive by controlling its base.

コンデンサ24が充電状態におかれるとはじめて、トラ
ンジスタ25の抵抗27におけるベース−エミッタ電圧
が次の程度低下する、即ちトランジスタ25が非導通状
態におかれコンパレータに基準電圧Urefが再び作用
する程度に  4低下する。瞬時にて過負荷がミュート
信号によりもはや存在しなくなるので、コンパレータ出
力側は基準電位におかれる。それによりコンデンサ24
はダイオード26全介して全面的に放電され、その結果
新たなサイクルのため初期条件がつくられる。
Only when the capacitor 24 is placed in a charged state does the base-emitter voltage across the resistor 27 of the transistor 25 drop to such an extent that the transistor 25 becomes non-conducting and the reference voltage Uref again acts on the comparator. descend. In an instant, the overload is no longer present due to the mute signal, so that the comparator output is placed at the reference potential. Thereby capacitor 24
is fully discharged through all of the diodes 26, thus creating the initial conditions for a new cycle.

過負荷の場合が生じると、コンパレータ出力側は直ちに
再び+UB2−電位におかれ、動作過程は過負荷が消失
するまで繰返される。この過程は図中のダイヤフラム第
1b図(a) 、 (b) 、 (c) テ示されてい
る。
If an overload event occurs, the comparator output is immediately brought back to the +UB2- potential and the operating process is repeated until the overload disappears. This process is illustrated in diaphragms 1b (a), (b), and (c) of the figure.

プッシュプルにて詳細には示されていない暗電流制御の
遮断のため相応の信号により、線路29を介して、プソ
ンユゾルアンプの過負荷中の暗電流制御に作用企及ぼす
ことができる。
The dark current control during overload of the push-pull amplifier can be influenced via the line 29 by means of a corresponding signal for switching off the dark current control, which is not shown in detail in the push-pull configuration.

発明の効果 従来所定の遮断点が得られ難ったことに鑑みて本発明に
よれば、過負荷の際の出力段の精確な遮断点k ’!2
確知達成できる効果が奏される。
Effects of the Invention In view of the fact that it has been difficult to obtain a predetermined cutoff point in the past, the present invention provides an accurate cutoff point k'! of the output stage in the event of an overload! 2
The effect of knowing and achieving is achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1a図は本発明の実施例の購成図、第1b図は過負荷
の際の波形の変化の説明図である。
FIG. 1a is a schematic diagram of an embodiment of the present invention, and FIG. 1b is an explanatory diagram of waveform changes during overload.

Claims (1)

【特許請求の範囲】 1、トランジスタ化されたプツシユプル出力段の過負荷
に対する保護回路装置であつて、前記プッシュプル段の
出力側には基準電位に通じている負荷インピーダンスが
接続されており、前記プツシユプル出力段にて流れる出
力電流の測定のための少なくとも1つの検出素子を備え
たものにおいてプッシュプル出力段(1、2)の各分岐
中に各1つの検出素子(4、5)が設けられており、該
検出素子からは基準電位に対して測定された電圧が取出
可能であり、該電圧は差動アンプ段(10)の各一方の
入力側(+/−)に印加接続されており、該アンプ段の
出力側はコンパレータ回路(20)の一方の入力側に接
続されており、前記コンパレータ回路の他方の入力側が
基準電位(Uref)におかれており、更に当該コンパ
レータ回路に供給される入力電圧が基準電位(Uref
)を超過の際プツシユプル出力段(1、2)の阻止のた
めの信号がコンパレータ回路(20)の出力側から取出
可能であることを特徴とするプッシュプル出力段の過負
荷に対する保護回路装置。 2、プッシュプル出力段阻止のための信号はプツシユプ
ル出力段の入力側に直接加えられるように構成されてい
る特許請求の範囲第1項記載の回路装置。 3、プッシュプル出力段阻止のための信号はドライバ段
(9)に供給される特許請求の範囲第1項又は第2項記
載の回路装置。 4、プッシュプル出力段の過負荷の際比較器回路(コン
パレータ回路)(20)の出力信号により時限素子(2
3、24、27)と、該時限素子により制御される電子
スイッチ(25)とを介して、コンパレータ回路(20
)の基準電圧入力側が基準電位にクランプされる特許請
求の範囲第1項又は第2項記載の回路装置。 5、時限素子はコンパレータ回路(20)の出力側と電
子スイッチ(25)の制御電極との間に設けられている
、抵抗(23)とコンデンサ(24)との直列接続体、
及び電子スイッチ(25)の制御電極と基準電位との間
に挿入接続された抵抗(27)から成る特許請求の範囲
第4項記載の回路装置。 6、時限素子の抵抗(23)にはダイオード(26)が
直列接続されており、該並列接続構成は当該ダイオード
のカソードがコンパレータ回路(20)の出力側と接続
されているようになされている特許請求の範囲第5項記
載の回路装置。
[Scope of Claims] 1. A protection circuit device against overload of a push-pull output stage made of transistors, wherein a load impedance connected to a reference potential is connected to the output side of the push-pull stage, and With at least one sensing element for measuring the output current flowing in the push-pull output stage, one sensing element (4, 5) is provided in each branch of the push-pull output stage (1, 2). A voltage measured with respect to a reference potential can be extracted from the detection element, and the voltage is applied to one input side (+/-) of the differential amplifier stage (10). , the output side of the amplifier stage is connected to one input side of a comparator circuit (20), the other input side of the comparator circuit is placed at a reference potential (Uref), and further supplied to the comparator circuit (20). The input voltage is the reference potential (Uref
) is exceeded, the signal for blocking the push-pull output stage (1, 2) can be taken from the output side of the comparator circuit (20). 2. The circuit arrangement according to claim 1, wherein the signal for blocking the push-pull output stage is configured to be applied directly to the input side of the push-pull output stage. 3. The circuit arrangement according to claim 1 or 2, wherein the signal for blocking the push-pull output stage is supplied to the driver stage (9). 4. When the push-pull output stage is overloaded, the output signal of the comparator circuit (comparator circuit) (20) causes the time-limiting element (2
3, 24, 27) and an electronic switch (25) controlled by the timing element.
3. The circuit device according to claim 1, wherein the reference voltage input side of the circuit is clamped to a reference potential. 5. The timing element is a series connection of a resistor (23) and a capacitor (24), which is provided between the output side of the comparator circuit (20) and the control electrode of the electronic switch (25).
5. The circuit arrangement according to claim 4, further comprising a resistor (27) inserted and connected between the control electrode of the electronic switch (25) and the reference potential. 6. A diode (26) is connected in series to the resistor (23) of the time element, and the parallel connection configuration is such that the cathode of the diode is connected to the output side of the comparator circuit (20). A circuit device according to claim 5.
JP62124103A 1986-05-23 1987-05-22 Circuit arrangement for protecting the push-pull output stage from overload Expired - Lifetime JP2515332B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3617476.9 1986-05-23
DE3617476 1986-05-23

Publications (2)

Publication Number Publication Date
JPS6326012A true JPS6326012A (en) 1988-02-03
JP2515332B2 JP2515332B2 (en) 1996-07-10

Family

ID=6301542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62124103A Expired - Lifetime JP2515332B2 (en) 1986-05-23 1987-05-22 Circuit arrangement for protecting the push-pull output stage from overload

Country Status (1)

Country Link
JP (1) JP2515332B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5415707U (en) * 1977-07-06 1979-02-01
JPS57206105A (en) * 1981-06-12 1982-12-17 Shinshirasuna Denki Kk Protecting device for output device of amplifier
JPS5979611A (en) * 1982-10-28 1984-05-08 Mitsubishi Electric Corp Short-circuit protecting circuit for power amplifier
JPS59168708A (en) * 1983-03-14 1984-09-22 Foster Denki Kk Load impedance detecting circuit of power amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5415707U (en) * 1977-07-06 1979-02-01
JPS57206105A (en) * 1981-06-12 1982-12-17 Shinshirasuna Denki Kk Protecting device for output device of amplifier
JPS5979611A (en) * 1982-10-28 1984-05-08 Mitsubishi Electric Corp Short-circuit protecting circuit for power amplifier
JPS59168708A (en) * 1983-03-14 1984-09-22 Foster Denki Kk Load impedance detecting circuit of power amplifier

Also Published As

Publication number Publication date
JP2515332B2 (en) 1996-07-10

Similar Documents

Publication Publication Date Title
US4481553A (en) Protection circuit
US3721914A (en) Differential amplifier having balanced current flow
GB2027307A (en) Transistor power amplifier protection circuit
JP3628948B2 (en) Current / voltage conversion circuit
JPS6326012A (en) Protective circuit device against overload of push-pull output stage
US4527121A (en) Short-circuit-protected evaluation circuit of high stability for variable inductance transducers
US4085340A (en) Range switching transient eliminator circuit
US4737696A (en) Actuator drive circuit
US4215318A (en) Push-pull amplifier
US3988642A (en) Electronic cut out for a circuit to be protected
EP1164695B1 (en) Circuit for detecting distortion in an amplifier, in particular an audio amplifier
EP0508711B1 (en) Transistor direct-coupled amplifier
JPH02254805A (en) Amplifier device fitted with saturation detector
JP4221123B2 (en) Regulator circuit
JP4021338B2 (en) DC output offset detection circuit for BTL connection amplifier
JPH01109804A (en) Automatic adjustment circuit apparatus for non-signal time current for push-pull output stage
US4090146A (en) Clipping indicator circuit for transistor amplifier
JPS6326013A (en) Circuit device for automatically regulating dark current in push-pull output stage
JPS5929373Y2 (en) power detection circuit
JP3038426B2 (en) Non-inverting amplifier circuit
JP2644774B2 (en) Amplifier circuit
JPH01282623A (en) Direct current constant voltage power source device
JP3208569B2 (en) Clamp circuit
JP2725388B2 (en) Video signal average level detection circuit
JPH0744248A (en) Constant voltage circuit