JP2515332B2 - Circuit arrangement for protecting the push-pull output stage from overload - Google Patents
Circuit arrangement for protecting the push-pull output stage from overloadInfo
- Publication number
- JP2515332B2 JP2515332B2 JP62124103A JP12410387A JP2515332B2 JP 2515332 B2 JP2515332 B2 JP 2515332B2 JP 62124103 A JP62124103 A JP 62124103A JP 12410387 A JP12410387 A JP 12410387A JP 2515332 B2 JP2515332 B2 JP 2515332B2
- Authority
- JP
- Japan
- Prior art keywords
- push
- output stage
- reference potential
- pull output
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、プッシュプル出力段の出力側に基準電位に
通じている負荷インピーダンスが接続されており、前記
プッシュプル出力段中を流れる出力電流の測定のため少
くとも1つの検出素子が設けられている、トランジスタ
化されたプッシュプル出力段を過負荷から保護するため
の回路装置に関する。Description: INDUSTRIAL APPLICABILITY The present invention has a load impedance connected to a reference potential connected to the output side of a push-pull output stage, and measures the output current flowing through the push-pull output stage. Therefore, it relates to a circuit arrangement for protecting a transistorized push-pull output stage from overload, which is provided with at least one detection element.
従来の技術 出力段の過負荷に対する保護の回路はたとえば西独特
許明細書第3311955号に記載されている。この明細書に
は出力段における検出抵抗を介して出力電流に比例する
電圧が取出されこの電圧によって、所定の出力電流の超
過の際測定、切換装置を介して出力段は非作動状態にお
かれる。この場合、そこに記載された回路は出力電流の
半分のみを評価する。したがって上記回路は十分な精度
では動作せず、高品質の出力段、たとえばハイファイ装
置には不適当である。さらに、公知回路は相当の許容偏
差を有し、その結果出力段の所定の遮断点が得られな
い。2. Description of the Related Art A circuit for protection against overload of an output stage is described, for example, in German Patent Specification 3311955. In this specification, a voltage proportional to the output current is taken out via a detection resistor in the output stage, which causes the output stage to be deactivated via a switching device, which is measured when a predetermined output current is exceeded. . In this case, the circuit described therein only evaluates half the output current. The circuit thus does not operate with sufficient accuracy and is unsuitable for high quality output stages such as hi-fi devices. Furthermore, the known circuits have considerable tolerances, so that the predetermined breaking point of the output stage cannot be obtained.
発明の解決しようとする課題 したがって本発明の課題は、過負荷の際の出力段の精
確に定められた遮断点を達成することにある。SUMMARY OF THE INVENTION The object of the invention is therefore to achieve a precisely defined breaking point of the output stage during overload.
課題を解決するための手段 本発明によればこの課題は、プッシュプル出力段の各
分岐中にそれぞれ1つの検出素子が設けられており、該
検出素子からはそれぞれ基準電位に対して測定された電
圧が取り出され、該電圧は差動アンプ段のそれぞれ一方
の入力側に印加され、前記差動アンプ段の出力側はコン
パレータ回路の一方の入力側と接続されており、該コン
パレータ回路の他方の入力側は参照電位におかれてお
り、前記コンパレータ回路へ供給される入力電圧が参照
電位を上回ると該コンパレータ回路の出力側から信号が
取り出され、該信号はプッシュプル出力段を遮断する手
段へ供給され、該手段により前記プッシュプル出力段の
入力側が短絡され、プッシュプル出力段が過負荷のとき
には前記コンパレータ回路の出力信号により、時限素子
と該時限素子により制御される電子スイッチとを介し
て、該コンパレータ回路の参照電圧入力側が基準電位と
接続され、前記時限素子は、コンパレータ回路の出力側
と電子スイッチの制御電極との間に設けられている抵抗
とコンデンサとの直列接続体および、前記電子スイッチ
の制御電極と基準電位との間に挿入接続された抵抗から
成ることにより解決される。Means for Solving the Problem According to the present invention, the problem is that one detection element is provided in each branch of the push-pull output stage, and each detection element is measured with respect to a reference potential. A voltage is taken out, the voltage is applied to one input side of each differential amplifier stage, the output side of the differential amplifier stage is connected to one input side of the comparator circuit, and the other side of the comparator circuit is connected. The input side is placed at the reference potential, and when the input voltage supplied to the comparator circuit exceeds the reference potential, a signal is taken out from the output side of the comparator circuit, and the signal is supplied to the means for cutting off the push-pull output stage. When the input side of the push-pull output stage is short-circuited by the means and the push-pull output stage is overloaded, the output signal of the comparator circuit causes the time limit. A reference voltage input side of the comparator circuit is connected to a reference potential via an element and an electronic switch controlled by the timed element, and the timed element is provided between an output side of the comparator circuit and a control electrode of the electronic switch. This is solved by a series connection body of a resistor and a capacitor provided and a resistor inserted between the control electrode of the electronic switch and the reference potential.
従属請求項には本発明の有利な実施形態が示されてい
る。The dependent claims show advantageous embodiments of the invention.
次に、第1a図、第1b図を参照して本発明の実施例につ
いて説明する。Next, an embodiment of the present invention will be described with reference to FIGS. 1a and 1b.
実施例 図示の回路装置では公知のプッシュプル出力段の構成
が用いられており、このプッシュプル出力段は、エミッ
タが相互に接続された出力トランジスタ1,2を有する。
これらのトランジスタのコレクタは動作電圧+UB1,−UB
1の端子に接続されている。負荷インピーダンス3、た
とえばスピーカの形のものが、プッシュプル出力段の出
力側に接続されている。負荷インピーダンスの他端は、
基準電位、たとえばアースに接続されている。プッシュ
プル出力段に流れる暗電流の測定のためエミッタ線路中
にそれぞれ1つの抵抗4,5が挿入接続されている。暗電
流の調整のため出力トランジスタ1,2のベース間に挿入
接続されたトランジスタ6が用いられる。端子7を介し
て入力信号が供給され、この入力信号によって、プリア
ンプ8とドライバトランジスタ9を介して、プッシュプ
ル出力段が制御される。抵抗4,5からは基準電位に対し
て測定された電圧を取り出せる。抵抗4において取り出
し可能な電圧(これは暗電流と、これに重畳されていて
負荷インピーダンス3を流れる負荷電流とにより形成さ
れる)は差動アンプ10の非反転入力側へ供給され、かつ
抵抗5において取出される電圧は差動アンプ段10の反転
入力側へ供給される。Example The circuit arrangement shown uses a known push-pull output stage configuration, which has output transistors 1, 2 whose emitters are connected to one another.
The collectors of these transistors have operating voltages + UB 1 , -UB
Connected to terminal 1 . A load impedance 3, for example in the form of a speaker, is connected to the output side of the push-pull output stage. The other end of the load impedance is
It is connected to a reference potential, for example ground. In order to measure the dark current flowing in the push-pull output stage, resistors 1 and 4 are respectively inserted and connected in the emitter line. A transistor 6 inserted between the bases of the output transistors 1 and 2 is used for adjusting the dark current. An input signal is supplied via the terminal 7, and the input signal controls the push-pull output stage via the preamplifier 8 and the driver transistor 9. The voltage measured with respect to the reference potential can be taken out from the resistors 4 and 5. The voltage that can be taken out by the resistor 4 (which is formed by the dark current and the load current that is superposed on the dark current and flows through the load impedance 3) is supplied to the non-inverting input side of the differential amplifier 10, and the resistor 5 The voltage extracted at is supplied to the inverting input side of the differential amplifier stage 10.
差動アンプ段10の出力側には図示のような信号が生じ
る。この信号は暗電流に相応する値URと、信号電流に相
応する値USとから成る。差動アンプ10の反転入力側への
負の信号成分の供給により、上記信号は出力側において
180゜位相回転して現れる。差動アンプ10用の給電電圧U
B2はプッシュプル出力段に対する給電電圧UB1より小で
あるので、差動アンプ10に供給される信号電圧は分周係
数(これは当該抵抗の各抵抗値の比(R11+R12)/R11に
相応する)だけ分周されねばならない。差動アンプ段10
は増幅度V=R12/R11を有する。A signal as shown is generated at the output side of the differential amplifier stage 10. This signal consists of a value UR corresponding to the dark current and a value US corresponding to the signal current. By supplying the negative signal component to the inverting input side of the differential amplifier 10, the above signal is output at the output side.
Appears with a 180 ° phase rotation. Supply voltage U for differential amplifier 10
Since B 2 is lower than the power supply voltage UB 1 for the push-pull output stage, the signal voltage supplied to the differential amplifier 10 corresponds to the division factor (this corresponds to the ratio (R11 + R12) / R11 of the resistance values of the resistors concerned). Must be divided. Differential amplifier stage 10
Has an amplification degree V = R12 / R11.
差動アンプ10の出力信号はコンパレータ20の正入力側
に加えられる。このコンパレータの負入力側は参照電位
Uref(これは抵抗21,22により形成された分圧器を用い
て生ぜしめられる)におかれ、上記分圧器は動作電圧+
UB2と基準電位との間に挿入接続されている。差動アン
プ段10の出力電圧が参照電位を越えると直ちに、コンパ
レータ20の出力側は高い電位におかれ、この高電位によ
ってたとえば、プッシュプル出力段の入力側に接続され
たトランジスタ30が制御される。このトランジスタ30は
入力信号UEを短絡し、これにより過負荷が解消される。
過負荷状態の消失により、トランジスタ30は直ちに再び
阻止状態におかれ、当該出力段のクロック制御される作
動接続、遮断が行われる。ミューティング制御が回路の
別の個所においても、たとえばドライバトランジスタ9
の阻止によっても行える。The output signal of the differential amplifier 10 is applied to the positive input side of the comparator 20. The negative input side of this comparator is the reference potential
Placed in U ref (which is produced by means of a voltage divider formed by resistors 21, 22), said voltage divider being at the operating voltage +
It is inserted and connected between UB 2 and the reference potential. As soon as the output voltage of the differential amplifier stage 10 exceeds the reference potential, the output side of the comparator 20 is placed at a high potential, which controls, for example, the transistor 30 connected to the input side of the push-pull output stage. It This transistor 30 short-circuits the input signal UE, which eliminates the overload.
Due to the disappearance of the overload condition, the transistor 30 is immediately put into the blocking state again and the clocked activation connection and disconnection of the output stage is effected. Muting control may also occur elsewhere in the circuit, for example in driver transistor 9
It can also be done by blocking.
したがってコンパレータ20の出力側には当該出力段の
通常の動作状態の場合、参照電位が現われ、これに反
し、過負荷の場合は電位は動作電圧UB2の端子に接続さ
れた抵抗28の値により与えられた量へ上昇する。この跳
躍的電位変化は抵抗23とコンデンサ24とを介してトラン
ジスタ25のベースへ伝送され、このトランジスタを導通
状態におく。これによってコンパレータ20の参照電圧入
力側が基準電位と接続され、その結果、コンパレータの
出力側は確実に高い電位に保持される。それによってコ
ンデンサ24が充電され、その間、トランジスタ25はその
ベース制御により導通状態に保持される。Therefore, on the output side of the comparator 20, the reference potential appears in the normal operating state of the output stage, and on the contrary, in the case of overload, the potential depends on the value of the resistor 28 connected to the terminal of the operating voltage UB 2. Ascend to the given amount. This jumping potential change is transmitted to the base of the transistor 25 via the resistor 23 and the capacitor 24, and keeps this transistor conductive. As a result, the reference voltage input side of the comparator 20 is connected to the reference potential, and as a result, the output side of the comparator is reliably held at a high potential. This charges capacitor 24 while transistor 25 is held conductive by its base control.
コンデンサ24が充電完了状態におかれるとはじめて、
トランジスタ25の抵抗27におけるベース−エミッタ電圧
はトランジスタ25が非導通状態におかれコンパレータに
再び参照電圧Urefが加わるようになるまで低下する。ミ
ュート信号により、この時点では過負荷はもはや存在し
ないので、コンパレータ出力側は参照電位におかれる。
それによりコンデンサ24はダイオード26を介して全面的
に放電され、その結果、新たなサイクルのため初期条件
がつくられる。Only when the capacitor 24 is fully charged,
The base-emitter voltage across the resistor 27 of the transistor 25 drops until the transistor 25 is de-energized and the reference voltage U ref is again applied to the comparator. Due to the mute signal, the overload is no longer present at this point, so that the comparator output is at the reference potential.
This causes the capacitor 24 to be totally discharged via the diode 26, thus creating an initial condition for a new cycle.
過負荷の場合が生じると、コンパレータ出力側は直ち
に再び+UB2−電位におかれ、動作過程は過負荷が消失
するまで繰返される。この過程は図中のダイヤグラム第
1b図(a),(b),(c)で示されている。When an overload situation occurs, the comparator output is immediately put back to the + UB 2 − potential and the operating process is repeated until the overload disappears. This process is shown in the diagram
It is shown in Figures 1a, (b) and (c).
プッシュプルにて詳細には示されていない暗電流制御
の遮断のため相応の信号により、線路29を介して、プッ
シュプルアンプの過負荷中の暗電流制御に作用を及ぼす
ことができる。A corresponding signal for interrupting the dark current control, which is not shown in detail in the push-pull, can act via line 29 on the dark current control during overloading of the push-pull amplifier.
発明の効果 従来、所定の遮断点が得られ難ったことに鑑みて本発
明によれば、過負荷の際の出力段の精確な遮断点を精確
に達成できる効果が奏される。EFFECTS OF THE INVENTION In view of the difficulty in obtaining a predetermined breaking point in the past, according to the present invention, it is possible to achieve an accurate breaking point of the output stage at the time of overload.
第1a図は本発明の実施例の構成図、第1b図は過負荷の際
の波形の変化の説明図である。 1,2……出力トランジスタ、3……負荷インピーダン
ス、8……プリアンプ、10……差動アンプFIG. 1a is a configuration diagram of an embodiment of the present invention, and FIG. 1b is an explanatory diagram of changes in waveform during overload. 1,2 …… Output transistor, 3 …… Load impedance, 8 …… Preamplifier, 10 …… Differential amplifier
フロントページの続き (56)参考文献 特開 昭59−168708(JP,A) 特開 昭54−157075(JP,A) 特開 昭57−206105(JP,A) 特開 昭59−79611(JP,A)Continuation of the front page (56) Reference JP 59-168708 (JP, A) JP 54-157075 (JP, A) JP 57-206105 (JP, A) JP 59-79611 (JP , A)
Claims (2)
通じている負荷インピーダンスが接続されており、前記
プッシュプル出力段中を流れる出力電流の測定のため少
くとも1つの検出素子が設けられている、 トランジスタ化されたプッシュプル出力段を過負荷から
保護するための回路装置において、 プッシュプル出力段(1,2)の各分岐中にそれぞれ1つ
の検出素子(4,5)が設けられており、 該検出素子からはそれぞれ基準電位に対して測定された
電圧が取り出され、該電圧は差動アンプ段(10)のそれ
ぞれ一方の入力側(+/−)に印加され、 前記差動アンプ段(10)の出力側はコンパレータ回路
(20)の一方の入力側と接続されており、該コンパレー
タ回路(20)の他方の入力側は参照電位(Uref)におか
れており、 前記コンパレータ回路(20)へ供給される入力電圧が参
照電位(Uref)を上回ると該コンパレータ回路(20)の
出力側から信号が取り出され、該信号はプッシュプル出
力段(1,2)を遮断する手段(30)へ供給され、該手段
(30)により前記プッシュプル出力段(1,2)の入力側
が短絡され、 プッシュプル出力段が過負荷のときには前記コンパレー
タ回路(20)の出力信号により、時限素子(23,24,27)
と該時限素子により制御される電子スイッチ(25)とを
介して、該コンパレータ回路(20)の参照電圧入力側が
基準電位と接続され、 前記時限素子(23,24,27)は、コンパレータ回路(20)
の出力側と電子スイッチ(25)の制御電極との間に設け
られている抵抗(23)とコンデンサ(24)との直列接続
体および、前記電子スイッチ(25)の制御電極と基準電
位との間に挿入接続された抵抗(27)から成ることを特
徴とする、 プッシュプル出力段を過負荷から保護するための回路装
置。1. A load impedance communicating with a reference potential is connected to the output side of the push-pull output stage, and at least one detecting element is provided for measuring an output current flowing through the push-pull output stage. In a circuit arrangement for protecting a transistorized push-pull output stage from overload, one detection element (4,5) is provided in each branch of the push-pull output stage (1,2). The voltage measured with respect to the reference potential is extracted from each of the detection elements, and the voltage is applied to one input side (+/−) of each differential amplifier stage (10), The output side of the amplifier stage (10) is connected to one input side of the comparator circuit (20), and the other input side of the comparator circuit (20) is placed at the reference potential (U ref ). Comparator times When the input voltage supplied to the path (20) exceeds the reference potential (U ref ), a signal is taken out from the output side of the comparator circuit (20), and the signal cuts off the push-pull output stage (1, 2). Is supplied to the means (30), the input side of the push-pull output stage (1, 2) is short-circuited by the means (30), and when the push-pull output stage is overloaded, the output signal of the comparator circuit (20) Time element (23,24,27)
And a reference voltage input side of the comparator circuit (20) is connected to a reference potential via an electronic switch (25) controlled by the timing element, and the timing element (23, 24, 27) includes a comparator circuit ( 20)
Of the series connection of the resistor (23) and the capacitor (24) provided between the output side of the electronic switch (25) and the control electrode of the electronic switch (25), and the control electrode of the electronic switch (25) and the reference potential. Circuit arrangement for protecting the push-pull output stage from overload, characterized in that it comprises a resistor (27) inserted in between.
(26)が、そのカソードが前記コンパレータ回路(20)
の出力側と接続されるように並列に接続されている、特
許請求の範囲第1項記載の回路装置。2. A diode (26) is provided in the resistor (23) of the timing element, and its cathode is the comparator circuit (20).
The circuit device according to claim 1, wherein the circuit device is connected in parallel so as to be connected to an output side of the circuit device.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3617476 | 1986-05-23 | ||
DE3617476.9 | 1986-05-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6326012A JPS6326012A (en) | 1988-02-03 |
JP2515332B2 true JP2515332B2 (en) | 1996-07-10 |
Family
ID=6301542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62124103A Expired - Lifetime JP2515332B2 (en) | 1986-05-23 | 1987-05-22 | Circuit arrangement for protecting the push-pull output stage from overload |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2515332B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5415707U (en) * | 1977-07-06 | 1979-02-01 | ||
JPS57206105A (en) * | 1981-06-12 | 1982-12-17 | Shinshirasuna Denki Kk | Protecting device for output device of amplifier |
JPS5979611A (en) * | 1982-10-28 | 1984-05-08 | Mitsubishi Electric Corp | Short-circuit protecting circuit for power amplifier |
JPS59168708A (en) * | 1983-03-14 | 1984-09-22 | Foster Denki Kk | Load impedance detecting circuit of power amplifier |
-
1987
- 1987-05-22 JP JP62124103A patent/JP2515332B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6326012A (en) | 1988-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4481553A (en) | Protection circuit | |
US3694748A (en) | Peak-to-peak detector | |
EP0789458A1 (en) | Circuit with overload current protection for power transistors | |
US3931547A (en) | Protection circuit | |
GB2027307A (en) | Transistor power amplifier protection circuit | |
US4337494A (en) | Automatic bias-controlled VMOS/bipolar dual-triggered switch | |
EP0058005A1 (en) | Protection circuit for an output transistor | |
JP2515332B2 (en) | Circuit arrangement for protecting the push-pull output stage from overload | |
US3935513A (en) | Protective circuit for transistor amplifier | |
KR900007032B1 (en) | Over load protecting circuit of push pull amp output | |
US4085340A (en) | Range switching transient eliminator circuit | |
US3988642A (en) | Electronic cut out for a circuit to be protected | |
US4527121A (en) | Short-circuit-protected evaluation circuit of high stability for variable inductance transducers | |
EP1164695B1 (en) | Circuit for detecting distortion in an amplifier, in particular an audio amplifier | |
JP4492003B2 (en) | Current detection circuit | |
US3980901A (en) | Trigger pulse generator circuit | |
JPH0795660B2 (en) | Circuit device for automatic adjustment of dark current in quasi-B push-pull output stage | |
JP2946819B2 (en) | Program power supply | |
JP2550416B2 (en) | Clamp circuit | |
JPH01282623A (en) | Direct current constant voltage power source device | |
JPH0744248A (en) | Constant voltage circuit | |
KR920007127Y1 (en) | Dropout detecting circuit | |
JP3423150B2 (en) | Level detection circuit | |
KR900009628Y1 (en) | Power circuit | |
JPS5929373Y2 (en) | power detection circuit |