JPS6325750A - Generating system for pseudo fault - Google Patents

Generating system for pseudo fault

Info

Publication number
JPS6325750A
JPS6325750A JP61170292A JP17029286A JPS6325750A JP S6325750 A JPS6325750 A JP S6325750A JP 61170292 A JP61170292 A JP 61170292A JP 17029286 A JP17029286 A JP 17029286A JP S6325750 A JPS6325750 A JP S6325750A
Authority
JP
Japan
Prior art keywords
pseudo
failure
input
control device
output control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61170292A
Other languages
Japanese (ja)
Inventor
Satoshi Koizumi
小泉 訓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61170292A priority Critical patent/JPS6325750A/en
Publication of JPS6325750A publication Critical patent/JPS6325750A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To widen a range for evaluation of pseudo fault processing by generating a pseudo fault for designation of both physical and logical channels. CONSTITUTION:An extended decall instruction is carried out based on exceptional data on physical channels set to an input/output controller designating area 11a, a peripheral controller designating area 11b, a peripheral controller designating area 11c and a pseudo fault type-based designating area 11d of a pseudo fault information storing area 11. The pseudo fault information is buried into firmware in an IOP 4 by said decall instruction. Then control is shifted to an operating system OS (not shown here) and a channel command is executed for a data writing request given to a peripheral device 61 from another application job. Thus a physical channel exception is produced and informed to the OS by an exception processing mechanism.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は擬似障害発生方式に関し、特に情報処理システ
ムで用いられる入出力制御装置に対する擬似障害発生方
式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pseudo failure generation method, and particularly to a pseudo failure generation method for an input/output control device used in an information processing system.

〔従来の技術〕[Conventional technology]

従来、この種のIJJ(14障害発生方式では、入出力
制御装置を指定できるのみで、物理チャネルおよび論理
チャネルを指定して擬似障害を発生させることはできな
かった。
Conventionally, in this type of IJJ (14 fault generation method), it was only possible to specify an input/output control device, but it was not possible to specify physical channels and logical channels to generate a pseudo fault.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の入出力制御装置に対する擬似障害発生方
式では、チャネル単位で擬似障害を発生させることがで
きないので、In+障害による障害処理の評価範囲が限
定されてしまい、細部にわたる評価が不可能であるとい
う欠点がある。
In the above-mentioned conventional method for generating pseudo-failures for input/output control devices, it is not possible to generate pseudo-failures on a channel-by-channel basis, so the evaluation range of fault handling due to In+ faults is limited, and detailed evaluation is not possible. There is a drawback.

本発明の目的は、上述の点に鑑み、チャネル単位で擬f
以障害を発生させることのできるIEF(Jl障害発生
方弐を提供することにある。
In view of the above-mentioned points, an object of the present invention is to
The objective is to provide two ways to generate IEF (Jl) failures that can cause failures.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の擬似障害発生方式は、主記憶装置上に設けられ
人出力制′4′B装置番号、物理チャネル番号および論
理チャネル番号の指定情報を含む擬似障害情報を格納す
る擬似障害情報格納手段と、この擬似障害情報格納手段
に格納された前記擬似障害情報を人出力制御装置に設定
する擬似障害設定手段と、この擬似障害設定手段により
設定された前記人出力制御装置番号、前記物理チャネル
番号および前記論理チャネル番号を存するチャネルへの
入出力動作が開始されたときに前記入出力制御装置に設
定された前記擬似障害情報に基づいて擬似障害を発生さ
せる擬似障害発生手段とを存する。
The pseudo-failure generation method of the present invention includes a pseudo-failure information storage means that is provided on the main storage device and stores pseudo-failure information including designation information of a human output control '4'B device number, a physical channel number, and a logical channel number. , a simulated failure setting means for setting the simulated failure information stored in the simulated failure information storage means in a human output control device, the human output control device number, the physical channel number, and the information set by the simulated failure setting means; and pseudo-failure generating means for generating a pseudo-failure based on the pseudo-failure information set in the input/output control device when an input/output operation to a channel having the logical channel number is started.

〔作用〕[Effect]

本発明の擬似障害発生方式では、擬似障害情報格納手段
が主記憶装置上に設けられ人出力制御装置番号、物理チ
ャネル番号および論理チャネル番号の指定情報を含む擬
似障害情報を格納し、擬似障害設定手段が擬似障害情報
格納手段に格納された擬似障害情報を入出力制御装置に
設定し、擬似障害発生手段が擬似障害設定手段により設
定された入出力制御装置番号、物理チャネル番号および
論理チャネル番号を有するチャネルへの入出力動作が開
始されたときに入出力制御装置に設定された擬似障害情
報に基づいて擬似障害を発生させる。
In the pseudo fault generation method of the present invention, a pseudo fault information storage means is provided on the main storage device, stores pseudo fault information including designation information of a human output control device number, a physical channel number, and a logical channel number, and sets a pseudo fault. The means sets the pseudo fault information stored in the pseudo fault information storage means in the input/output control device, and the pseudo fault generating means sets the input/output control device number, physical channel number and logical channel number set by the pseudo fault setting means. A pseudo failure is generated based on pseudo failure information set in the input/output control device when an input/output operation to the channel is started.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は、本発明の一実施例を示す構成図である。本実
施例の擬似障害発生方式は、主記憶装置(以下、MMU
と略記する)Iと、このMMUIに接続されたシステム
制御装置(以下、SCUと略記する)2と、この5CU
2に接続された演算処理装置(以下、EPUと略記する
)3と、5CU2に接続された入出力制御装置(以下、
IOPと略記する)4と、IOP4に接続された周辺制
御装置(以下、PCUと略記する)5と、PCU5に接
続された複数の周辺装置61〜6nとから構成されてい
る。
FIG. 1 is a configuration diagram showing an embodiment of the present invention. The pseudo failure generation method of this embodiment is based on the main memory (hereinafter referred to as MMU).
) I, the system control unit (hereinafter abbreviated as SCU) 2 connected to this MMUI, and this 5CU
an arithmetic processing unit (hereinafter abbreviated as EPU) 3 connected to CU 2; and an input/output control unit (hereinafter referred to as EPU) connected to 5CU2.
4, a peripheral control device (hereinafter abbreviated as PCU) 5 connected to the IOP 4, and a plurality of peripheral devices 61 to 6n connected to the PCU 5.

MMUI上には、擬似障害情報格納領域11が設けられ
ており、擬似障害情報格納領域11内にはさらに入出力
制御装置指定領域11a1周辺制御装置指定領域11b
1周辺装夏指定碩域11cおよび擬似障害種別指定領域
lidが含まれている。
A pseudo failure information storage area 11 is provided on the MMUI, and the pseudo failure information storage area 11 further includes an input/output control device specification area 11a1 and a peripheral control device specification area 11b.
1 peripheral equipment summer designated area 11c and pseudo failure type designated area lid.

第2図を参照すると、本実施例の擬似障害発生方式にお
ける物理チャネル例外の発生処理は、擬似障害情報書込
みステップ21と、拡張デコール命令ステップ22と、
擬似障害情報設定ステップ23と、周辺装置アクセスス
テップ24と、物理チャネル例外発生ステップ25とか
らなる。
Referring to FIG. 2, the physical channel exception generation process in the pseudo fault generation method of this embodiment includes a pseudo fault information writing step 21, an extended decall instruction step 22,
It consists of a pseudo failure information setting step 23, a peripheral device access step 24, and a physical channel exception generation step 25.

次に、このように構成された本実施例の擬似障害発生方
式の動作について説明する。
Next, the operation of the pseudo failure generation method of this embodiment configured as described above will be explained.

いま、IOP番号0.物理チャネル番号1および論理チ
ャネル番号1を有する周辺装置61に対するアクセスで
、物理チャネル例外を起こさせる場合を例にとって考え
る。
Currently, IOP number is 0. Consider, for example, a case where access to a peripheral device 61 having physical channel number 1 and logical channel number 1 causes a physical channel exception.

オペレーティングシステム(図示せず。以下、○Sと略
記する)下で1つのジョブとして起動をかけられた擬似
障害発生プログラムは、擬似障害情報格納領域11に対
し、擬似障害種別指定領域11dに物理チャぶル例外を
設定し、さらに入出力制御装置指定領域11a、周辺制
御装置指定領域11bおよび周辺装置指定領域11cに
、■○P番号O1物理チャネル番号1および論理チャネ
ル番号lをそれぞれ書き込む(ステップ21)。
A simulated failure program started as one job under an operating system (not shown, hereinafter abbreviated as ○S) stores a physical channel in the simulated failure type specification area 11d for the simulated failure information storage area 11. ○P number O1 physical channel number 1 and logical channel number l are written in the input/output control device specification area 11a, peripheral control device specification area 11b, and peripheral device specification area 11c, respectively (step 21 ).

次に、擬似障害情報格納領域11の入出力制御装置指定
領域11a1周辺制御装置指定領域11b、周辺装置指
定領域11cおよび擬似障害種別指定領域lidに設定
された物理チャネル例外データをもとに拡張デコール命
令を実行する(ステップ22)。
Next, the extended decor is performed based on the physical channel exception data set in the input/output control device specification area 11a, peripheral control device specification area 11b, peripheral device specification area 11c, and pseudo failure type specification area lid of the pseudo failure information storage area 11. Execute the instruction (step 22).

すると、この拡張デコール命令により、l0P4内のフ
ァームウェアに擬似障害情報が埋め込まれる(ステップ
23) 、 Lかし、この状態では物理チャネル例外は
発生しない。
Then, this extended decall instruction embeds pseudo failure information in the firmware in 10P4 (step 23). However, no physical channel exception occurs in this state.

この後、O8に制御が渡り、別のアプリケーションジョ
ブからの周辺袋ff61へのデータ書込み要求に対して
IOP番号O1物理チャネル番号lおよび論理チャネル
番号1のアクセスバスによってチャスルコマンドが実行
されると(ステップ24)、これによって初めて物理チ
ャネル例外が発生する(ステップ25)、物理チャネル
例外は、例外処理機構によりO8に通知される。
After this, control is transferred to O8, and a chat command is executed by the access bus of IOP number O1 physical channel number l and logical channel number 1 in response to a data write request to peripheral bag ff61 from another application job. (Step 24), This causes a physical channel exception to occur for the first time (Step 25). The physical channel exception is notified to O8 by the exception handling mechanism.

このように、O8が周辺Vi Z 61を使用したとき
に擬似障害が発生するので、O8が実際の障害処理を行
う場合に近い擬似障害を実現することが可能となる。
In this way, a pseudo failure occurs when the O8 uses the peripheral Vi Z 61, so it is possible to realize a pseudo failure similar to when the O8 performs actual failure processing.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、物理チャネルおよび論理
チャネルを指定した擬似障害を発生させることを可能と
することにより、擬(以障害による障害処理評価の対象
範囲が広くなるという効果がある。
As described above, the present invention has the effect of widening the scope of failure processing evaluation due to pseudo faults by making it possible to generate pseudo faults that specify physical channels and logical channels.

また、指定チャネルを使用したときに擬似障害が発生す
るようにしたことにより、実際のシステム運用に近い形
での障害処理評価が可能となる効果がある。
Furthermore, by causing a pseudo failure to occur when a designated channel is used, it is possible to evaluate failure handling in a manner similar to actual system operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す構成図、第2図は本実
施例の擬似障害発生方式における処理の一例を示す流れ
図である。 図において、 工・・・主記憶装置(MMU)、 2・・・システム制御装置(SCU)、3・・・演算処
理装置(EPU)、 4・・・入出力制御装置(IOP)、 5・・・周辺制御装置(PCU)、 11・・・擬領障害情報格納領域、 11a・・入出力制御装置指定領域、 11b・・周辺制御装置指定領域、 11C・・周辺装置指定領域、
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a flowchart showing an example of processing in the pseudo failure generation method of this embodiment. In the figure,... Main memory unit (MMU), 2... System control unit (SCU), 3... Arithmetic processing unit (EPU), 4... Input/output control unit (IOP), 5. ...Peripheral control unit (PCU), 11...pseudo fault information storage area, 11a...input/output control device specification area, 11b...peripheral control device specification area, 11C...peripheral device specification area,

Claims (1)

【特許請求の範囲】 主記憶装置上に設けられ入出力制御装置番号、物理チャ
ネル番号および論理チャネル番号の指定情報を含む擬似
障害情報を格納する擬似障害情報格納手段と、 この擬似障害情報格納手段に格納された前記擬似障害情
報を入出力制御装置に設定する擬似障害設定手段と、 この擬似障害設定手段により設定された前記入出力制御
装置番号、前記物理チャネル番号および前記論理チャネ
ル番号を有するチャネルへの入出力動作が開始されたと
きに前記入出力制御装置に設定された前記擬似障害情報
に基づいて擬似障害を発生させる擬似障害発生手段と、 を有することを特徴とする擬似障害発生方式。
[Scope of Claims] A pseudo-failure information storage means provided on a main storage device and storing pseudo-fault information including designation information of an input/output control device number, physical channel number, and logical channel number; and this pseudo-fault information storage means. a pseudo failure setting means for setting the pseudo failure information stored in the input/output control device in an input/output control device; and a channel having the input/output control device number, the physical channel number, and the logical channel number set by the pseudo failure setting means. A pseudo-failure generating method, comprising: pseudo-failure generating means for generating a pseudo-failure based on the pseudo-failure information set in the input/output control device when input/output operations to the input/output control device are started.
JP61170292A 1986-07-18 1986-07-18 Generating system for pseudo fault Pending JPS6325750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61170292A JPS6325750A (en) 1986-07-18 1986-07-18 Generating system for pseudo fault

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61170292A JPS6325750A (en) 1986-07-18 1986-07-18 Generating system for pseudo fault

Publications (1)

Publication Number Publication Date
JPS6325750A true JPS6325750A (en) 1988-02-03

Family

ID=15902253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61170292A Pending JPS6325750A (en) 1986-07-18 1986-07-18 Generating system for pseudo fault

Country Status (1)

Country Link
JP (1) JPS6325750A (en)

Similar Documents

Publication Publication Date Title
JPS6027964A (en) Memory access control circuit
JPS6376034A (en) Multiple address space control system
JPH0195347A (en) System for converting address
JPS6134605A (en) Controlling system of programmable controller
JPS6325750A (en) Generating system for pseudo fault
JPS5850383B2 (en) information processing equipment
JPH01320550A (en) Tracing system
JPS59125405A (en) Automatic computer programming device
JPS58200363A (en) Input and output control system of virtual system
JP2569899B2 (en) Distributed data editing method
JP2658699B2 (en) Method of managing device under test of input / output device test program
JPH02232727A (en) Information processor
JPS59180755A (en) Tracing system
JP2000267883A (en) Tracer memory controller
JPS6273335A (en) Stack control system
JPH02171802A (en) Programmable controller
JPH06161720A (en) Computer system
JPH021034A (en) Program control system
JPH023840A (en) Linkage editor of exchange system
JPS62298854A (en) Memory test system
JPH0520089A (en) Assembly system
JPS6041143A (en) Method for setting up control condition of computer system
JPS62256047A (en) Spurious fault generating system
JPS6393049A (en) Program debug device
JPH0816478A (en) Vector data processor