JPS63257040A - Debugging system - Google Patents

Debugging system

Info

Publication number
JPS63257040A
JPS63257040A JP62091468A JP9146887A JPS63257040A JP S63257040 A JPS63257040 A JP S63257040A JP 62091468 A JP62091468 A JP 62091468A JP 9146887 A JP9146887 A JP 9146887A JP S63257040 A JPS63257040 A JP S63257040A
Authority
JP
Japan
Prior art keywords
program
execution
address
breakpoint
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62091468A
Other languages
Japanese (ja)
Inventor
Ichiro Ote
大手 一郎
Satoshi Matsumoto
智 松本
Keiko Takayama
高山 啓子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62091468A priority Critical patent/JPS63257040A/en
Publication of JPS63257040A publication Critical patent/JPS63257040A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To improve the efficiency of debugging work, by stopping the execution of a program only when an execution stop condition is satisfied. CONSTITUTION:When the trace of the program is performed by an operator, the program is executed after a CPU register which becomes a condition to stop the execution of the program at a break point other than an address where the break point is set, or a specific value for a memory address is inputted from a command input processing part 121. When the execution of the program is started and the address on which the break point is set is indicated, the program stops transiently, and control is delivered to the program execution stop processing part 123 of a debugging device. The processing part 123 decides coincidence between the value of the CPU register or the memory and the specific value. When the coincidence is obtained, the execution of the program is stopped, and when it is not, the return of the program is performed.

Description

【発明の詳細な説明】[Detailed description of the invention]

[産業上の利用分野] 本発明は、プロフラムのデバッグ方式、特に、他ルーチ
ンから複数回呼出されるようなサフルーチン等のトレー
ス作業に好適な、プログラムの実行停止制御を行なうデ
バッグ方式に関する。
[Field of Industrial Application] The present invention relates to a program debugging method, and particularly to a debugging method for controlling program execution stop, which is suitable for tracing work such as a subroutine that is called multiple times from other routines.

【従来の技術J 従来のデバッグ装置ては、特開昭59−206955に
記載のように、プログラムの所定のアドレスにブレーク
ポイントを設定し、このブレークポイントにおいて、プ
ログラムの実行を停止させ、メモリやCPUのレジスタ
の内容を参照しながら、プログラムのトレースを行なっ
ている。 [発明か解決しようとする問題点1 上記のような従来のデバッグ装置では、一旦ブレークポ
イントを設定すると、無条件でこのブレークポイントに
おいてプログラムの実行を停止させるようになっている
。 従って1例えば、他のルーチンから複数回呼出されるよ
うなサブルーチンにおいて、CPUレジスタ等に設定さ
れる該サブルーチンの入力パラメータか特定値となった
場合のみトレースを行いたいような時にも、その入力パ
ラメータの値か特定値になるまでオペレータが何度もそ
のサブルーチンにブレークポイントを設定して、実行さ
せる必要があり、デバッグ作業の効率上問題があった。 本発明の目的は、指定されたCPUレジスタやメモリの
内容か特定値になった場合のみ、ブレークポイントにお
いてブロクラムの実行を停止させるようなデバッグ方式
を提供することにある。 E問題点を解決するための手段】 上記目的は、第1図のフローチャートに示すような本発
明の構成によって達成される。 すなわち、本発明によるデバッグ方法は、プログラムの
任意のアドレスにブレークポイントを設定し、CPUレ
ジスタまたはメモリの内容を参照しながら上記プログラ
ムのトレースを行なうことによりデバッグ処理を行なう
デバッグ方式上記プログラムの実行前に、上記ブレーク
ポイントおよび実行停止条件を設定し、 上記プログラムの実行を開始し、 上記プログラムの実行か上記ブレークポイントに達した
とき、上記実行停止条件か満足されるか否かを判定し、 上記実行停止条件か満足されたときのみ、上記ブレーク
ポイントにおいて上記ブロクラムの実行を停止させるこ
とを特徴としている。 上記実行停止条件は1例えば、特定のCPUレジスタの
値または特定アドレスのメモリの値か予め定めた値と一
致することとして設定できる。 [作用コ 本発明では、ブレークポイントでプログラムの実行を停
止させる場合に、プログラムの実行停止条件として、特
定CPUレジスタあるいは特定アドレスのメモリの値か
特定値となった場合にのみプログラムの実行を停止させ
るブロクラム実行停止処理部と、該記特定CPUレジス
タあるいは該特定アドレスのメモリ、および該特定CP
Uレジスタあるいは該特定アドレスのメモリに対する該
特定値をブロクラムの実行停止条件としてオペレータが
デバッグ装置に入力することが可能なコマンド入力処理
部とを新たに設けた。 本発明によるデバッグ方式においては、オペレータはプ
ログラムのトレースを行なう場合、デバッグ装置に対し
てブレークポイントを設定するアドレス以外に、ブレー
クポイントにおいてプログラムの実行を停止させる条件
となるCPUレジスタ、あるいはメモリアドレス、およ
びそのCPUレジスタ、あるいはメモリアドレスに対す
る特定値をコマンド入力処理部により入力した後、プロ
グラムを実行する。 プログラムの実行が開始され、ブレークポイントの設定
アドレスまでくると、一旦プログラムを停止し、デバッ
グ装置のプログラム実行停止処理部に制御を移す。 該プログラム実行停止処理部では、該CPUレジスタあ
るいは該メモリの値が特定値と一致するか判定し、一致
する場合にはプログラムの実行を停止し、一致しない場
合にはそのままプログラムを再実行する。 以上の処理によって、オペレータからプログラムの停止
条件として与えられた特定CPUレジスタあるいは特定
アドレスのメモリの値が、特定値と一致するという条件
が満足された場合のみ、ブレークポイントにおいてプロ
グラムの実行が停止することが可能となる。従って、前
記の条件が満足されない場合の無駄なプログラム実行作
業か不要となり、デバッグ作業効率を向上することが可
能となる。 [実施例] 以下、本発明の一実施例を図面を用いて説明する。 第3図は、本発明を適用する標準的なシステム構成を示
すブロック図である。CPU (中央処理ユニット)1
.ROM2、RAM 3 、ディスプレイ装置4、キー
ボード5、ディスク装置6は、それぞれシステムバス7
により接続される。 本発明のデバッグ方式を実行するデバッグ装置は、RO
M2、RAM3上のプログラムとして、CPU 1によ
り制御され、ディスプレイ装置4、キーボード5、ディ
スク装置6を制御しながら、同じ< ROM2、RAM
a上にあるユーザプログラムをデバッグするものである
。 第2図は、本実施例を適用したシステムの主メモリを構
成するROM2、RAM3上てのプログラムの構成を示
すメモリマツプである。主メモリは、システムプログラ
ム11、デバッグ装置12およびユーザプロクラム13
に割当てられる。 システムプログラム11は、ディスプレイ装置4および
キーボード5の入出力や、ディスク装置6上のファイル
の管理等を行なう。 デバッグ装置12には、本発明の特徴となるコマンド入
力処理部121、プログラム実行処理部122、プログ
ラム実行停止処理部123、デバッグ装置データ領域1
24がある。 また、デバッグ装置データ領域124には、ブレークポ
イント設定アドレス領域1241.命令退避領域124
2、条件スイッチ領域1243、レジスタID領域12
44、メモリアドレス領域1245および特定値領域1
246がある。 第4図、第5図、第6図および第7図のフローチャート
により、デバッグ装置12の動作について説明する。 第4図は、デバッグ装置12とユーザプログラム13間
の制御の流れを示すブロック図である。 キーボード5、システムプログラム11を経由して、オ
ペレータによりプログラム実行コマンドか入力されると
、コマンド入力処理部121では第5図のフローチャー
トに示すように、オペレータからプログラム実行コマン
ドと一緒に入力されたブレークポイント設定アドレスを
ブレークポイント設定アドレス領域1241に設定する
(ステップKl)。 次に、オペレータから入力された指示により停止条件の
有無を判定しくステップに2)、停止条件が有る場合に
はステップに3へ、停止条件が無い場合にはステップに
9に移る。 ステップに3ては、停止条件となるものが特定のCPU
レジスタ値か特定アドレスのメモリの値かを判定し、C
PUレジスタ値の場合にはステップに4へ、メモリの値
の場合にはステップに7に移る。 ステップに4ては、条件スイッチ領域1243に条件ス
イッチ情報として2を設定し、レジスタID領域124
5にオペレータから入力されたCPUレジスタのIDを
設定する。 一方、ステップに7では、条件スイッチ領域1243に
条件スイッチ情報として3を設定し、メモリアドレス領
域1245にオペレータから入力されたメモリのアドレ
スを設定する。 ステップに6では、特定値領域1246にオペレータか
ら入力された特定値を設定し、プログラム実行処理部1
21に制御を移す。 上記ステップに2で、停止条件が無い場合にはステップ
に9において、条件スイッチ領域1243に条件スイッ
チ情報としてlを設定し、プログラム実行処理部121
に制御を移す。 次に、プログラム実行処理部122では、第6図に示す
ように、ユーザプログラム13のブレークポイントの設
定アドレスにあるl命令を命令退避領域1242に退避
しくステップL1)、さらに、前記ブレークポイント設
定アドレスにCPUのソフトウェア割込命令であるIN
T命令20を設定して退避した命令と置き換えた後(ス
テップL2)、ユーザプログラム13のスタートアドレ
スにジャンプし、ユーザプログラムの実行を開始する。 ここで、前記INT命令20は、この命令が発行される
と、割込処理としてプログラム実行停止処理部123が
呼出されるように、予め設定しておく。 ユーザプログラム13か実行され、ブレークポイント設
定アドレスまでくると、INT命令20によりソフトウ
ェア割込か発生し、プロクラム実行停止 0 止処理部123か呼出される。 第7図のフローチャートか示すように、プログラム実行
停止処理部123では、条件スイッチ領域1243の条
件スイッチ情報の値か1または2、または3かを判定し
くステップM1、ステップM2)、1の場合はステップ
M7へ、2の場合はステップM3へ、3の場合はステッ
プM6へ移す。 ステップM3ては、レジスタID領域1244によって
示されるCPUレジスタの値を得る。一方、ステップM
6ては、メモリアドレス領域1245の示すアドレスの
メモリの値を得る。 さらに、ステップM4ては、このCPUレジスタ値また
はメモリの値と特定値領域1246の値を比較し、一致
する場合にはステップM7へ、一致しない場合にはM5
へ移る。 ステップM7ては、退避しておいたl命令を命令退避領
域1242からユーザプログラム13に回復し、コマン
ド入力処理部121に制御を移し、オペレータからの次
のコマンドを待つ。 一方、上記ステップM4で特定値と一致しなかつ1ま た場合、ステップM5において、命令退避領域1242
に退避しておいたl命令を実行し、ブレークポイントの
次の命令からユーザプログラム13を再実行する。 すなわち、ブレークポイントでの停止条件として、特定
CPUレジスタあるいは特定アドレスのメモリ、さらに
これらに対する特定値がオペレータから指定された場合
には、該CPUレジスタあるいは該メモリの値が、該特
定値と一致した場合のみ、ブレークポイント設定アドレ
スにおいて、ユーザブロクラムの実行か停止されること
になる。 本実施例では、プログラムの実行停止条件を与えるため
に、CPUレジスタおよびメモリを用いたが、もちろん
同様に他のハードウェアレジスタ等を用いることも可能
である。 [発明の効果] 以上のように、本発明によれば、ブレークポイントを設
定してユーザプログラムをトレースする場合に、ブレー
クポイントでの停止条件としてオベレータが指定した特
定の実行停止条件が満足された場合のみ、プログラムの
実行を停止することが可能となるため、前記の条件を満
足しない場合の無駄なトレース作業を、オペレータが回
避することが可能となり、デバッグ効率およびデバッグ
装置の操作性か向上する。
[Prior Art J] As described in Japanese Patent Application Laid-Open No. 59-206955, a conventional debugging device sets a breakpoint at a predetermined address of a program, stops execution of the program at this breakpoint, and saves memory and The program is traced while referring to the contents of the CPU's registers. [Problem to be Solved by the Invention 1] In the conventional debugging device as described above, once a breakpoint is set, execution of the program is unconditionally stopped at this breakpoint. Therefore, 1. For example, in a subroutine that is called multiple times from other routines, if you want to trace only when the input parameter of the subroutine set in the CPU register etc. becomes a specific value, you can trace the input parameter of the subroutine. The operator has to set breakpoints and execute the subroutine many times until a specific value is reached, which poses a problem in terms of debugging efficiency. An object of the present invention is to provide a debugging method that stops execution of a block diagram at a breakpoint only when the contents of a specified CPU register or memory reach a specific value. Means for Solving Problem E] The above object is achieved by the configuration of the present invention as shown in the flowchart of FIG. That is, the debugging method according to the present invention is a debugging method in which a breakpoint is set at an arbitrary address in a program, and debugging is performed by tracing the program while referring to the contents of a CPU register or memory. , set the above breakpoint and execution stop condition, start execution of the above program, and when the above program executes or reaches the above breakpoint, determine whether the above execution stop condition is satisfied, and It is characterized in that the execution of the block diagram is stopped at the breakpoint only when an execution stop condition is satisfied. The above-mentioned execution stop condition can be set to match a predetermined value, for example, a value in a specific CPU register or a value in a memory at a specific address. [Operations] In the present invention, when stopping program execution at a breakpoint, the program execution stop condition is such that the program execution is stopped only when the value of a specific CPU register or memory at a specific address reaches a specific value. a block diagram execution stop processing unit that causes the CPU to execute the program, the specified CPU register or the memory at the specified address, and the specified CPU
A command input processing unit is newly provided that allows an operator to input the specific value for the U register or the memory at the specific address to the debugging device as a condition for stopping execution of the block diagram. In the debugging method according to the present invention, when an operator traces a program, in addition to the address at which a breakpoint is set for the debugging device, the operator also selects a CPU register or memory address that is a condition for stopping program execution at a breakpoint. After inputting a specific value for the CPU register or memory address by the command input processing unit, the program is executed. When the program starts running and reaches the breakpoint setting address, the program is temporarily stopped and control is transferred to the program execution stop processing section of the debugging device. The program execution stop processing unit determines whether the value of the CPU register or the memory matches a specific value, and if they match, the execution of the program is stopped; if they do not match, the program is re-executed. Through the above processing, program execution will stop at the breakpoint only if the condition that the value of a specific CPU register or memory at a specific address, given by the operator as a program stop condition, matches a specific value is satisfied. becomes possible. Therefore, there is no need for wasteful program execution work when the above conditions are not satisfied, making it possible to improve debugging work efficiency. [Example] Hereinafter, an example of the present invention will be described using the drawings. FIG. 3 is a block diagram showing a standard system configuration to which the present invention is applied. CPU (central processing unit) 1
.. The ROM 2, RAM 3, display device 4, keyboard 5, and disk device 6 are connected to the system bus 7, respectively.
Connected by A debug device that executes the debug method of the present invention is RO
As a program on M2, RAM3, it is controlled by CPU 1, and while controlling the display device 4, keyboard 5, and disk device 6, the same < ROM2, RAM
This is for debugging the user program on A. FIG. 2 is a memory map showing the structure of programs on the ROM 2 and RAM 3 that constitute the main memory of the system to which this embodiment is applied. The main memory includes a system program 11, a debug device 12, and a user program 13.
assigned to. The system program 11 performs input/output of the display device 4 and keyboard 5, management of files on the disk device 6, and the like. The debug device 12 includes a command input processing section 121, a program execution processing section 122, a program execution stop processing section 123, and a debug device data area 1, which are features of the present invention.
There are 24. The debug device data area 124 also includes a breakpoint setting address area 1241. Instruction save area 124
2. Condition switch area 1243, register ID area 12
44, memory address area 1245 and specific value area 1
There are 246. The operation of the debugging device 12 will be explained with reference to flowcharts shown in FIGS. 4, 5, 6, and 7. FIG. 4 is a block diagram showing the flow of control between the debug device 12 and the user program 13. When the operator inputs a program execution command via the keyboard 5 and the system program 11, the command input processing unit 121 receives the break input from the operator together with the program execution command, as shown in the flowchart of FIG. A point setting address is set in the breakpoint setting address area 1241 (step Kl). Next, it is determined whether or not there is a stop condition based on an instruction input by the operator (Step 2). If there is a stop condition, the process goes to Step 3; if there is no stop condition, the process goes to Step 9. In step 3, the stop condition is a specific CPU.
Determine whether it is a register value or a memory value at a specific address, and
If it is a PU register value, go to step 4; if it is a memory value, go to step 7. In step 4, 2 is set as condition switch information in the condition switch area 1243, and 2 is set in the register ID area 124.
5, the CPU register ID input by the operator is set. On the other hand, in step 7, 3 is set as condition switch information in the condition switch area 1243, and the memory address input by the operator is set in the memory address area 1245. In step 6, the specific value input by the operator is set in the specific value area 1246, and the program execution processing unit 1
Control is transferred to 21. In step 2 above, if there is no stop condition, in step 9, l is set as condition switch information in the condition switch area 1243, and the program execution processing unit 121
transfer control to Next, as shown in FIG. 6, the program execution processing unit 122 saves the l instruction located at the breakpoint setting address of the user program 13 to the instruction save area 1242 (step L1), and further saves the l instruction at the breakpoint setting address IN is a software interrupt instruction for the CPU.
After setting the T instruction 20 and replacing it with the saved instruction (step L2), a jump is made to the start address of the user program 13, and execution of the user program is started. Here, the INT command 20 is set in advance so that when this command is issued, the program execution stop processing unit 123 is called as an interrupt process. When the user program 13 is executed and reaches the breakpoint setting address, a software interrupt is generated by the INT instruction 20, and the program execution stop processing unit 123 is called. As shown in the flowchart of FIG. 7, the program execution stop processing unit 123 determines whether the value of the condition switch information in the condition switch area 1243 is 1, 2, or 3 (step M1, step M2); If the result is 2, the process moves to step M3; if the result is 3, the process moves to step M6. In step M3, the value of the CPU register indicated by the register ID area 1244 is obtained. On the other hand, step M
6, the value of the memory at the address indicated by the memory address area 1245 is obtained. Furthermore, in step M4, this CPU register value or memory value is compared with the value in the specific value area 1246, and if they match, the process goes to step M7, and if they do not match, the process goes to step M5.
Move to. In step M7, the saved l instruction is restored from the instruction save area 1242 to the user program 13, control is transferred to the command input processing section 121, and the next command from the operator is awaited. On the other hand, if it does not match the specific value in step M4 and is 1, then in step M5, the command save area 1242
The user program 13 is executed again from the instruction next to the breakpoint. In other words, if the operator specifies a specific CPU register or memory at a specific address, as well as a specific value for these, as a stop condition at a breakpoint, it is determined that the value of the CPU register or memory matches the specific value. Only then will the execution of the user blockram be stopped at the address where the breakpoint was set. In this embodiment, a CPU register and a memory are used to provide a condition for stopping program execution, but it is of course possible to use other hardware registers and the like. [Effects of the Invention] As described above, according to the present invention, when tracing a user program by setting a breakpoint, a specific execution stop condition specified by the operator as a stop condition at the breakpoint is satisfied. Since it is possible to stop program execution only when the above conditions are not met, the operator can avoid unnecessary tracing work when the above conditions are not met, improving debugging efficiency and operability of the debugging device. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の構成を示すフローチャート、第2図は
本発明の一実施例のシステム構成を示すメモリマツプ、
第3図は本発明を適用する標準的なシステム構成図、第
4図はデバッグ装置とユーザプロクラム間の制御の流れ
を示すブロック図、第5図はプログラム実行コマンド処
理を示すフローチャート、第6図はプログラム実行処理
を示すフローチャート、第7図はプログラム実行停止処
理を示すフローチャートである。 1−・・CPU      2・・・ROM3・・・R
A M      4−・・ディスプレイ5・・・キー
ボード   6・・・ディスク11・・・システムプロ
グラム 12・・・デバッグ装置 121・・・コマンド入力処理部 122・・・プログラム実行処理部 123・・・プログラム実行停止処理部出願人 株式会
社 日 立製作所 代理人 弁理士 富 1)和 子 第1図 第2N 第3図 第4図 第5図 第6図      第7図
FIG. 1 is a flow chart showing the configuration of the present invention, and FIG. 2 is a memory map showing the system configuration of an embodiment of the present invention.
Fig. 3 is a standard system configuration diagram to which the present invention is applied, Fig. 4 is a block diagram showing the control flow between the debug device and the user program, Fig. 5 is a flow chart showing program execution command processing, and Fig. 6 7 is a flowchart showing program execution processing, and FIG. 7 is a flowchart showing program execution stop processing. 1-...CPU 2...ROM3...R
A M 4-...Display 5...Keyboard 6...Disk 11...System program 12...Debug device 121...Command input processing section 122...Program execution processing section 123...Program Execution Suspension Processing Department Applicant Hitachi, Ltd. Representative Patent Attorney Tomi 1) Kazuko Figure 1 Figure 2N Figure 3 Figure 4 Figure 5 Figure 6 Figure 7

Claims (1)

【特許請求の範囲】 1、プログラムの任意のアドレスにブレークポイントを
設定し、CPUレジスタまたはメモリの内容を参照しな
がら上記プログラムのトレースを行なうことによりデバ
ッグ処理を行なうデバッグ方式において、 上記プログラムの実行前に、上記ブレークポイントおよ
び実行停止条件を設定し、 上記プログラムの実行を開始し、 上記プログラムの実行が上記ブレークポイントに達した
とき、上記実行停止条件が満足されるか否かを判定し、 上記実行停止条件が満足されたときのみ、上記ブレーク
ポイントにおいて上記プログラムの実行を停止させるこ
とを特徴とするデバッグ方式。 2、上記実行停止条件は、特定CPUレジスタの値が、
予め指定した特定の値と一致することである特許請求の
範囲第1項記載のデバッグ方式。 3、上記実行停止条件は、特定アドレスのメモリの値が
、予め指定した特定の値と一致することである特許請求
の範囲第1項記載のデバッグ方式。
[Claims] 1. In a debugging method in which debugging is performed by setting a breakpoint at an arbitrary address in a program and tracing the program while referring to the contents of a CPU register or memory, before setting the breakpoint and execution stop condition, starting execution of the program, and determining whether or not the execution stop condition is satisfied when execution of the program reaches the breakpoint; A debugging method characterized in that execution of the program is stopped at the breakpoint only when the execution stop condition is satisfied. 2. The above execution stop condition is when the value of the specific CPU register is
The debugging method according to claim 1, wherein the debugging method matches a specific value specified in advance. 3. The debugging method according to claim 1, wherein the execution stop condition is that a value in the memory at a specific address matches a specific value specified in advance.
JP62091468A 1987-04-14 1987-04-14 Debugging system Pending JPS63257040A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62091468A JPS63257040A (en) 1987-04-14 1987-04-14 Debugging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62091468A JPS63257040A (en) 1987-04-14 1987-04-14 Debugging system

Publications (1)

Publication Number Publication Date
JPS63257040A true JPS63257040A (en) 1988-10-24

Family

ID=14027217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62091468A Pending JPS63257040A (en) 1987-04-14 1987-04-14 Debugging system

Country Status (1)

Country Link
JP (1) JPS63257040A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59183443A (en) * 1983-04-01 1984-10-18 Omron Tateisi Electronics Co Debug device
JPS61210439A (en) * 1985-03-15 1986-09-18 Hitachi Ltd Tracing control system for task

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59183443A (en) * 1983-04-01 1984-10-18 Omron Tateisi Electronics Co Debug device
JPS61210439A (en) * 1985-03-15 1986-09-18 Hitachi Ltd Tracing control system for task

Similar Documents

Publication Publication Date Title
JPH0895821A (en) Method and device for multitask program debugging
JPS63257040A (en) Debugging system
JPH07101385B2 (en) Information processing equipment
JPH0581070A (en) Programmable controller and user program execution method in programmable controller
JPH02220145A (en) Program tracing system
JPS6120900B2 (en)
JPH02115950A (en) File tracing system for supporting program debug
KR0151179B1 (en) Real time debug method of plc
JPH02178864A (en) Ipl processing system
JPS63180142A (en) Debugging device
JP3079238B2 (en) Debug device
JPS5943446A (en) Microcomputer system
JPH0227447A (en) Debugging system
JPS63211037A (en) Program debugging method
JPS61156339A (en) Trace processing system
JPH03142538A (en) Dynamic interruption point setting processing method
JPH0484355A (en) Terminal-relying command executing system
JPH0760340B2 (en) Numerical control device user program execution method
JPH05334098A (en) Method and device for interruption control
JPH02118726A (en) Job performance control system
JPS63236134A (en) Register system for job control language of command procedure
JPH04333146A (en) Program execution control system for debugging
JPH01251143A (en) Interruption controller
JPH04178862A (en) Program execution system for terminal computer
JPH09223039A (en) Debug device for on-line system