JPS63256032A - 高速パケツト結合網 - Google Patents

高速パケツト結合網

Info

Publication number
JPS63256032A
JPS63256032A JP62089809A JP8980987A JPS63256032A JP S63256032 A JPS63256032 A JP S63256032A JP 62089809 A JP62089809 A JP 62089809A JP 8980987 A JP8980987 A JP 8980987A JP S63256032 A JPS63256032 A JP S63256032A
Authority
JP
Japan
Prior art keywords
packets
packet
node
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62089809A
Other languages
English (en)
Inventor
Hitoshi Obara
仁 小原
Tetsujirou Yasushi
安士 哲次郎
Tomoji Inoue
友二 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62089809A priority Critical patent/JPS63256032A/ja
Publication of JPS63256032A publication Critical patent/JPS63256032A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はパケットの行先アドレスやパケットの論理チャ
ネル番号などを含むパケットタイプの情報フレームが多
重化された2本の多重リンクを入力端子とし、各パケッ
トの行先アドレスに従って・母ケットをルーチングする
ノードと2本の多重リンクを出力端子として有する処理
エレメントを基本単位とし、これをベネス網構成とした
結合網に関するものである。
(従来の技術) 2人力×2人出力の単位ノードを基本要素としたベネス
網をパケットスイッチとして用いる方式として、従来よ
り2つの方式が知られている。第1図は従来の第1の方
法を示す図である( USP4.550,397)。
第1図では入力端子に入力されるパケットはすべて一定
長であり、・ぞケラトは位相が揃って入力される。説明
のため入力パケットに入力リンク番号と・ンケット順番
を第1図のように割当てる。1続する。偶数の時はクロ
スに接続する。この結果、3段目(中央)の各ノードの
入力端子では、パケットの順番は揃っているが、入力端
子の番号がこの場合、1から8まで平均的に分布する性
質がちシ、入力におけるパケットのフローの分布がどの
ような分布であっても、中央のノードではどのノードの
平均入力フローの分布も等しくなる。
このため、中央のノードから出力端子までのどのリンク
もオーバーフローすることなく、各ノ母ケットの行先情
報に従ってパケットを出力端子までルーチングすること
ができる。ただし、以上は平均フローについての性質で
あシ、短期的には同一リンクに出力されるA?チケット
衝突することもある。このように衝突が発生した場合、
同じパケット順番のもの同士ではどちらを優先させて送
り出してもよいが、パケット順番の大きいものは小さい
ものを追い越さないように優先度を定めると、出力端子
では入力端子のようにパケット順番の位相は揃っていな
いが、1つの出力端子上でみると、ノ!ケットの順番の
逆転は発生しないという性質がある。これは同一加入者
から送信される/fヶ、ト列の順番が保存されることを
示している。
以上の第1の方法では内部ブロックを発生せず、パケッ
ト順序が保存されるという特長があるものの、パケット
長が固定であることとパケットを同期的に処理する必要
があり高速化に向かないなどの欠点があった。
この欠点を解決するため、入力パケットは可変長とし、
前半の各ノードでは、ランダムに出力リンクを選択させ
る第2の方法が下記文献に発表されている。〔太田、山
ロ°゛セルフルーチング制御によるパケット結合網”電
子情報通信学会研究技術報告、C385−151(19
86,1月)〕。
この方法は可変長のパケットを収容できることと各ノー
ドが非同期的に独立して動作できる特長があるものの、
スイッチ内部でパケットの順序が逆転する場合があシ、
出力端子ではパケットの順序制御が、出力端子上に多重
化されている・母ケットの論理チャネル毎に行わなけれ
ばならず、複雑な制御回路が必要となる他、遅延の増大
を招くなどの欠点があった。
(発明の目的) 本発明の目的は従来の第2の方法において、パケットの
順序を保存するために出力端子に集中的に配置される制
御回路を不要とするスイッチ構成法を提供することにあ
る。
(発明の構成) 本発明はノクケットの順序保存のための簡単な制御回路
をスイッチ内の各ノードに分散配置する点が第1の主要
な特徴である。従来は出力端子に集中的に配置されてい
たので、機能の配備法が異なっている。
また、本発明ではスイッチの前半のノードにおけるパケ
ットの分配方法が、入力多重リンクに収容されている/
’Pケットの論理チャネル毎に従来の第1の方法で示し
た方法をとることが第2の主要な特徴である。従来の第
1の方法では論理チャネルを意識せず、入力端子に到着
する順番で分配していたので、その点が異なる。
(実施例) 第2図は本発明の動作概要を示す図であって201はパ
ケットが多重化されている入力多重リンク、202はパ
ケットのルーチングを行うノード、203は出力多重リ
ンク、204は1つの論理チャネルに属するパケット列
である。まず、前半のノードでは論理チャネル番号を識
別し、その論理チャネルに属するパケットを出力リンク
に交互に送出する。この結果、中央(3段目)のノード
では1つの論理チャネルのフローが均等に分配され、従
来の方式と同様に内部でのブロックは発生しない。
次に、後半の3段目以降は、その論理チャネルが多重化
されている出力多重リンクに向けてルーチングするが、
4段目のノード以降では必ず2つの入力端子に同一の論
理チャネルに属する・ぞケラトが到着する。この場合、
ノードは論理チャネル番号を識別すると同時に、パケッ
ト順番の小さい方を優先して出力リンクに送出する。後
半のノードに入力する同−論理チャネルに属するパケッ
トは2つの入力リンクに交互に入力されるから、ある論
理チャネルについて、最初のパケットが2つの入力のう
ちどちらから入力したかがわかれば、あとは自動的に交
互に出力リンクに送すればよい。
ある論理チャネルのパケット列について最初のノクケッ
トであるかどうかの判定は、次のように実行される。
入出力多重り/り数がともにn本とすると、出力端子の
ノードを1段目として、中央段の方に1段目のノードで
は、1〜2i−1の範囲にある順番のパケットが最初の
ノ母ケットである。なぜならば、出力から1段目のノー
ドは2  個のブロックに分割され、そのブロックには
必ず1〜2i−1で始まる順番の・(ケラトが収容され
ているためである。第2図の例はn = 8であるから
、出力段は1、出力段から中へ2段目のノードでは1と
2が最初の受信パケットとなる。たとえば205のノー
ドは最初が1に相当し、206のノードは最初が2に相
当している。このような順番で入カノクケットを出力リ
ンクに出力すればよいため、1つのノードにおけるパケ
ットのルーチング処理は簡単であシ、独立に実行できる
。この結果、出力端子において、論理チャネルの・母ケ
ット順序が保存されることは第2図の例からも明らかで
ある。
(発明の効果) 以上説明したように、本発明は (、)可変長のパケットを収容できる。
(b)スイッチ内の各ノードは非同期的に独立して動作
できる。
(c)ノクケットの順序が保存される。また、そのため
の制御が各ノードに分散されており、かつその処理も簡
易である。
という性質があり、 (−)多様な信号源に柔軟に対応できる。
(b)高速化できる。
(c)回路構成が簡易化できる。
(d)どのような接続パターンに対しても、完全な分散
制御で対処できる。
という利点がある。よって、パケットスイッチや並列グ
ロセッサの結合網として最適である。
【図面の簡単な説明】
第1図は従来の技術の第1の方法を説明する図、第2図
は本発明の方法の動作を説明するだめの図である。 101・・・多重リンク(入力)、102・・・入力/
’Pケット列、103・・・/llケラトルーチングす
るノード、104・・・ベネス網の全体構成、105・
・・多重リンク(出力)、106・・・ノードの接続状
態評行モード)、107・・・ノードの接続状態(クロ
スモード)、201・・・多重リンク(入力)、202
・・・ルーチング用ノード、203・・・多重リンク(
出力)、204・・・多重リンク(入力)に多重化され
ている論理チャネル番号aの回線におけるパケットの順
番、205,206,207・・・入力1’?ケツトを
番号順に交互に選択して出力リンクに送出する動作を示
すノード例、208・・・多重リンク(出力)に出力さ
れたパケット列

Claims (1)

  1. 【特許請求の範囲】 2入力端子と2出力端子を有し、これらの間を接続する
    機能を有する単位ノードを基本構成要素とするベネス網
    であって、入力信号が論理アドレス、フレーム番号など
    を含むパケットが多重化されており、これらのパケット
    を所定の方路にルーチングする場合、ベネス網の前半部
    をパケットの分配部、後半部をパケットのあて先に従っ
    てルーチングするルーチング部として用いるパケットス
    イッチにおいて、 前半部における分配は入力パケットの論理チャネル毎に
    、それぞれのノードの出力リンクに交互に送出し、 後半のルーチング部では、ノードの2つの入力端子から
    入力される同一の論理チャネルに属するパケットにつき
    、そのノードの所定の初期値に等しいパケット番号のも
    のから交互にそのパケットのあて先に結がる出力リンク
    に送出する、ことを特徴とする高速パケット結合網。
JP62089809A 1987-04-14 1987-04-14 高速パケツト結合網 Pending JPS63256032A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62089809A JPS63256032A (ja) 1987-04-14 1987-04-14 高速パケツト結合網

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62089809A JPS63256032A (ja) 1987-04-14 1987-04-14 高速パケツト結合網

Publications (1)

Publication Number Publication Date
JPS63256032A true JPS63256032A (ja) 1988-10-24

Family

ID=13981050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62089809A Pending JPS63256032A (ja) 1987-04-14 1987-04-14 高速パケツト結合網

Country Status (1)

Country Link
JP (1) JPS63256032A (ja)

Similar Documents

Publication Publication Date Title
US5495426A (en) Inband directed routing for load balancing and load distribution in a data communication network
US4903260A (en) Digital circuit-switching and packet-switching network and switching facility therefor
AU678471B2 (en) Multicast virtual circuit switch using cell recycling
US7088721B1 (en) Method and apparatus for multipoint-to-point transmission in an ATM network
CA2049182C (en) Traffic shaping method and circuit
US4782478A (en) Time division circuit switch
JPH06203001A (ja) 電子メッセージ通信の経路選択方法
EP0770295A1 (en) High-speed switched network architecture
JPH088590B2 (ja) 多パケット宛先のパケット交換ネットワ−ク
US20090262744A1 (en) Switching network
Williams et al. A media-access protocol for time-and wavelength-division multiplexed passive star networks
US20030103501A1 (en) Message ring in a switching network
US5210742A (en) Communication process and switching element for carrying out this process
US4905224A (en) Sorting unit for a switching node comprising a plurality of digital switching matrix networks for fast, asynchronous packet switching networks
US7349435B2 (en) Multiport overhead cell processor for telecommunications nodes
JPS63256032A (ja) 高速パケツト結合網
JPH04273735A (ja) ローカルエリアネットワークブリッジ装置
US5612954A (en) Time switch system
JPS62248337A (ja) パケツト伝送方式
US20040008701A1 (en) Hierarchical finite-state machines
JP2613215B2 (ja) パケット交換装置
JP2756604B2 (ja) 自己ルーチングスイッチ網
Raatikainen et al. Performance comparison of experimented switching architectures for ATM
KR960002847B1 (ko) 시분할과 공간분할을 혼합한 자기루팅 방식의 혼성상호접속망
JPH02113750A (ja) パケット交換システム