JPS63252762A - Thermal head control circuit - Google Patents
Thermal head control circuitInfo
- Publication number
- JPS63252762A JPS63252762A JP62086819A JP8681987A JPS63252762A JP S63252762 A JPS63252762 A JP S63252762A JP 62086819 A JP62086819 A JP 62086819A JP 8681987 A JP8681987 A JP 8681987A JP S63252762 A JPS63252762 A JP S63252762A
- Authority
- JP
- Japan
- Prior art keywords
- thermal head
- output
- control circuit
- energization
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
Landscapes
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕１一 本発明はサーマルへ・・ドの制御回路に関するも。[Detailed description of the invention] [Industrial application field] 11 The present invention also relates to a control circuit for thermal input.
のであり、特に安全性の旨い制御回路を提供するもので
ある。This provides a control circuit with particularly high safety.
［従来の技術］
従来の装置は、特開昭５７−２０８２７９号のように、
サーマルヘッドの異常通電の保護について考えら゛れて
いなかった。[Prior Art] A conventional device is disclosed in Japanese Patent Application Laid-Open No. 57-208279,
No consideration was given to protection against abnormal energization of the thermal head.
サーマルへ９ドによるプリンタは、その熱によ。 Thermal printers use that heat.
リプリンタを行なうが１通電制御回路が誤動作しＬ異常
通電状態に入る可能性がある。特にプリンタ・がパワー
セーブ状態でサーマルヘッドに電圧をか・けておく方式
においては、セ−）が商用電源に接続されている間サー
マルヘッドに電源電圧が印加・されることになり誤動作
の可能性が高くなる。 １０本発明の目的は、このよう
なパワーセーブ状態。Although reprinting is performed, there is a possibility that the 1 energization control circuit malfunctions and enters the L abnormal energization state. In particular, in a method where voltage is applied to the thermal head while the printer is in power save mode, the power supply voltage is applied to the thermal head while the printer is connected to commercial power, which may cause malfunction. becomes more sexual. 10 The purpose of the present invention is to achieve such a power saving state.
を有するサーマルプリンタが誤動作した場合の安。Safety in case a thermal printer malfunctions.
全件を高めることにある。The aim is to improve all matters.
上記目的は、サーマルヘッドの通電制御端子に１゜トラ
ンジスタを追加することにより、パワーセー。The above purpose is to save power by adding a 1° transistor to the current control terminal of the thermal head.
プ時（一部電源オフ時）にトランジスタがオンし。The transistor turns on when the power is turned off (partly when the power is off).
非通電状態にすることにより達成できる。This can be achieved by turning off the current.
サーマルヘッドの通電制御端子にコレクタが接、。 The collector is connected to the energization control terminal of the thermal head.
続され、パワーセーブ時にオフする電源にベースが接続
され、パワーセーブ時もオンしている電源。The base is connected to a power supply that is connected to the power supply and turns off during power save, and remains on during power save.
にエミッタが接続されたＰＮＰ ）ランジスタは、・パ
ワーセーブ時にオンし通電制御端子をローイン・ピーダ
ンスでハイレベルの非通電状態になり誤動−作により通
電制御回路がハイインピーダンス・口・−レベルの通電
信号を出しても、サーマルヘッド・が通電発熱する事故
を防ぐことができる。A PNP transistor whose emitter is connected to Even if an energization signal is issued, it is possible to prevent an accident in which the thermal head is energized and heats up.
以下、本発明の一実施例を説明する。第１図は１〔。 An embodiment of the present invention will be described below. Figure 1 shows 1 [.
本発明によるサーマルプリンタのブロック図であ。1 is a block diagram of a thermal printer according to the present invention.
る。図において、電源１の出力でＶｏｏはスイッチ。Ru. In the figure, Voo is the output of power supply 1 and is a switch.
６によりオン・オフされるが、出力ＶＨはスイッチ。It is turned on and off by 6, but the output VH is a switch.
３によらず常に出力される。サーマルヘッド６の。3, it is always output. Thermal head 6.
電源端子８にはＶＨが与えられる。入力端子２から、３
人力されたプリントデータはメモリ４にストアさ。VH is applied to the power supply terminal 8. Input terminals 2 to 3
The manually generated print data is stored in memory 4.
れる。スイッチ３を経た電源１の出力ＶＯＯはメモ。It will be done. Note the output VOO of power supply 1 via switch 3.
す４の電源を供給している。また図には示してい。It supplies power for 4. Also shown in the figure.
ないが、モータ・ソレノイド等の駆動回路も出力。Although not included, it also outputs drive circuits such as motors and solenoids.
Ｖｏｏが電源となり、スイッチ３がオフのときには２゜
、 ３ 。When Voo is the power source and switch 3 is off, it is 2°, 3.
これらの回路には電流が流れなくなりパワーセーブ状態
になる。メモリ４の出力は通電制御回路５・に加えられ
１通電制御回路５の出力はサーマルへ・リド６の制御端
子９に加えられる。第１図では、・サーマルプリンタに
制御端子９のみを持つように−・示しである。No current flows through these circuits and they enter a power save state. The output of the memory 4 is applied to the energization control circuit 5, and the output of the energization control circuit 5 is applied to the control terminal 9 of the thermal lid 6. In FIG. 1, the thermal printer is shown to have only a control terminal 9.
このような構成のサーマルヘッドの回路図を第・６図に
示す。第４図に示すような複数の発熱体を・持つサーマ
ルヘッドの場合はデータ入力端子１６を・制御端子９以
外に持っている。 １゜第３図において
、制御端子９がローレベルにな。A circuit diagram of a thermal head having such a configuration is shown in FIG. 6. In the case of a thermal head having a plurality of heating elements as shown in FIG. 4, the data input terminal 16 is provided in addition to the control terminal 9. 1° In Fig. 3, the control terminal 9 becomes low level.
るとトランジスタ１２がオフし、トランジスタ１１が。Then, transistor 12 turns off, and transistor 11 turns off.
オンし発熱抵抗体１０に電源端子８から供給された。The power was turned on and the power was supplied to the heating resistor 10 from the power terminal 8.
電流が流れ発熱抵抗体１０は発熱する。第４図は複。Current flows and the heating resistor 10 generates heat. Figure 4 is double.
数個の発熱抵抗体を持つラインへリドの例である。。This is an example of a line lead with several heating resistors. .
データ入力端子１６から入力されたデータはクロッ。Data input from the data input terminal 16 is clocked.
り入力端子１７から入力されたクロックによりシフ。It is shifted by the clock input from the input terminal 17.
トレジスタ１８に貯えられ、ラッチ１９にラッチパル。It is stored in the register 18 and a latch pulse is sent to the latch 19.
ス入力端子１５からのラッチパルスによってメモリ。memory by a latch pulse from input terminal 15.
される。ラッチ１９の出力ピッ） Ｑｘがハイのとき制
２．。be done. Output pin of latch 19) When Qx is high 2. .
・ ４ ・
御端子９がローであるとインバータ２１によって反“転
されＮＡＮＤ２０の出力はローになり１発熱抵抗゛体１
０は通電状態となり発熱する。・ 4 ・ When the control terminal 9 is low, it is inverted by the inverter 21 and the output of the NAND 20 becomes low, and the heating resistor 1
0 is energized and generates heat.
第２図は通電制御回路５の出力端子の形式を示゛す。出
力トランジスタはＰＮＰ形であり、プルダウン抵抗２４
がコレクタに接続されているため、ハ。FIG. 2 shows the format of the output terminal of the energization control circuit 5. The output transistor is PNP type and has a pull-down resistor of 24
is connected to the collector, so Ha.
インベル出力時はローインピーダンスとなり５口。When invel output, it becomes low impedance and has 5 ports.
−レベル出力時はハイインピーダンスとなる。 ・第１
図のトランジスタ７は保護用トランジスタ・であり、コ
レクタはＶＨに接続されている。これは＋１４ＶＨ［接
でなくＶＨから作られた電源でも良い。トラ・プリンタ
７のベースはＶｏｏに接続され、スイッチ・３がオンの
ときはトランジスタ７のベースがハイ・レベルでカット
オフ状態となりトランジスタ７の・コレクタはハイイン
ピーダンスとなり通電制御回、う路５の出力状態をさま
たげることはない。また、。- High impedance when outputting level.・First
Transistor 7 in the figure is a protection transistor, and its collector is connected to VH. This may be a power supply made from VH instead of +14VH [connected. The base of the printer 7 is connected to Voo, and when the switch 3 is on, the base of the transistor 7 is at a high level and is in a cutoff state, and the collector of the transistor 7 becomes high impedance, causing the current flow control circuit and the circuit 5 to be in a cut-off state. It does not interfere with the output state. Also,.
スイッチ３がオフのときにはトランジスタ７がオ。When switch 3 is off, transistor 7 is on.
ン状態でローインピーダンスとなるため１通電制。Since it becomes low impedance in the on state, only one energization is required.
御回路５が通電レベルのハイインピーダンス・口。Control circuit 5 is a high impedance terminal with energizing level.
−レベルを出力してもトランジスタ７がハイレベ。（ル
にサーマルヘッド６の通電制御端子９にするため非通電
状態となる。スイ・ソチ３がオフのときは・メモリ回路
４やモータ制御回路がオフのバワーセ・−ブ状態であり
通電制御回路５が通電レベルを出・力するのは異常状態
であるが、このときにもトラ−１ンジスタによって非通
電状態となりサーマルへ・ソ。- Even if the level is output, transistor 7 is at high level. (It is in a de-energized state in order to set the power supply control terminal 9 of the thermal head 6 to the power switch.) When the switch 3 is off, the memory circuit 4 and motor control circuit are in a power save state where they are off, and the power supply control circuit It is an abnormal state that transistor 5 outputs the energized level, but even at this time, the transistor 1 de-energizes the circuit and causes it to go to thermal.
ドロが異常な発熱状態になるのをさけることかで・きる
。This can be done by preventing Doro from becoming abnormally overheated.
本発明によれば、サーマルヘッドの通電制御回１゜路が
パワーセーブ時に誤動作してもサーマルヘラ。According to the present invention, even if the energization control circuit 1 of the thermal head malfunctions during power save, the thermal spatula will not operate.
ドへの通電を防ぎ、サーマルヘッドが異常発熱す。This prevents power from being applied to the card, causing the thermal head to generate abnormal heat.
ることをなくす効果がある。It has the effect of eliminating the
第１図は本発明の一実施例を示すサーマルプリ１゜ンタ
のブロック図、第２図は通電制御回路の出力形式を表わ
す図、第６図は簡単な構成のサーマルヘッドの回路図、
第４図はラインサーマルヘタドの回路図である。
１・・・電源、３・・・スイッチ、４・・・メモリ、５
・・・通電制御回路、６・・・サーマルヘッド、７・・
・トランジスタ、８・・・電源端子、９・・・通電制御
端子、１０・・・発・熱抵抗体、１８・・・シフトレジ
スタ、１９・・・ラッチ、２０゛・・・ＮＡＮＤ回路。
、７ 。
集１図
第 ２ 図
・ ８ ・
第 ３ 図
栴 ４− 図FIG. 1 is a block diagram of a thermal printer showing an embodiment of the present invention, FIG. 2 is a diagram showing the output format of the energization control circuit, and FIG. 6 is a circuit diagram of a thermal head with a simple configuration.
FIG. 4 is a circuit diagram of the line thermal head. 1...Power supply, 3...Switch, 4...Memory, 5
... Energization control circuit, 6... Thermal head, 7...
・Transistor, 8...Power supply terminal, 9...Electrification control terminal, 10...Heating/thermal resistor, 18...Shift register, 19...Latch, 20゛...NAND circuit. , 7. Collection 1 Figure 2, Figure 8, Figure 3 4- Figure
Claims (2)
の発熱抵抗体への通電を電圧レベルにより制御するため
の制御端子を有するサーマルヘッドと、スイッチにより
オン・オフされる第１の出力とこのスイッチによらず常
にオンしている第２の出力とを有する電源と、前記サー
マルヘッドの制御端子が接続されプリントする情報を入
力し前記サーマルヘッドの通電時と非通電時で出力電圧
のレベルを変える第１の通電制御回路と、前記サーマル
ヘッドの制御端子に接続され前記電源の第１の出力がオ
フのときには第１の通電制御回路が通電レベルを出力し
ても前記サーマルヘッドの制御端子を非通電レベルにす
る第２の通電制御回路から成り、前記電源の第２の出力
がサーマルヘッドの電源端子に接続されていることを特
徴とするサーマルヘッド制御回路。(1) A thermal head that has a power terminal for supplying current to the heating resistor, a control terminal for controlling the energization to the heating resistor by voltage level, and a first output that is turned on and off by a switch. The control terminal of the thermal head is connected to a power supply having a second output that is always on regardless of the switch, inputting the information to be printed, and controlling the output voltage when the thermal head is energized and de-energized. a first energization control circuit that changes the level; and a first energization control circuit that is connected to the control terminal of the thermal head and controls the thermal head even if the first energization control circuit outputs the energization level when the first output of the power source is off. A thermal head control circuit comprising a second energization control circuit that sets a terminal to a non-energized level, the second output of the power source being connected to a power terminal of a thermal head.
ッドは前記制御端子がハイレベルで非通電・ローレベル
で通電状態であり、前記第１の通電制御回路は非通電の
ハイレベル出力を低インピーダンス・通電のローレベル
出力を非通電時より高いインピーダンスで出力し、前記
第２の通電制御回路はＰＮＰトランジスタで構成され、
このエミッタは前記電源の第２の出力から作られる電圧
に接続され、ベースは前記電源の第１の出力から作られ
る電圧に接続され、コレクタが前記サーマルヘッドの制
御端子に接続されるサーマルヘッド制御回路。(2) In claim 1, the thermal head is in a non-energized state when the control terminal is at a high level and is in a energized state when the control terminal is at a low level, and the first energization control circuit lowers the high level output when the control terminal is not energized. A low level output of impedance/energization is output with a higher impedance than when not energized, and the second energization control circuit is composed of a PNP transistor,
Thermal head control, the emitter of which is connected to a voltage produced by the second output of the power supply, the base connected to the voltage produced by the first output of the power supply, and the collector connected to a control terminal of the thermal head. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8681987A JPH0813553B2 (en) | 1987-04-10 | 1987-04-10 | Thermal head control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8681987A JPH0813553B2 (en) | 1987-04-10 | 1987-04-10 | Thermal head control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63252762A true JPS63252762A (en) | 1988-10-19 |
| JPH0813553B2 JPH0813553B2 (en) | 1996-02-14 |
Family
ID=13897412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8681987A Expired - Lifetime JPH0813553B2 (en) | 1987-04-10 | 1987-04-10 | Thermal head control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0813553B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177849U (en) * | 1985-04-23 | 1986-11-06 |
-
1987
- 1987-04-10 JP JP8681987A patent/JPH0813553B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177849U (en) * | 1985-04-23 | 1986-11-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0813553B2 (en) | 1996-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2960792B2 (en) | Thermal head abnormal heating prevention device | |
| JPS63252762A (en) | Thermal head control circuit | |
| JP2677998B2 (en) | Power circuit of thermal head | |
| JPS6229884B2 (en) | ||
| JP2937179B2 (en) | Printer drive circuit | |
| JP3056832B2 (en) | Latch type electromagnet protection circuit | |
| JPH0557916B2 (en) | ||
| JPS6041413B2 (en) | Fuse blowing method | |
| JPH0312531Y2 (en) | ||
| JPS59232883A (en) | Heat-sensitive recording apparatus | |
| JP2005243869A (en) | Electromagnet driver | |
| JPH04341870A (en) | Thermal head | |
| JP2869301B2 (en) | Air conditioner control circuit | |
| JPS59148679A (en) | Thermal head driver | |
| JPS6228277A (en) | Printer | |
| JPS6240196B2 (en) | ||
| JP4336463B2 (en) | Power control circuit | |
| JPH06133581A (en) | Abnormal current detection circuit for constant-current driven motor | |
| JPH06284760A (en) | Motor driver | |
| JPS62146649A (en) | Thermal head protective circuit | |
| JPH0347193B2 (en) | ||
| JPS61239962A (en) | Thermal head driving circuit | |
| JPS6226162B2 (en) | ||
| JPS6178660A (en) | Printing head protecting circuit for dot printing apparatus | |
| JPH0620341B2 (en) | Motor overcurrent prevention circuit |