JPS63249354A - Bridge wiring method - Google Patents
Bridge wiring methodInfo
- Publication number
- JPS63249354A JPS63249354A JP8407387A JP8407387A JPS63249354A JP S63249354 A JPS63249354 A JP S63249354A JP 8407387 A JP8407387 A JP 8407387A JP 8407387 A JP8407387 A JP 8407387A JP S63249354 A JPS63249354 A JP S63249354A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- groove
- layer
- bridge
- side etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000002955 isolation Methods 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 5
- 238000005530 etching Methods 0.000 abstract description 46
- 239000000758 substrate Substances 0.000 abstract description 11
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001614 effect on membrane Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
この発明は溝による素子分離を施した段差を有する電子
素子や光素子における橋絡配線方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a bridging wiring method in an electronic device or an optical device having a step with device isolation using a groove.
(従来の技術)
橋絡配線方法は光電子集積回路に応用されている(例え
ば、I、Ury et al、、Monolithic
integra−tion of an 1njec
tion 1aser and a metalsem
iconductor field effect t
ransistor、 Appl+Phys、Lett
、 34 (71pI)、430−431 、 I A
pri11979)、これらの橋絡配線方法の特徴は、
橋絡部の下の層を面に平行な方向へのエツチング、いわ
ゆるサイドエツチングすることによって除去して橋絡部
を形成することである。しかしこれらの橋絡配線方法の
問題点は、サイドエツチングが橋絡部のみではなく他の
部分でも同様に生じてしまうことである。(Prior Art) Bridging wiring methods have been applied to optoelectronic integrated circuits (e.g. I, Ury et al., Monolithic
Integration of an 1njec
tion 1aser and a metalsem
iconductor field effect
ransistor, Appl+Phys, Lett
, 34 (71pI), 430-431, IA
pri11979), the characteristics of these bridge wiring methods are:
The method is to form a bridge by removing the layer below the bridge by etching in a direction parallel to the plane, so-called side etching. However, the problem with these bridge wiring methods is that side etching occurs not only at the bridge portion but also at other portions.
以下、具体的な例を図面を用いて説明する。A specific example will be described below with reference to the drawings.
第3図は従来の橋絡配線を有するメサ・ストライプ・レ
ーザ素子の例を示す工程断面図である。FIG. 3 is a process sectional view showing an example of a mesa stripe laser device having conventional bridging wiring.
まず第3図(a)に示すように、n型G a A s基
板31上にn fJI GaAlAs層32、GaAs
活性層33、p型GaAlAs層34、p型G a A
s層35を順次積層した多層膜基板表面に絶縁層とし
て8i01層36を形成する。First, as shown in FIG. 3(a), an n fJI GaAlAs layer 32, a GaAs
Active layer 33, p-type GaAlAs layer 34, p-type GaA
An 8i01 layer 36 is formed as an insulating layer on the surface of a multilayer film substrate on which S layers 35 are sequentially laminated.
次に第3図(b)に示すように%p型GaAlAs層3
4が露出するようにストライプ状の溝37を形成し、A
u−Zn電極38を形成する。A u −Z n電極3
8は第4図に斜線で示したようにストライプ状の溝37
に沿って延在するストライプ部41.と、ストライプ部
41に近接するように設けられたポンディング部42と
、ストライプ部41とボンディング部42とを接続する
橋絡部43とからなる。Next, as shown in FIG. 3(b), the p-type GaAlAs layer 3
A striped groove 37 is formed so that A 4 is exposed.
A u-Zn electrode 38 is formed. A u -Z n electrode 3
8 is a striped groove 37 as indicated by diagonal lines in FIG.
A stripe portion 41. extending along the stripe portion 41. , a bonding section 42 provided close to the stripe section 41 , and a bridging section 43 connecting the stripe section 41 and the bonding section 42 .
次に第3図(C)に示すようIfClAu−Zn電極3
8が形成されていない領域のSin!膜36全36し、
続いてA u −Z n電極38が形成されていない領
域の多層膜基板表面をエツチングしメサを形成する。Next, as shown in FIG. 3(C), IfClAu-Zn electrode 3
Sin! in the area where 8 is not formed! Membrane 36 all 36,
Subsequently, the surface of the multilayer film substrate in the region where the A u -Z n electrode 38 is not formed is etched to form a mesa.
このとき、エツチング液として硫酸十過酸化水素水+水
(3:1:1)溶液を用いると、周知のサイドエツチン
グ効果によ1)Au−Zn電極38の周縁下の多層膜基
板の一部も除去される。また、ストライプ部410幅を
当、ストライプ部41の下のエツチング後のメサ幅をW
s、橋絡部43の幅を馬としたとき、W、−Ws)W、
となるように橋絡部43を設けることによシ橋絡部43
の下の多層膜基板表面はエツチングによシ完全に除去さ
れる。At this time, if a solution of sulfuric acid, dehydrogen peroxide and water (3:1:1) is used as the etching solution, the well-known side etching effect will occur: 1) Part of the multilayer substrate under the periphery of the Au-Zn electrode 38 is also removed. Also, the width of the stripe portion 410 is taken as W, and the mesa width after etching under the stripe portion 41 is W.
s, W, -Ws)W, when the width of the bridging portion 43 is a horse,
By providing the bridging portion 43 so that the bridging portion 43
The surface of the multilayer substrate underneath is completely removed by etching.
これによシストライプ部41の下のメサ44とポンディ
ング部42の下のボンディング台45とが分離形成され
る。次に第3図(d) K示すように、n型GaAs基
板31の裏面にA u −S n電極39を形成し、A
u−Zfl電極38のボンディング部42に金線47を
ボンディングする。As a result, the mesa 44 under the stripe portion 41 and the bonding table 45 under the bonding portion 42 are formed separately. Next, as shown in FIG. 3(d), an A u -S n electrode 39 is formed on the back surface of the n-type GaAs substrate 31, and
A gold wire 47 is bonded to the bonding portion 42 of the u-Zfl electrode 38.
このようにして形成された従来の橋絡配線を有するメサ
・ストライプ・レーザでは、発光に寄与するメサ44と
分離されたポンディング部42に金線47をボンディン
グするためにポンディング時のショックによシ発光に寄
与するメサ44内に結晶欠陥が生じない。また発光に寄
与するメサ44においてリーク電流も発生しない。さら
に発光寄与するメサ44の形状や大きさKかかわらずポ
ンディング部42を充分に広くすることができ金線47
の付着強度を強くすることも可能であるという特徴を有
する。In the mesa stripe laser having the conventional bridging wiring formed in this way, the gold wire 47 is bonded to the bonding part 42 which is separated from the mesa 44 that contributes to light emission. No crystal defects occur within the mesa 44, which contributes to good light emission. Furthermore, no leakage current occurs in the mesa 44 that contributes to light emission. Furthermore, regardless of the shape and size K of the mesa 44 that contributes to light emission, the ponding portion 42 can be made sufficiently wide.
It has the characteristic that it is also possible to strengthen the adhesion strength of.
しかしながら、このような従来技術においては以下のよ
うな欠点があった。即ち、従来の橋絡配線方法では橋絡
部43の下をサイドエツチングしようとすると、ストラ
イプ部41とボンディング部420周縁下も同様にサイ
ドエツチングされてしまい、Wl −Ws) w、とな
るように橋絡部43を設けなければならず、かつ、エツ
チング時間も精密に制御しなければならないという問題
があった。However, such conventional technology has the following drawbacks. That is, in the conventional bridging wiring method, when attempting to side-etch the bottom of the bridging portion 43, the bottom of the periphery of the stripe portion 41 and the bonding portion 420 will also be side-etched, so that Wl - Ws) w. There were problems in that the bridging portion 43 had to be provided and the etching time had to be precisely controlled.
さらに、サイドエツチングの進行上、ストライプ部41
の下のメサ44は橋絡部43との接合点で突起が生じ完
全なメサ・ストライプを形成することができないという
問題があったら 7、(発明が解決しようとする問題点
)
前記したように1従来技術では橋絡部下のみではなく他
の部分でもサイドエツチングが生じてしまう。このため
、橋絡部の幅が制限され、またサイドエツチングのエツ
チング時間を精密に制御しなければならない。さらに、
ストライプ部等の橋絡部以外の領域の形状を精密に制御
することができない等の問題があった。Furthermore, due to the progress of side etching, the stripe portion 41
7. (Problem to be Solved by the Invention) As mentioned above, if there is a problem that the mesa 44 below has a protrusion at the junction with the bridge part 43 and cannot form a complete mesa stripe. 1. In the prior art, side etching occurs not only under the bridge but also in other parts. Therefore, the width of the bridge portion is limited, and the etching time for side etching must be precisely controlled. moreover,
There have been problems such as the inability to precisely control the shape of regions other than bridge portions such as striped portions.
この発明はこのような従来技術の問題を考慮し、橋絡部
下以外の部分ではサイドエツチングが生じない橋絡配線
方法を提供することを目的とする。SUMMARY OF THE INVENTION In view of the problems of the prior art, it is an object of the present invention to provide a bridge wiring method that does not cause side etching in areas other than under the bridge.
(問題点を解決するための手段)
この発明の要旨は、サイドエツチングする層を少なくと
も突き抜ける溝を形成しておき、この溝部をエツチング
ストッパーとしてサイドエツチングを停止させることで
ある。この事によって希望する領域下のみを除去するこ
とができ、橋絡部下以外の部分ではサイドエツチングが
生じない橋絡配線が可能となる。(Means for Solving the Problems) The gist of the present invention is to form a groove that penetrates at least a layer to be side-etched, and to use this groove as an etching stopper to stop side etching. This makes it possible to remove only the area below the desired area, making it possible to form a bridge wiring in which side etching does not occur in areas other than under the bridge.
(作用)
この発明によれば、サイドエツチングをエツチングスト
ッパーで自動的に停止させることができる。このため、
橋絡部の幅の自由度が増し、またエツチング時間は十分
な余裕を持つことができ、さらに所望の形状を精密に実
現することができる橋絡配線が可能である。(Function) According to the present invention, side etching can be automatically stopped by the etching stopper. For this reason,
The degree of freedom in the width of the bridge portion is increased, the etching time has sufficient margin, and furthermore, it is possible to form a bridge wiring in which a desired shape can be precisely realized.
(実施例) 以下、図面を用いてこの発明の詳細な説明する。(Example) Hereinafter, the present invention will be explained in detail using the drawings.
第謙図はこの発明による橋絡配線を有するメサ・ストラ
イプ・レーザ素子の例を示す工程断面図である。まず第
1図(a)に示すように、n型InP基板10上にn型
InP ハラ77一層11 、 GaInAsP活性層
12、p型InPクラッド層13、p型GaInAsP
キャップ層14を順次積層した多層膜基板表面に、少な
くともp型G a I n A s Pキャラプ層14
を突き抜ける深さの溝15を形成する。溝15は第2図
(a)に斜線で示したように、はぼ平行な2本の溝21
1,212とボンディング領域をとり囲む溝22とから
なる。次に、第1図(b)に示すように絶縁層としてS
in、膜16を形成し、p型G a I n A s
Pキャップ層表面が露出するようにストライプ状の溝1
7を2本の溝211と212の間に形成し、Au−Zn
電極18を形成する。Au−Zn電極18は第2図(b
)に示すように、2本の溝211.212に沿って延在
するストライプ部23とボンディング領域をとシ囲む溝
22を少なくとも覆うように形成されたボンディング/
くラド24と、ストライプ部23とボンディングIくラ
ド24とを接続する橋絡部25とから成る。次に第1図
(C)に示すように、Au−Zn電極18が形成されて
いない領域のSiO!膜16全16し、続いてSiO,
膜をエツチング・マスクとしてp型Ga InAaPキ
ャップ層14をエツチング除去する。このとき、エツチ
ング液として硫酸+過酸化水素水+水(4:1:1)溶
液を用いると、周知のサイドエツチング効果によシ橋絡
部25の下のp型GaInAsPキャップ層14をエツ
チング除去することが可能である。また、硫酸+過酸化
水素水+水(4:1:1)溶液は、GaInAsP層に
は作用するがInP層と8i0!膜にはほとんど作用し
ない。このため層厚方向はp型InP層13でエツチン
グが自動的に停止し、また層に平行な方向は溝15に達
した所で自動的に停止する。このとき、一般に橋絡部の
下部のサイドエツチングには通常のエツチングよシも長
時間のエツチングが必要となるが、この発明によれば前
述したように溝部がエツチング・ストッパとして機能す
るためサイドエツチング中においても他の部分にサイド
エツチングが生じることはなく、従来技術のような弊害
は生じない。Fig. 3 is a process sectional view showing an example of a mesa stripe laser device having bridging wiring according to the present invention. First, as shown in FIG. 1(a), an n-type InP layer 77 layer 11, a GaInAsP active layer 12, a p-type InP cladding layer 13, and a p-type GaInAsP layer are formed on an n-type InP substrate 10.
At least a p-type G a I n A s P cap layer 14 is formed on the surface of the multilayer film substrate on which the cap layers 14 are sequentially laminated.
A groove 15 having a depth that penetrates through is formed. The groove 15 is formed by two substantially parallel grooves 21, as indicated by diagonal lines in FIG. 2(a).
1, 212 and a groove 22 surrounding the bonding area. Next, as shown in FIG. 1(b), S is used as an insulating layer.
in, forming the film 16 and p-type GaInAs
Striped grooves 1 are formed so that the surface of the P cap layer is exposed.
7 is formed between the two grooves 211 and 212, and the Au-Zn
Electrodes 18 are formed. The Au-Zn electrode 18 is shown in FIG.
), a bonding plate formed to at least cover the stripe portion 23 extending along the two grooves 211 and 212 and the groove 22 surrounding the bonding area.
It consists of a bridge section 24 and a bridge section 25 that connects the stripe section 23 and the bonding section 24. Next, as shown in FIG. 1(C), SiO! The film 16 is then coated with SiO,
Using the film as an etching mask, the p-type Ga InAaP cap layer 14 is removed by etching. At this time, if a solution of sulfuric acid + hydrogen peroxide + water (4:1:1) is used as an etching solution, the p-type GaInAsP cap layer 14 under the bridge portion 25 is etched away by the well-known side etching effect. It is possible to do so. Also, a sulfuric acid + hydrogen peroxide solution + water (4:1:1) solution acts on the GaInAsP layer, but it acts on the InP layer and 8i0! It has little effect on membranes. For this reason, etching automatically stops at the p-type InP layer 13 in the layer thickness direction, and automatically stops when it reaches the groove 15 in the direction parallel to the layer. At this time, side etching of the lower part of the bridge generally requires longer etching than normal etching, but according to the present invention, as mentioned above, the groove functions as an etching stopper, so side etching is possible. Side etching does not occur in other parts of the etching, and the disadvantages of the prior art do not occur.
続いてp型G a I n A s P層14をエツチ
ング除去した領域を少なくともGaInAsP活性層1
2を突き抜ける深さまでエツチングし、ストライプ状の
メサ26とボンディング台27とを分離形成する。Subsequently, the region where the p-type GaInAsP layer 14 was removed by etching is etched to form at least the GaInAsP active layer 1.
The striped mesa 26 and the bonding table 27 are formed separately by etching to a depth that penetrates through the striped mesa 26.
このときのエツチングでは、サイドエツチングによって
トンネルを作る必要がないので、はとんどサイドエツチ
ングが生じないように設定することも可能である。次に
第3図(d)に示すように、n型InP基板10の裏面
にA u −S n電極19を形成し、A u −Z
n電極18のポンディングパッド24に金線29をボン
ディングする。In this etching, there is no need to create a tunnel by side etching, so it is possible to set the etching so that side etching does not occur as much as possible. Next, as shown in FIG. 3(d), an A u -S n electrode 19 is formed on the back surface of the n-type InP substrate 10 , and an A u -Z n electrode 19 is formed on the back surface of the n-type InP substrate 10 .
A gold wire 29 is bonded to the bonding pad 24 of the n-electrode 18.
この発明によれば、サイドエツチングをエツチング・ス
トッパーで自動的に停止させることができるので、希望
する領域下のみを除去することが可能である。このため
、溝による素子分離を施したシ段差を有する電子素子や
光素子あるいは光電子素子において、所望の形状を精密
にかつ再現性良く実現できる橋絡配線が可能となる。According to this invention, side etching can be automatically stopped by the etching stopper, so it is possible to remove only the area below the desired area. Therefore, in electronic devices, optical devices, or optoelectronic devices having steps that are separated by grooves, it is possible to create bridging wiring that can realize a desired shape precisely and with good reproducibility.
第1図はこの発明の詳細な説明するための工程断面図、
第2図は平面図、第3図は従来例を説明するための工程
断面図、第4図は平面図である。
18 、38 ”・Au−Zn電極、23.41・2ド
ライブ部、24.42・・・ポンディングパッド、25
.43・・・橋絡部、26.44・・・メサ、27゜4
5・・・ボンディング台、211,212.22・・・
溝。
代理人 弁理士 則 近 憲 佑
′″ff$−ff$
−久憫入 弁理士 松山光之
第 3 図
′4−7
第4図FIG. 1 is a cross-sectional view of the process for explaining the invention in detail;
FIG. 2 is a plan view, FIG. 3 is a process sectional view for explaining a conventional example, and FIG. 4 is a plan view. 18, 38"・Au-Zn electrode, 23.41・2 drive part, 24.42...Ponding pad, 25
.. 43...Bridge part, 26.44...Mesa, 27゜4
5... Bonding table, 211, 212.22...
groove. Agent Patent Attorney Noriyuki Chika Ken'''ff$-ff$ - Hisairi Patent Attorney Mitsuyuki Matsuyama 3rd Figure '4-7 Figure 4
Claims (3)
線領域の間を橋梁状に配線した橋絡配線において、前記
溝を形成する領域に選択除去可能なスペーサを前記電極
もしくは配線領域とは隔離して形成する工程と、前記ス
ペーサの上に前記電極もしくは配線領域の間の電気的な
接続手段を形成する工程と、しかる後に前記スペーサを
選択除去する工程とから成ることを特徴とする橋絡配線
方法。(1) In bridging wiring that is wired in a bridge-like manner between electrodes or wiring areas that are electrically separated by a groove, a selectively removable spacer is placed in the area where the groove is formed, and is separated from the electrode or wiring area. a step of forming electrical connection means between the electrodes or wiring regions on the spacer; and a step of selectively removing the spacer. Wiring method.
去することによって形成されて成ることを特徴とする特
許請求の範囲第1項記載の橋絡配線方法。(2) The bridging wiring method according to claim 1, wherein the groove for electrical isolation is formed by selectively removing the spacer.
的な分離を行なう溝を形成する工程を含んで成ることを
特徴とする特許請求の範囲第1項記載の橋絡配線方法。3. The bridging wiring method according to claim 1, further comprising the step of: forming a groove for electrical isolation using a region where the spacer is selectively removed as a window.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8407387A JPS63249354A (en) | 1987-04-06 | 1987-04-06 | Bridge wiring method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8407387A JPS63249354A (en) | 1987-04-06 | 1987-04-06 | Bridge wiring method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63249354A true JPS63249354A (en) | 1988-10-17 |
Family
ID=13820307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8407387A Pending JPS63249354A (en) | 1987-04-06 | 1987-04-06 | Bridge wiring method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63249354A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563098A (en) * | 1991-09-05 | 1993-03-12 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
JP2000133616A (en) * | 1998-10-21 | 2000-05-12 | Stmicroelectronics Srl | Integrated device and manufacture thereof |
JP2020134594A (en) * | 2019-02-14 | 2020-08-31 | 古河電気工業株式会社 | Optical waveguide structure and manufacturing method of the same |
-
1987
- 1987-04-06 JP JP8407387A patent/JPS63249354A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563098A (en) * | 1991-09-05 | 1993-03-12 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
JP2000133616A (en) * | 1998-10-21 | 2000-05-12 | Stmicroelectronics Srl | Integrated device and manufacture thereof |
JP4567126B2 (en) * | 1998-10-21 | 2010-10-20 | エスティーマイクロエレクトロニクス エス.アール.エル. | Integrated device manufacturing method and integrated device |
JP2020134594A (en) * | 2019-02-14 | 2020-08-31 | 古河電気工業株式会社 | Optical waveguide structure and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63249354A (en) | Bridge wiring method | |
JPS6223163A (en) | Hybrid optical ic device | |
JP2002176229A (en) | Semiconductor laser device and its manufacturing method | |
US4392228A (en) | Terraced substrate semiconductor laser | |
JP2005217255A (en) | Semiconductor laser and its manufacturing method | |
JPH0444285A (en) | Semiconductor light emitting element | |
JPS62199021A (en) | Manufacture of semiconductor device | |
JPS6223191A (en) | Manufacture of ridge type semiconductor laser device | |
JPH0610707Y2 (en) | Light emitting diode | |
JP2566985B2 (en) | Semiconductor device and manufacturing method thereof | |
JPS6373691A (en) | Semiconductor laser device | |
JP4081897B2 (en) | Multilayer semiconductor laser device and manufacturing method thereof | |
JPH06112592A (en) | Fabrication of semiconductor laser element | |
JPH11251679A (en) | Semiconductor laser | |
JP2004063711A (en) | Semiconductor laser element and semiconductor laser device | |
JPH07297497A (en) | Semiconductor laser and its manufacturing method | |
JPS62174941A (en) | Semiconductor integrated circuit | |
JPS63271991A (en) | Manufacture of semiconductor laser element | |
JPH0543565U (en) | Multi-beam semiconductor laser device | |
JPS6223185A (en) | Hybrid optical integrated circuit device | |
JPS59114884A (en) | Manufacture of semiconductor device | |
JPH0135488Y2 (en) | ||
JP2752535B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JPH01196888A (en) | Optical integrated circuit | |
JPS59186385A (en) | Semiconductor laser device |