JPS63248172A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS63248172A
JPS63248172A JP8239587A JP8239587A JPS63248172A JP S63248172 A JPS63248172 A JP S63248172A JP 8239587 A JP8239587 A JP 8239587A JP 8239587 A JP8239587 A JP 8239587A JP S63248172 A JPS63248172 A JP S63248172A
Authority
JP
Japan
Prior art keywords
chemical vapor
vapor phase
phase method
metal
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8239587A
Other languages
Japanese (ja)
Inventor
Fumitomo Matsuoka
史倫 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8239587A priority Critical patent/JPS63248172A/en
Publication of JPS63248172A publication Critical patent/JPS63248172A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain the improvement of the insulating properties of a gate oxide film and the lowering of the resistance of an impurity diffusion layer without having an adverse effect on electrical characteristics by implanting ions, using a gate electrode consisting of a polycrystalline layer, etc., as a mask, forming the gate oxide film and substituting a metal for the gate electrode in an atmosphere containing the metal. CONSTITUTION:When ions are implanted to a semiconductor substrate 101, employing a gate electrode 108 composed of a polycrystalline layer, which is shaped onto an oxide film 104 on the substrate 101 and in which oxidation-resistant films are laminated, as a mask, impurity diffusion layers 107 are formed excellently because the mask is not shaped by a metallic layer. When the side face sections of the electrode 108 are oxidized and a polycrystalline section is oxidized, oxide films 110 as excellent insulating films, at edge sections of which film thickness is ensured sufficiently, are shaped. When the oxidation-resistant films are etched and a metallic gate electrode 112 is substituted for the gate electrode in an atmosphere including a metal, a sufficiently thick resistance metallic layer 113 is formed onto impurity diffusion layers 111 at the same time, thus preparing a semiconductor device in which the improvement of the insulating properties of a gate oxide film and the lowering of the resistance of the impurity diffusion layers are attained without having an effect on electrical characteristics.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体装置の製造方法、特に金属ゲートや拡散
層への金属貼り付は工程を有する半導体装置の製造方法
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of manufacturing a semiconductor device that includes a step of attaching metal to a metal gate or a diffusion layer.

(従来の技術) 半導体装置を高速化するために、金属ゲートや拡散層に
金属貼り付けを行う工程が行われている。
(Prior Art) In order to increase the speed of semiconductor devices, a process of attaching metal to metal gates and diffusion layers is performed.

第2図に従来行われているこのような半導体装置の製造
方法の一例を示す。まず、第2図(a)に示すように、
P型のシリコンからなる半導体基板1の1ニに選択酸化
法(LOCOS法)を用いてS IO2を所定形状に形
成し、フィールド酸化膜2とする。このフィールド酸化
膜2で囲まれた部分が素子領域3になる。続いて、第2
図(b)に示すように、5102を熱酸化法により10
0人の厚みて形成して酸化膜4とし、更にスパッタ蒸着
法によりタングステンを2000人の厚みで堆積して金
属層5とする。
FIG. 2 shows an example of a conventional method for manufacturing such a semiconductor device. First, as shown in Figure 2(a),
A SIO 2 is formed in a predetermined shape on a semiconductor substrate 1 made of P-type silicon using a selective oxidation method (LOCOS method) to form a field oxide film 2 . A portion surrounded by this field oxide film 2 becomes an element region 3. Next, the second
As shown in Figure (b), 5102 was heated to 10% by thermal oxidation.
The oxide film 4 is formed to a thickness of 0.0 nm, and then tungsten is deposited to a thickness of 2000 nm by sputter deposition to form a metal layer 5.

次に、第2図(C)に示すように、写真蝕刻法により所
定のパターンに形成されたレジストをマスクとして用い
、非等方性エツチングによって金属層5を、またNH4
F液などを用いて酸化膜4をそれぞれエツチングし、レ
ジストを除去してゲート酸化膜4′およびゲート電極5
′を形成する。
Next, as shown in FIG. 2(C), using a resist formed into a predetermined pattern by photolithography as a mask, the metal layer 5 is etched by anisotropic etching.
The oxide film 4 is etched using F solution or the like, and the resist is removed to form the gate oxide film 4' and the gate electrode 5.
′ is formed.

この後、ゲート電極5′をマスクとして燐を35k e
 Vの加速エネルギーで4 X 1013/cdの密度
にイオン注入し、拡散層6を形成する。続いて化学気(
日成長法を用いてS io 2を2000Aの厚みで堆
積し、更にこれを非等方性エツチングでエツチングし酸
化層7を得る。そして、ゲート電極5′および酸化層7
をマスクとしてひ素を40keVの加速エネルギーで5
 X 1015/cdの密度にイオン注入して拡散層8
を形成する。このようにして形成した拡散層6および8
は、窒素雰囲気中で900 ’Cに保ち、60分間の熱
処理を行うことによって電気的に活性化される。
After that, using the gate electrode 5' as a mask, 35k e of phosphorus is added.
Ions are implanted at a density of 4.times.10.sup.13/cd using an acceleration energy of V to form a diffusion layer 6. Next, chemical energy (
S io 2 is deposited to a thickness of 2000 Å using a solar growth method, and this is further etched by anisotropic etching to obtain an oxide layer 7. Then, the gate electrode 5' and the oxide layer 7
Using arsenic as a mask with an acceleration energy of 40 keV,
Diffusion layer 8 is formed by ion implantation at a density of X 1015/cd.
form. Diffusion layers 6 and 8 formed in this way
is electrically activated by maintaining it at 900'C in a nitrogen atmosphere and performing a heat treatment for 60 minutes.

次に、第2図(d)に示すように、WFeを用いた化学
気相成長法によって選択的にタングステンを堆積させ、
金属膜9を形成する。その後、第2図(e)に示すよう
に、S I O2を化学気相成長法によって5000A
の厚みに堆積して酸化層10とする。更に、写真蝕刻法
によって所定のパターンが形成されたレジストをマスク
としてこの酸化層10をエツチングし、コンタクトホー
ル11を開口する。次に、レジストを除去し、アルミニ
ウムを4000人の厚みでスパッタ蒸芒法を用いて堆積
し、再び写真蝕刻法によって所定のパターンが形成され
たレジストをマスクとして非等方性エツチングを行い、
配線層12を形成する。
Next, as shown in FIG. 2(d), tungsten is selectively deposited by chemical vapor deposition using WFe.
A metal film 9 is formed. Thereafter, as shown in FIG. 2(e), SIO2 was grown at 5000A by chemical vapor deposition.
The oxide layer 10 is deposited to a thickness of . Further, this oxide layer 10 is etched using a resist having a predetermined pattern formed thereon by photolithography as a mask to open a contact hole 11. Next, the resist was removed, aluminum was deposited to a thickness of 4,000 wafers using the sputter evaporation method, and anisotropic etching was performed again using the resist with a predetermined pattern formed by photolithography as a mask.
A wiring layer 12 is formed.

以上のようにして、ゲート電極5′および拡散層8に対
しての金属配線層12の貼り付けが行われる。
In the manner described above, the metal wiring layer 12 is attached to the gate electrode 5' and the diffusion layer 8.

(発明か解決しようとする問題点) しかしながら、上述した従来の半導体装置の製造方法に
は次のような諸問題がある。
(Problems to be Solved by the Invention) However, the conventional semiconductor device manufacturing method described above has the following problems.

(1)  素子の電気的特性に悪影響を与える。(1) Adversely affects the electrical characteristics of the element.

拡散層6.8を形成するだめのイオン注入工程において
、ゲート電t!i 5 ’をマスクとして用いるが、タ
ングステン、モリブデンといった金属は、注入イオンに
対するマスク性に乏しいため、ゲート電極5′を貫通し
て基板内のゲート電極下にイオンが注入され、素子の電
気的特性に悪影響を与えるおそれがある。
In the final ion implantation process for forming the diffusion layer 6.8, the gate voltage t! i5' is used as a mask, but since metals such as tungsten and molybdenum have poor masking properties for implanted ions, ions penetrate through the gate electrode 5' and are implanted under the gate electrode in the substrate, affecting the electrical characteristics of the device. may have an adverse effect on

(2)  ゲート酸化膜の絶縁性が低い。(2) The insulation of the gate oxide film is low.

一般にポリシリコンをゲート電極に用いた素子では、ゲ
ート酸化膜の電気的絶縁性、特に端部における耐圧を強
化するために、付加的な熱酸化工程を行っている。とこ
ろが、タングステンやモリブデンといった高融点金属を
ゲート電極に用いた場合、これらの金属は耐酸化性に乏
しいため、付υ]1的な熱酸化工程を行うことが困難に
なるのである。また、たとえば、水素とタングステン酸
化物との還元反応を用いた酸化法によって酸化を行う方
法もあるが、ゲート酸化膜の端部において、ゲート電極
側に酸化膜が厚くならないため、十分な絶縁性を確保す
ることができない。
Generally, in devices using polysilicon as gate electrodes, an additional thermal oxidation process is performed to strengthen the electrical insulation properties of the gate oxide film, particularly the breakdown voltage at the edges. However, when high-melting point metals such as tungsten and molybdenum are used for the gate electrode, these metals have poor oxidation resistance, making it difficult to perform the thermal oxidation process. There is also a method of oxidizing, for example, using an oxidation method that uses a reduction reaction between hydrogen and tungsten oxide, but since the oxide film does not become thick on the gate electrode side at the edge of the gate oxide film, sufficient insulation is not achieved. cannot be secured.

(3)  不純物拡散層の低抵抗化が図れない。(3) It is not possible to reduce the resistance of the impurity diffusion layer.

第2図(d)に示すように、金属膜9を形成する際、ゲ
ート電極5′と拡散層6.8とが短絡しないように酸化
層7が設けられている。したがって、この酸化層7の下
部には金属膜9が形成されていない。この結果、特にこ
の図のようなLDD(LlgMIy Doped Dr
ain)構造を有する装置では、不純物領域6と金属膜
9との間の電気抵抗が高くなることになる。この領域は
、素子の高速化に最も重要な部分であり、できる限り低
抵抗化を図るべき部分であるため、大きな問題となる。
As shown in FIG. 2(d), an oxide layer 7 is provided to prevent short circuit between the gate electrode 5' and the diffusion layer 6.8 when forming the metal film 9. Therefore, metal film 9 is not formed under this oxide layer 7. As a result, the LDD (LlgMIy Doped Dr.
ain) structure, the electrical resistance between impurity region 6 and metal film 9 will be high. This region poses a major problem because it is the most important part for increasing the speed of the device and is the part where the resistance should be made as low as possible.

そこで本発明は、素子の電気的特性に悪影響を与えず、
ゲート酸化膜の絶縁性を向上し、不純物拡散層の低抵抗
化を図ることのできる半導体装置の製造方法を提供する
ことを目的とする。
Therefore, the present invention provides a method that does not adversely affect the electrical characteristics of the element.
It is an object of the present invention to provide a method for manufacturing a semiconductor device that can improve the insulation properties of a gate oxide film and lower the resistance of an impurity diffusion layer.

〔発明の(I′4成〕 (問題点を解決するための手段) (1)  本発明の第1の特徴は、半導体装置の製造方
法において、 ゛11導体基板上に絶縁膜を形成し、この絶縁膜の上に
半導体の多結晶層を形成する工程と、多結晶層をパター
ニングすることによりゲート電極を形成する工程と、 このゲート電極をマスクとして用い、半導体基板内に不
純物拡散層を形成する工程と、金属を含む雰囲気中で多
結晶層上に金属を堆積させるとともに多結晶を金属に置
換し、この金属からなるゲート電極を形成する工程と、
を設けた点にある。
[(I'4) of the invention (Means for solving the problems) (1) The first feature of the present invention is that in a method for manufacturing a semiconductor device, 11: forming an insulating film on a conductor substrate; A step of forming a polycrystalline semiconductor layer on this insulating film, a step of forming a gate electrode by patterning the polycrystalline layer, and a step of forming an impurity diffusion layer in the semiconductor substrate using this gate electrode as a mask. a step of depositing a metal on the polycrystalline layer in an atmosphere containing metal and replacing the polycrystalline with a metal to form a gate electrode made of this metal;
The point is that it has been established.

(2)  本発明の第2の特徴は、半導体装置の製造力
7人において、 半導体基板上に絶縁膜を形成し、この絶縁膜の−上に半
導体の多結晶、留を形成し、この半導体多結晶層の上に
耐酸化性層を形成する工程と、多結晶層および耐酸化性
層をパターニングすることによりこれら二層からなる積
層ゲート電極を形成する工程と、 積層ゲート電極をマスクとして用い、半導体基板内に不
純物拡散層を形成する工程と、積層ゲート電極の側面部
に対して酸化工程を施し、積層ゲート電極の多結晶層の
部分を酸化する工程と、 耐酸化性層をエツチング除去し、金属を含む雰囲気中で
多結晶層上に金属を堆積させるとともに多結晶を金属に
置換し、この金属からなるゲート電極を形成する工程と
、 を設けた点にある。
(2) The second feature of the present invention is that seven people with manufacturing capabilities for semiconductor devices form an insulating film on a semiconductor substrate, form a semiconductor polycrystalline layer on top of this insulating film, and A process of forming an oxidation-resistant layer on the polycrystalline layer, a process of forming a stacked gate electrode consisting of these two layers by patterning the polycrystalline layer and the oxidation-resistant layer, and using the stacked gate electrode as a mask. , a process of forming an impurity diffusion layer in the semiconductor substrate, a process of performing an oxidation process on the side surfaces of the stacked gate electrode, and a process of oxidizing the polycrystalline layer part of the stacked gate electrode, and etching and removing the oxidation-resistant layer. However, the present invention includes the following steps: depositing metal on the polycrystalline layer in an atmosphere containing metal, replacing the polycrystalline with metal, and forming a gate electrode made of this metal.

(3)  本発明の第3の特徴は、半導体装置の製造方
法において、 半導体基板上に絶縁膜を形成し、この絶縁膜の上に′P
導体の多結晶層を形成し、この゛1円導体多結晶層の上
に耐酸化性層を形成する工程と、多結晶層および耐酸化
性層をパターニングすることによりこれら二層からなる
積層ゲート電極を形成する工程と、 積層ゲート電極をマスクとして用い、半導体基板内に不
純物拡散層を形成する工程と、この不純物拡散層上に金
属膜を形成する工程と、耐酸化性層をエツチング除去し
、金属を含む雰囲気中で多結晶層上に金属を堆積させる
とともに多結晶を金属に置換し、この金属からなるゲー
ト電極を形成し、かつ、金属膜を厚膜化する工程と、を
設けた点にある。
(3) The third feature of the present invention is that in the method of manufacturing a semiconductor device, an insulating film is formed on a semiconductor substrate, and 'P' is formed on the insulating film.
A stacked gate consisting of these two layers is formed by forming a polycrystalline conductor layer, forming an oxidation-resistant layer on the circular conductor polycrystalline layer, and patterning the polycrystalline layer and the oxidation-resistant layer. A process of forming an electrode, a process of forming an impurity diffusion layer in the semiconductor substrate using the stacked gate electrode as a mask, a process of forming a metal film on this impurity diffusion layer, and a process of etching and removing the oxidation-resistant layer. , depositing metal on the polycrystalline layer in an atmosphere containing metal, replacing the polycrystalline with metal, forming a gate electrode made of this metal, and thickening the metal film. At the point.

(作 用) (1)  本発明の第1の特徴によれば、半導体の多結
晶層からなるゲート電極をマスクとして用いて、半導体
基板内にイオン注入を行った後に、金属を含む雰囲気中
で多結晶層上に金属を堆積させるとともに多結晶を金属
に置換し、この金属からなるゲート電極を形成するよう
にしたため、イオン注入時に十分なマスク効果が得られ
、素子の電気的特性に悪影響を与えることがなくなる。
(Function) (1) According to the first feature of the present invention, ions are implanted into a semiconductor substrate using a gate electrode made of a polycrystalline semiconductor layer as a mask, and then implanted in an atmosphere containing metal. By depositing metal on the polycrystalline layer and replacing the polycrystalline with metal to form a gate electrode made of this metal, a sufficient masking effect can be obtained during ion implantation, and there is no negative impact on the electrical characteristics of the device. There will be nothing left to give.

(2)  本発明の第2の特徴によれば、半導体基板上
に多結晶層と耐酸化性層との二層からなる積層デート電
極を形成し、この積層ゲート電極の側面部に対して酸化
工程を施し、積層ゲート電極の多結晶層の部分を酸化す
るようにしたため、ゲート絶縁膜の特に端部における厚
みを十分に確保することができ、ゲート酸化膜の絶縁性
を向−ヒさせることができる。
(2) According to the second feature of the present invention, a laminated date electrode consisting of two layers, a polycrystalline layer and an oxidation-resistant layer, is formed on a semiconductor substrate, and the side surface of this laminated gate electrode is oxidized. By applying a process to oxidize the polycrystalline layer of the stacked gate electrode, it is possible to ensure a sufficient thickness of the gate insulating film, especially at the edges, and improve the insulation properties of the gate oxide film. Can be done.

(3)  本発明の第3の特徴によれば、金属を含む雰
囲気中で多結晶層上に金属を堆積させるとともに多結晶
を金属に置換し、この金属からなるゲート電極を形成す
る工程時に不純物拡散層上の金属膜を厚膜化するように
したため、不純物拡散層の低抵抗化を図ることかできる
(3) According to the third feature of the present invention, impurities are deposited on the polycrystalline layer in an atmosphere containing metal, and the polycrystal is replaced with metal, and during the process of forming a gate electrode made of this metal. Since the metal film on the diffusion layer is thickened, it is possible to reduce the resistance of the impurity diffusion layer.

(実施例) 以下、本発明を図示する実施例に基づいて説明する。第
1図は本発明に係る半導体装置の製造方法の一実施例の
工程図である。まず、第1図(a)に示すように、第1
導電型の半導体基板101、たとえばP型のシリコン基
板の」−に、選択酸化法(LOCO5法)を用いて所定
の形状にシリコンの酸化膜を形成し、フィールド酸化膜
102とする。このフィールド酸化膜102で囲まれた
部分か素子領域103となる。
(Example) The present invention will be described below based on an illustrative example. FIG. 1 is a process diagram of an embodiment of a method for manufacturing a semiconductor device according to the present invention. First, as shown in Figure 1(a), the first
A silicon oxide film is formed in a predetermined shape on a conductive type semiconductor substrate 101, for example, a P-type silicon substrate, using a selective oxidation method (LOCO5 method) to form a field oxide film 102. A portion surrounded by this field oxide film 102 becomes an element region 103.

次に第1図(b)に示すように、たとえば熱酸化法を用
いてシリコンの酸化膜104を100Aの厚みて形成し
、この上に多結晶シリコンをたとえば化学気相成長法に
よって500Aの厚みて堆積して多結晶層105を形成
する。更に、この上にたとえば窒化シリコン膜のような
耐酸化性膜〕06を、200OA程度の厚みで堆積させ
る。
Next, as shown in FIG. 1(b), a silicon oxide film 104 is formed to a thickness of 100A using, for example, a thermal oxidation method, and polycrystalline silicon is formed on this film to a thickness of 500A by, for example, a chemical vapor deposition method. Then, a polycrystalline layer 105 is formed. Furthermore, an oxidation-resistant film [06] such as a silicon nitride film is deposited on this to a thickness of about 200 OA.

これはたとえば、化学気相成長法を用いればよい。For example, chemical vapor deposition may be used for this purpose.

続いて、第1図(C)に示すように、写真蝕刻法によっ
て所定のパターンが形成されたレジストをマスクとして
、たとえば非等方性エツチングによって耐酸化性膜10
6および多結晶層105をエツチングし、積層ゲート電
極108を形成する。
Subsequently, as shown in FIG. 1C, the oxidation-resistant film 10 is etched by, for example, anisotropic etching using a resist on which a predetermined pattern has been formed by photolithography as a mask.
6 and polycrystalline layer 105 are etched to form a stacked gate electrode 108.

続いて、この積層ゲート電極108をマスクとして、た
とえば燐を351c e Vの加速エネルギーで密度4
 x 10 ’3/cdにイオン注入し、ソース・ドレ
インとなるべき拡散層107を形成する。
Next, using this stacked gate electrode 108 as a mask, for example, phosphorus is heated at a density of 4 at an acceleration energy of 351 c e V.
Ion implantation is performed at x 10 '3/cd to form a diffusion layer 107 that will become a source/drain.

次に、たとえば850℃の温度で10分間程度の・k素
燃焼酸化を行い、第1図(d)のように表面を酸化する
。この酸化によって積層ゲート電極108のエツジ部で
の電気的耐圧性が強化される。
Next, combustion oxidation is performed for about 10 minutes at a temperature of, for example, 850° C. to oxidize the surface as shown in FIG. 1(d). This oxidation strengthens the electrical withstand voltage at the edge portion of the stacked gate electrode 108.

この後、第1図(e)のように、たとえば非等方性エツ
チングを用いて、拡散層107上のシリコ、ン酸化膜を
除去した後、WF6を用いてタングステンを化学気相成
長法によって堆積する。この堆積法によって、タングス
テンは拡散層107の上部にのみ堆積し、金属膜109
を形成する。
After that, as shown in FIG. 1(e), after removing the silicon oxide film on the diffusion layer 107 using, for example, anisotropic etching, tungsten is grown by chemical vapor deposition using WF6. accumulate. With this deposition method, tungsten is deposited only on the upper part of the diffusion layer 107, and the metal film 109
form.

続いて、第1図(f)に示すように、たとえば化学気相
成長法によってシリコンの酸化膜を厚み3000A程度
に堆積し、これを非等方性エツチングによって除去して
積層ゲート電極108の側面に酸化層110を形成する
。そして、積層ゲート電極108および酸化層110を
マスクとして、たとえばひ素を40keVの加速エネル
ギーで5×1015の密度にイオン注入して拡散層11
1を形成する。第1図(r)はここまでの状態を示す。
Subsequently, as shown in FIG. 1(f), a silicon oxide film is deposited to a thickness of about 3000 Å by, for example, chemical vapor deposition, and is removed by anisotropic etching to form the side surfaces of the stacked gate electrode 108. An oxide layer 110 is formed thereon. Then, using the stacked gate electrode 108 and the oxide layer 110 as a mask, ions of, for example, arsenic are implanted at a density of 5×10 15 at an acceleration energy of 40 keV to form the diffusion layer 11.
form 1. FIG. 1(r) shows the state up to this point.

なおここで、積層ゲート電極108は、1部が窒化シリ
コンからなる耐酸化性膜106′であり、下部が多結晶
シリコンからなる多結晶層105′である。そこで、た
とえば化学ドライエツチング法などによって耐酸化性膜
106′を除去する。
Here, the laminated gate electrode 108 is partially composed of an oxidation-resistant film 106' made of silicon nitride, and its lower part is a polycrystalline layer 105' made of polycrystalline silicon. Therefore, the oxidation-resistant film 106' is removed by, for example, a chemical dry etching method.

そして、この上にWF 8を用いてタングステンを化学
気相成長法によって堆積させる。このとき、5()OA
程度の厚みのシリコンの多結晶層105′は、WF6と
シリコンとの還元反応によってすべてがタングステンと
なる。ここで、史に水素を添加して堆積を行えば、タン
グステンを所定の厚みまで厚膜化することができ、第1
図(g)に示すように、タングステンからなる金属ゲー
ト電極1】2が形成される。また、この工程で拡散層1
11上のタングステンの金属膜109も厚膜化され、金
属層113となる。
Then, tungsten is deposited thereon by chemical vapor deposition using WF8. At this time, 5()OA
The silicon polycrystalline layer 105' having a certain thickness becomes entirely tungsten due to the reduction reaction between WF6 and silicon. If hydrogen is added to the tungsten layer during deposition, the tungsten film can be thickened to a predetermined thickness.
As shown in Figure (g), metal gate electrodes 1 and 2 made of tungsten are formed. Also, in this step, the diffusion layer 1
The tungsten metal film 109 on 11 is also thickened to become a metal layer 113.

最後に第1図(h)に示すように、たとえば化学量を目
成長法によってシリコンの酸化膜を5000人程度0膜
厚で堆積して酸化層114を形成し、写真蝕刻法によっ
て所定のパターンが形成されたレジストをマスクとして
用い、たとえば非等方性エツチングを行ってコンタクト
ホール115を開口する。更に、この上に、たとえばア
ルミニウムをスパッタ蒸着法によって4000A程度堆
積した後、写真蝕刻法によって所定のパターンが形成さ
れたレジストをマスクとして用い、たとえば非等方性エ
ツチングを行って、アルミニウムからなる金属配線層1
16を形成する。
Finally, as shown in FIG. 1(h), an oxide layer 114 is formed by depositing a silicon oxide film with a thickness of about 5,000 layers using, for example, a stoichiometric growth method, and a predetermined pattern is formed using a photolithography method. The contact hole 115 is opened by performing, for example, anisotropic etching using the resist with which it has been formed as a mask. Furthermore, after depositing aluminum of about 4000 Å on this layer by sputter deposition, for example, anisotropic etching is performed using a resist with a predetermined pattern formed by photolithography as a mask to remove metal made of aluminum. Wiring layer 1
form 16.

以上、L D D (LlgMIy Doped Dr
ain)?+%造のトランジスタの製造に本発明を適用
した実施例を示したが、本発明はLDD構造を有しない
トランジスタの製造にも同様に適用可能である。この場
合、第1図(r)において拡散層111を形成するため
のイオン注入は必要なく、酸化層110の形成も必要な
い。また、拡散層上へのタングステン形成を行わず、ゲ
ート電極のみをタングステンとする場合には、第1図(
0)における金属膜109の形成過程も必要がない。
That's all, L D D (LlgMIy Doped Dr
ain)? Although an embodiment in which the present invention is applied to the manufacture of a transistor having a +% structure has been shown, the present invention can be similarly applied to the manufacture of a transistor that does not have an LDD structure. In this case, there is no need for ion implantation to form the diffusion layer 111 in FIG. 1(r), and there is no need to form the oxide layer 110. In addition, if tungsten is not formed on the diffusion layer and only the gate electrode is made of tungsten, as shown in FIG.
The process of forming the metal film 109 in 0) is also not necessary.

〔発明の効果〕〔Effect of the invention〕

以上のとおり本発明によれば、半導体の多結晶層からな
るゲート電極をマスクとして用いて、半導体基板内にイ
オン注入を行った後に、金属を含む雰囲気中で多結晶層
上に金属をガト積させるとともに多結晶を金属にiu換
し、この金属からなるゲート電極を形成するようにした
ため、イオン注入時に十分なマスク効果がiuられ、素
子の電気的特性に悪影響を与えることがなくなる。
As described above, according to the present invention, after ions are implanted into a semiconductor substrate using a gate electrode made of a polycrystalline semiconductor layer as a mask, metal is deposited on the polycrystalline layer in an atmosphere containing metal. At the same time, the polycrystal is replaced with metal and the gate electrode made of this metal is formed, so that a sufficient masking effect is achieved during ion implantation, and the electrical characteristics of the device are not adversely affected.

また、)1部導体括板上に多結晶層と耐酸化性層との二
層からなる積層ゲート電極を形成し、この積層ゲート電
極の側面部に対して酸化工程を施し、積層ゲート電極の
多結晶層の部分を酸化するようにしたため、ゲート絶縁
膜の特に端部における厚みを十分に確保することができ
、ゲート酸化膜の絶縁性を向上させることができる。
In addition,) a laminated gate electrode consisting of two layers, a polycrystalline layer and an oxidation-resistant layer, is formed on one part of the conductor board, and an oxidation process is performed on the side surfaces of this laminated gate electrode. Since the polycrystalline layer is oxidized, a sufficient thickness of the gate insulating film, especially at the end portions, can be ensured, and the insulation properties of the gate oxide film can be improved.

史に、金属を含む雰囲気中で多結晶層上に金属を堆積さ
せるとともに多結晶を金属に置換し、この金属からなる
ゲート電極を形成する工程時に不純物拡散層にの金属膜
を厚膜化するようにしたため、不純物拡散層の低抵抗化
を図ることができる。
Historically, metal was deposited on a polycrystalline layer in an atmosphere containing metal, the polycrystalline was replaced with metal, and the metal film in the impurity diffusion layer was thickened during the process of forming a gate electrode made of this metal. This makes it possible to reduce the resistance of the impurity diffusion layer.

この他、第1図(1])と第2図(C)とを比べればわ
かるとおり、金属層113は金属膜9に比べてかなり厚
くなっており、素子のゲート部とソース・ドレイン部と
の間の段差が少なくなるため素子が平坦化し、素子の段
差に基づく配線IAの段切れ、短絡などの発生を抑制す
るという効果も得られる。
In addition, as can be seen by comparing FIG. 1 (1)) and FIG. Since the level difference between the elements is reduced, the element becomes flat, and there is also the effect of suppressing the occurrence of disconnection of the wiring IA, short circuit, etc. due to the level difference of the element.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係る半導体装置の製造方法
の工程図、第2図は従来の半導体装置の製造方法の工程
図である。 1・・・半導体基板、2・・・フィールド酸化膜、3・
・・素子領域、4・・・酸化膜、4′・・・ゲート酸化
膜、5・・・金属層、5′・・・ゲート電極、6・・・
不純物拡散層、7・・・酸化層、8・・・不純物拡散層
、9・・金属膜、10・・・酸化層、11・・・コンタ
クトホール、12・・・配線層、101・・・半導体基
板、102・・・フィールド酸化膜、103・・・素子
領域、104・・・酸化膜、105・・・多結晶層、1
06・・・耐酸化性1ii、107・・・不純物拡散層
、108・・・積層ゲート電極、109・・・金属膜、
110・・・酸化層、111・・・不純物拡散層、11
2・・・金属ゲート電極、1]3・・・金属IA、11
4・・・酸化層、115・・・コンタクトホール、】1
6・・・配線層。 (a)                 (e)(b
)                  (f)(C)
                 (Q)(d)(h
) 耗 1 口
FIG. 1 is a process diagram of a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a process diagram of a conventional method for manufacturing a semiconductor device. 1... Semiconductor substrate, 2... Field oxide film, 3...
...Element region, 4...Oxide film, 4'...Gate oxide film, 5...Metal layer, 5'...Gate electrode, 6...
Impurity diffusion layer, 7... Oxide layer, 8... Impurity diffusion layer, 9... Metal film, 10... Oxide layer, 11... Contact hole, 12... Wiring layer, 101... Semiconductor substrate, 102... Field oxide film, 103... Element region, 104... Oxide film, 105... Polycrystalline layer, 1
06... Oxidation resistance 1ii, 107... Impurity diffusion layer, 108... Laminated gate electrode, 109... Metal film,
110... Oxide layer, 111... Impurity diffusion layer, 11
2... Metal gate electrode, 1] 3... Metal IA, 11
4... Oxide layer, 115... Contact hole, ]1
6...Wiring layer. (a) (e) (b)
) (f) (C)
(Q) (d) (h
) Wear 1 mouth

Claims (1)

【特許請求の範囲】 1、半導体基板上に絶縁膜を形成し、この絶縁膜の上に
半導体の多結晶層を形成する工程と、前記多結晶層をパ
ターニングすることによりゲート電極を形成する工程と
、 前記ゲート電極をマスクとして用い、前記半導体基板内
に不純物拡散層を形成する工程と、金属を含む雰囲気中
で前記多結晶層上に前記金属を堆積させるとともに前記
多結晶を前記金属に置換し、前記金属からなるゲート電
極を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 2、半導体がシリコンであり、絶縁膜が酸化シリコンで
あり、金属がタングステンであることを特徴とする特許
請求の範囲第1項記載の半導体装置の製造方法。 3、金属からなるゲート電極を形成する工程が、WF_
6を用いた化学気相法によって行われることを特徴とす
る特許請求の範囲第2項記載の半導体装置の製造方法。 4、半導体基板上に絶縁膜を形成し、この絶縁膜の上に
半導体の多結晶層を形成し、この半導体多結晶層の上に
耐酸化性層を形成する工程と、前記多結晶層および耐酸
化性層をパターニングすることによりこれら二層からな
る積層ゲート電極を形成する工程と、 前記積層ゲート電極をマスクとして用い、前記半導体基
板内に不純物拡散層を形成する工程と、前記積層ゲート
電極の側面部に対して酸化工程を施し、前記積層ゲート
電極の多結晶層の部分を酸化する工程と、 前記耐酸化性層をエッチング除去し、金属を含む雰囲気
中で前記多結晶層上に前記金属を堆積させるとともに前
記多結晶を前記金属に置換し、前記金属からなるゲート
電極を形成する工程と、を有することを特徴とする半導
体装置の製造方法。 5、半導体がシリコンであり、絶縁膜が酸化シリコンで
あり、耐酸化性膜が窒化シリコンであり、金属がタング
ステンであることを特徴とする特許請求の範囲第4項記
載の半導体装置の製造方法。 6、金属からなるゲート電極を形成する工程が、WF_
6を用いた化学気相法によって行われることを特徴とす
る特許請求の範囲第5項記載の半導体装置の製造方法。 7、多結晶層の部分を酸化する工程が、水素燃焼酸化に
よって行われることを特徴とする特許請求の範囲第4項
乃至第6項のいずれかに記載の半導体装置の製造方法。 8、半導体基板上に絶縁膜を形成し、この絶縁膜の上に
半導体の多結晶層を形成し、この半導体多結晶層の上に
耐酸化性層を形成する工程と、前記多結晶層および耐酸
化性層をパターニングすることによりこれら二層からな
る積層ゲート電極を形成する工程と、 前記積層ゲート電極をマスクとして用い、前記半導体基
板内に不純物拡散層を形成する工程と、前記不純物拡散
層上に金属膜を形成する工程と、前記耐酸化性層をエッ
チング除去し、前記金属を含む雰囲気中で前記多結晶層
上に前記金属を堆積させるとともに前記多結晶を前記金
属に置換し、前記金属からなるゲート電極を形成し、か
つ、前記金属膜を厚膜化する工程と、 を有することを特徴とする半導体装置の製造方法。 9、半導体がシリコンであり、絶縁膜が酸化シリコンで
あり、耐酸化性膜が窒化シリコンであり、金属がタング
ステンであることを特徴とする特許請求の範囲第8項記
載の半導体装置の製造方法。 10、金属からなるゲート電極を形成する工程が、WF
_6を用いた化学気相法によって行われることを特徴と
する特許請求の範囲第9項記載の半導体装置の製造方法
。 11、金属膜を厚膜化する工程を、水素を導入した雰囲
気中で行うことを特徴とする特許請求の範囲第10項記
載の半導体装置の製造方法。
[Claims] 1. Steps of forming an insulating film on a semiconductor substrate, forming a polycrystalline semiconductor layer on the insulating film, and forming a gate electrode by patterning the polycrystalline layer. forming an impurity diffusion layer in the semiconductor substrate using the gate electrode as a mask; depositing the metal on the polycrystalline layer in an atmosphere containing metal and replacing the polycrystalline with the metal; A method for manufacturing a semiconductor device, comprising the steps of: forming a gate electrode made of the metal. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor is silicon, the insulating film is silicon oxide, and the metal is tungsten. 3. The process of forming the gate electrode made of metal is WF_
3. The method for manufacturing a semiconductor device according to claim 2, wherein the method is carried out by a chemical vapor phase method using a chemical vapor deposition method using a chemical vapor deposition method using a chemical vapor deposition method using a chemical vapor deposition method using a chemical vapor deposition method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor deposition method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method; 4. Forming an insulating film on a semiconductor substrate, forming a semiconductor polycrystalline layer on this insulating film, and forming an oxidation-resistant layer on this semiconductor polycrystalline layer; forming a stacked gate electrode made of these two layers by patterning the oxidation-resistant layer; forming an impurity diffusion layer in the semiconductor substrate using the stacked gate electrode as a mask; oxidizing the polycrystalline layer portion of the laminated gate electrode by performing an oxidation process on the side surface of the stacked gate electrode; and removing the oxidation-resistant layer by etching the polycrystalline layer in an atmosphere containing metal. A method for manufacturing a semiconductor device, comprising the steps of depositing a metal and replacing the polycrystal with the metal to form a gate electrode made of the metal. 5. The method for manufacturing a semiconductor device according to claim 4, wherein the semiconductor is silicon, the insulating film is silicon oxide, the oxidation-resistant film is silicon nitride, and the metal is tungsten. . 6. The process of forming a gate electrode made of metal is WF_
6. The method for manufacturing a semiconductor device according to claim 5, wherein the method is carried out by a chemical vapor phase method using a chemical vapor deposition method using a chemical vapor deposition method using a chemical vapor deposition method using a chemical vapor deposition method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor deposition method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method using a chemical vapor phase method; 7. The method of manufacturing a semiconductor device according to any one of claims 4 to 6, wherein the step of oxidizing a portion of the polycrystalline layer is performed by hydrogen combustion oxidation. 8. Forming an insulating film on a semiconductor substrate, forming a semiconductor polycrystalline layer on this insulating film, and forming an oxidation-resistant layer on this semiconductor polycrystalline layer; forming a stacked gate electrode consisting of these two layers by patterning the oxidation-resistant layer; forming an impurity diffusion layer in the semiconductor substrate using the stacked gate electrode as a mask; and forming an impurity diffusion layer in the semiconductor substrate. forming a metal film thereon, etching away the oxidation-resistant layer, depositing the metal on the polycrystalline layer in an atmosphere containing the metal and replacing the polycrystal with the metal; A method for manufacturing a semiconductor device, comprising the steps of: forming a gate electrode made of metal; and increasing the thickness of the metal film. 9. The method for manufacturing a semiconductor device according to claim 8, wherein the semiconductor is silicon, the insulating film is silicon oxide, the oxidation-resistant film is silicon nitride, and the metal is tungsten. . 10. The step of forming a gate electrode made of metal is WF
10. The method of manufacturing a semiconductor device according to claim 9, wherein the method is carried out by a chemical vapor phase method using _6. 11. The method of manufacturing a semiconductor device according to claim 10, wherein the step of thickening the metal film is performed in an atmosphere containing hydrogen.
JP8239587A 1987-04-03 1987-04-03 Manufacture of semiconductor device Pending JPS63248172A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8239587A JPS63248172A (en) 1987-04-03 1987-04-03 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8239587A JPS63248172A (en) 1987-04-03 1987-04-03 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS63248172A true JPS63248172A (en) 1988-10-14

Family

ID=13773398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8239587A Pending JPS63248172A (en) 1987-04-03 1987-04-03 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS63248172A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544827B2 (en) 1998-08-24 2003-04-08 Nec Corporation Metal-gate field effect transistor and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544827B2 (en) 1998-08-24 2003-04-08 Nec Corporation Metal-gate field effect transistor and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
JPH03173480A (en) Manufacture of semiconductor device having multilayer conduction line lying on board
US4874713A (en) Method of making asymmetrically optimized CMOS field effect transistors
US20020000628A1 (en) Semiconductor device and production method thereof
US4069067A (en) Method of making a semiconductor device
JPS63120442A (en) Method of forming conductive through-hole in contact part by doping semiconductor
JPS5826184B2 (en) Zetsuen Gate Denkai Kouka Transistor No.
JPS63248172A (en) Manufacture of semiconductor device
JPH0831931A (en) Semiconductor device and its manufacture
KR100223736B1 (en) Method of manufacturing semiconductor device
JPH0666327B2 (en) MOS semiconductor device and method of manufacturing the same
JPH07273326A (en) Semiconductor device and manufacture of it
JPH0653237A (en) Manufacture of semiconductor element
JPS6197975A (en) Manufacture of semiconductor device
JPH04107840U (en) semiconductor equipment
JP2654175B2 (en) Method for manufacturing semiconductor device
JPH0682668B2 (en) Method for manufacturing semiconductor device
JPH02106971A (en) Semiconductor integrated circuit device and manufacture thereof
KR100192182B1 (en) Method of manufacturing semiconductor device
JPS61239671A (en) Manufacture of semiconductor memory device
JPH04155967A (en) Manufacture of semiconductor device
JPS6154661A (en) Manufacture of semiconductor device
JP2668380B2 (en) Method for manufacturing semiconductor device
JPH0441510B2 (en)