JPS63240660A - Composite computer system - Google Patents
Composite computer systemInfo
- Publication number
- JPS63240660A JPS63240660A JP7565687A JP7565687A JPS63240660A JP S63240660 A JPS63240660 A JP S63240660A JP 7565687 A JP7565687 A JP 7565687A JP 7565687 A JP7565687 A JP 7565687A JP S63240660 A JPS63240660 A JP S63240660A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- computer system
- central processing
- communication control
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 9
- 238000004891 communication Methods 0.000 claims abstract description 53
- 238000012545 processing Methods 0.000 claims abstract description 24
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- OOYGSFOGFJDDHP-KMCOLRRFSA-N kanamycin A sulfate Chemical group OS(O)(=O)=O.O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N OOYGSFOGFJDDHP-KMCOLRRFSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複合コンピュータシステムに関し、特に、複
合コンピュータシステムを構成するコンピュータシステ
ム間の通信に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a complex computer system, and more particularly to communication between computer systems making up the complex computer system.
従来の技術
従来、複数のコンピュータシステムから構成される複合
コンピュータシステムの各コンピュータシステム間の通
信には、コンピュータシステムのチャネル装置又は入出
力制御装置等とその配下の通信処理装置、ループ制御装
置等を利用する方式がとられていた。そして通信手段の
信頼性を向ｌ二させるために、前記チャネル装置又は人
出力制御装置以下の装置の２重化が行われていた５発明
が解決しようとする問題点
しかしながら、これらの装置は高速、大容量のデータを
転送する＃を目的に設計されているので、２重化の為に
高価の投資が必要であり、中央処理装置及び主記憶装置
等コンピュータシステムの中心部からは何段もの装置を
介してデータ伝送路に接続する為に、信頼性もそれだけ
悪化するという欠点がある。2. Description of the Related Art Conventionally, communication between computer systems in a complex computer system consisting of a plurality of computer systems involves a channel device or an input/output control device of the computer system, and a communication processing device, a loop control device, etc. under that device. A method was adopted to utilize it. In order to improve the reliability of the communication means, devices below the channel device or the human output control device are duplicated.5 Problems to be Solved by the Invention However, these devices are Since it is designed for transferring large amounts of data, it requires expensive investment for duplication, and there are many stages from the central part of the computer system such as the central processing unit and main memory. Since it is connected to the data transmission path through a device, there is a drawback that reliability is also deteriorated accordingly.
また、中央処理装置にハードウェア（ＩＩＷ）的に直接
接続する通信制御部を設４Ｊる事は、特に大型コンピュ
ータシステムにとってハードウェア（ＩＩＷ）アーキテ
クチャの変更となり、コンピュータシステムの多くの装
置を設計変更しなければならなかった。In addition, installing a communication control unit that is directly connected to the central processing unit in terms of hardware (IIW) requires a change in the hardware (IIW) architecture, especially for large computer systems, and requires design changes to many devices in the computer system. I had to.
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在するト記諸欠
点を解消することを可能とした新規な複合コンピュータ
システムを提供することにある。The present invention has been made in view of the above-mentioned conventional situation,
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a novel complex computer system which makes it possible to overcome the aforementioned drawbacks inherent in the prior art.
問題点を解決するための手段
上記目的を達成する為に５本発明に係る複合コンピュー
タシステムは、複合コンピュータシステムを構成する各
コンピュータシステムの主記憶装置は通信制御部を有し
、かつ各コンピュータ間の主たるデータ伝送路の他に前
記通４３制御部に接続する第２のデータ伝送路を有し、
前記主記憶部に、１前記通（８制御部とコンピュータシ
ステムの中央処理装置との通信領域と、前記通信領域に
前記通信制御部と中央処理装置とが監視、操作するフラ
グ部とを設けて構成され、前記通信制御部を前記中央処
理装置が制御し、前記第２のデータ伝送路を介して他の
コンピュータシステムとの通（ｇを行うことを特徴とし
ている。Means for Solving the Problems In order to achieve the above object, the composite computer system according to the present invention is provided such that the main storage device of each computer system constituting the composite computer system has a communication control section, and In addition to the main data transmission path, it has a second data transmission path connected to the control unit 43,
The main storage unit is provided with a communication area between the control unit and the central processing unit of the computer system, and a flag unit monitored and operated by the communication control unit and the central processing unit in the communication area. The central processing unit controls the communication control unit and communicates with other computer systems via the second data transmission path.
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。Embodiment Next, a preferred embodiment of the present invention will be specifically explained with reference to the drawings.
第１図は本発明を適用した複合コンピュータシステムの
一実施例を示すブロック構成図である。FIG. 1 is a block diagram showing an embodiment of a composite computer system to which the present invention is applied.
第１図を参照するに、各コンピュータシステムは、中央
処理装置７．８．９と、主記憶装置４．５．６と、主記
憶装置に設けられた通４ｇ制御部１゜２．３と、中央処
理装置のチャネル′Ｊ装置１０．１１．１２と、チャネ
ル装置に接続されたループ制御装置１３．１４．１５と
からそれぞれ構成されている。各コンピュータシステム
はループ制御装置１：３．１４．１５に接続されるルー
プ型伝送路１６．、、、、例えば日本電気株式会社製の
１、ｏｏＰ６１１０９．．０．と、通信制御部１．２．
３に接続されるバス型伝送路１７．、、、、例えば日本
電気株式会社製の１３ＲＡＮｃ１１４６７０、ｒｌＲＡ
Ｎｃ旧６ａＯ，、、、、により結合され５相互に通信を
行っている。Referring to FIG. 1, each computer system includes a central processing unit 7.8.9, a main storage device 4.5.6, and a communication controller 1.2.3 provided in the main storage device. , a channel 'J device 10.11.12 of the central processing unit, and a loop control device 13.14.15 connected to the channel device. Each computer system is connected to a loop control device 1:3.14.15 via a loop-type transmission line 16. ,,,For example, 1, ooP61109. manufactured by NEC Corporation. ．． 0. and communication control unit 1.2.
A bus-type transmission line 17 connected to 3. ,,,For example, 13RANc114670, rlRA manufactured by NEC Corporation
They are connected by Nc old 6aO, . . . and communicate with each other.
第２図は第１図に示された通信制御部１．２゜３の詳細
なブロック構成図である。FIG. 2 is a detailed block diagram of the communication control section 1.2.3 shown in FIG. 1.
第２図において、各通信制御部１，２．３は、例えば日
本電気株式会社製のμＰＤ７２１０５相当な通ず、−１
制御ＬＳＩ２１と、マイクロプロセッサ（例えばμ１）
Ｄ７０１１６）を使用した制御部２２と、前記通信制御
１．５Ｉ２１及び制御部２ｚからアクセスされろＲＡＭ
２３及び１（叶２４と、主ｉ１１．憶１ｉｆｆ１４．５
． ｔ；の内部回路と接続するドライバ／レシーバ回路
２５．２６とから構成されており、制御部２２は、内部
アドレスバス２７．内部データバス２８、主記憶’！Ａ
ｉＷ ４．５．６のアドレスバス２９に接続するドラ
イバ／レシーバ回路２５．主記憶装置４．５．６のデー
タバス３０に接続するドライバ／レジ−へ回路２６．お
よび主記憶Ｍ誼の制御線と接続する制御線群３１によっ
て主記憶装置４．５．６のメモリにアクセスし、内部ア
ドレスバス２７、内部データバス２８及び制御線群３２
により通イ４制御ＬＳＩ２１．１（八Ｍ２３及びｌｌ０
Ｍ２４を制御する。また通イｄ制御ＬＳＩ２１は、制御
部２２の指示によりＲＡＭ２：３の情報をバス型伝送路
１７に送出し、バス型伝送路１７上の自局宛の情報を受
信し、ＲＡＭ２３に格納して制御部２２に通知する。
ｌ１０Ｍ２４には制御部２２のプログラムが格納されて
いる。In FIG. 2, each communication control unit 1, 2.3 is, for example, a μPD72105 manufactured by NEC Corporation, -1
Control LSI 21 and microprocessor (for example μ1)
D70116) and the RAM that can be accessed from the communication control 1.5I21 and the control unit 2z.
23 and 1 (Kano 24 and Lord i11. Memory 1iff14.5
．． The controller 22 is composed of driver/receiver circuits 25 and 26 connected to internal circuits of the internal address buses 27 and 26, respectively. Internal data bus 28, main memory'! A
A driver/receiver circuit 25 that connects to the address bus 29 of the iW 4.5.6. Driver/register circuit 26. connected to data bus 30 of main memory 4.5.6. The memory of the main memory device 4.5.6 is accessed through the control line group 31 connected to the control line of the main memory M, and the internal address bus 27, the internal data bus 28 and the control line group 32
By using 4 control LSI21.1 (8M23 and 11.1
Controls M24. In addition, the communication control LSI 21 sends the information in the RAM 2:3 to the bus-type transmission line 17 according to instructions from the control unit 22, receives information addressed to its own station on the bus-type transmission line 17, and stores it in the RAM 23. The control unit 22 is notified.
The program for the control unit 22 is stored in the l10M24.
第３図はコンピュータシステムの中央処理装置と主記憶
装置ｎに設けられた通信制御部との通信法を説明する図
である。FIG. 3 is a diagram illustrating a communication method between the central processing unit of the computer system and the communication control section provided in the main storage device n.
第３図を参照するに、中央処理装置４０は、通信制御部
４２を制御する場合には主記憶装置４１のメモリに設定
された通４Ｎ領域４４に制御情報を書き込み。Referring to FIG. 3, when controlling the communication control unit 42, the central processing unit 40 writes control information in the 4N area 44 set in the memory of the main storage device 41.
通（ａ領域４４内のフラグ部をセットする。通信制御部
４２は前記フラグ部を監視しており、フラグ部がセット
されると通信領域４４の制御情報を読み所定の処理を行
う、また通信制御部４２が中央処理装置４０に情報を通
知したい場合には１通信領域４３を使用して情報を書込
み通信領域４３のフラグ部をセットし、ゴ１ゴ央処理装
置４０に情報の読み込みを要求する。この時いずれの場
合にもフラグ部は情報読取り後に通信領域４３のフラグ
部は中央処理装置４ｏに。The communication control unit 42 monitors the flag unit, and when the flag unit is set, reads the control information in the communication area 44 and performs a predetermined process. When the control unit 42 wants to notify the central processing unit 40 of information, it writes the information using the 1 communication area 43, sets the flag section of the communication area 43, and requests the Go 1 central processing unit 40 to read the information. At this time, in either case, after the flag section reads the information, the flag section of the communication area 43 is sent to the central processing unit 4o.
通信ＭＮｃ４４のフラグ部は通信制御部４２によってそ
れぞれリセットされ１次の処理の継続を可能としている
。The flag units of the communication MNc 44 are each reset by the communication control unit 42 to enable continuation of the primary process.
この様に、中央処理装置４ｏは１通信処理部４２を、特
別なハードウェアによる通知／報告手段を用いずに制御
出来、通信制御部４（）にデータ送信／データ受信の指
示が出来るので、複合コンピュータシステムの他の中央
処理装置との通信が行える。In this way, the central processing unit 4o can control one communication processing unit 42 without using special hardware notification/reporting means, and can instruct the communication control unit 4() to transmit/receive data. Communication with other central processing units of the complex computer system is possible.
発明の詳細
な説明したように１本発明によれば、複合コンピュータ
システムの各コンピュータシステムに第二のデータ伝送
路を用いたコンピュータシステム間の通信を、主記憶装
置に通信制御部を追加するのみで実現出来る。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, communication between computer systems using a second data transmission path is carried out in each computer system of a complex computer system by simply adding a communication control unit to the main storage device. It can be achieved with
この通信制御部は中央処理装置等他の装置とのハードウ
ェア（ＩＩＷ）接続は必要としないので、これらの装置
の改造を必要とせず、ｆｆｆｆ１４ｔに従来のコンピュ
ータシステムに組み込め、また最近の１、Ｓ］技術の向
上により部品点数も少なく廉価に実現出来るという優」
果がｔｌ）られる。This communication control unit does not require hardware (IIW) connections with other devices such as the central processing unit, so it can be incorporated into ffff14t into conventional computer systems without the need for modification of these devices, and it can be integrated into the recent 1, S] The advantage is that it can be realized at a low cost with fewer parts due to improved technology.
The fruit is tl).
その、ｊ：、本通１．１制御部は１ｎ接上記ｔα装置に
接続されるものであり、かつチャネル装置等からは独立
している為に、コンピュータシステム間の通信の４Ｆｔ
頼度をより向上出来るという効果もある。1.1 The control unit is connected to the above-mentioned tα device and is independent from the channel device, etc., so the 4Ft of communication between computer systems is
It also has the effect of further improving reliability.
第１図は本発明を適用した複合コンピュータシステムの
一実施例を示すブロック構成図、第２図は第１図に示さ
れた通信制御部の具体的なブロック構成゛図、第３図は
中央処理装置と通信制御部との通信法を説明する図であ
る。
１．２．３．４２． 、 、通信制御部、４．５．６゜
４１、 、 、上記ｔα装置、７，８．９ 、４０．
、 、中央処理装置、Ｉｎ、１１．１２． 、 、チャ
ネル装置、 １３．１４、＋５． 、 、ループ制御装
置、＋６． 、 、ループ型伝送路、 ＋７． 、 、
バス型伝送路、２１．、、通ずご制御ＬＳ１．２２．
、 、制御部、２３． 、 、 ｌセＡＭ、２４． 、
。
Ｒ□Ｍ、 ２５．２Ｂ、 、 、 ドライバ／レシーバ
回路、２７゜０．内部アドレスバス、２８． 、 、内
部データバス。Fig. 1 is a block diagram showing an embodiment of a composite computer system to which the present invention is applied, Fig. 2 is a concrete block diagram of the communication control section shown in Fig. 1, and Fig. 3 is a central FIG. 3 is a diagram illustrating a communication method between a processing device and a communication control unit. 1.2.3.42. , , Communication control section, 4.5.6°41, , , The above tα device, 7, 8.9, 40.
, ,Central Processing Unit, In, 11.12. , , Channel device, 13.14, +5. , , loop control device, +6. , , loop type transmission line, +7. , ,
Bus type transmission line, 21. ,, through control LS1.22.
, ,control unit, 23. , , lse AM, 24. ,
. R□M, 25.2B, , , Driver/Receiver circuit, 27°0. internal address bus, 28. , , internal data bus.
Claims (1)
ュータシステムにおいて、各コンピュータシステムの主
記憶装置は通信制御部を有し、かつ各コンピュータシス
テム間の主たるデータ伝送路の他に前記通信制御部に接
続する第２のデータ伝送路を有する複合コンピュータシ
ステムであって、前記主記憶部に前記通信制御部とコン
ピュータシステムの中央処理装置との通信領域を設ける
と共に、前記通信領域に前記通信制御部と中央処理装置
とが監視、操作するフラグ部を設けて前記通信制御部を
前記中央処理装置が制御し、他のコンピュータシステム
との通信を前記第２のデータ伝送路を介して行う事を特
徴とする複合コンピュータシステム。In a composite computer system composed of a plurality of computer systems, the main storage device of each computer system has a communication control section, and in addition to the main data transmission path between each computer system, there is a second communication path connected to the communication control section. A composite computer system having a data transmission path, wherein the main storage section is provided with a communication area between the communication control section and the central processing unit of the computer system, and the communication area is provided with a communication area between the communication control section and the central processing unit of the computer system. A complex computer system, characterized in that a flag section is provided for monitoring and operation by the central processing unit, the communication control section is controlled by the central processing unit, and communication with other computer systems is performed via the second data transmission path. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7565687A JPS63240660A (en) | 1987-03-27 | 1987-03-27 | Composite computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7565687A JPS63240660A (en) | 1987-03-27 | 1987-03-27 | Composite computer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63240660A true JPS63240660A (en) | 1988-10-06 |
Family
ID=13582497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7565687A Pending JPS63240660A (en) | 1987-03-27 | 1987-03-27 | Composite computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63240660A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296936A (en) * | 1991-07-22 | 1994-03-22 | International Business Machines Corporation | Communication apparatus and method for transferring image data from a source to one or more receivers |
-
1987
- 1987-03-27 JP JP7565687A patent/JPS63240660A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296936A (en) * | 1991-07-22 | 1994-03-22 | International Business Machines Corporation | Communication apparatus and method for transferring image data from a source to one or more receivers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63240660A (en) | Composite computer system | |
| JPS62256156A (en) | System bus control method for standby duplex system | |
| JPS6162961A (en) | Input/ouput device | |
| JPS63310031A (en) | Error detection system | |
| JP3710114B2 (en) | Data bus circuit | |
| JP2531080B2 (en) | Bus adapter switching method | |
| JPS58217060A (en) | Backup system of decentralized computer system | |
| JP3405677B2 (en) | Redundant system control system | |
| JP3139160B2 (en) | Control switching method for redundant control system | |
| JPS5864562A (en) | Signal processor | |
| JPS63276659A (en) | Composite computer system | |
| JPH01209564A (en) | Information processor | |
| JPH0373036B2 (en) | ||
| JPS6227849A (en) | Terminal controller | |
| JPS61232746A (en) | Data transferring buffer system | |
| JPS5975354A (en) | Processor device | |
| JPS6097461A (en) | Data bus control circuit | |
| JPS6311700B2 (en) | ||
| JPS59206927A (en) | Data transmitting system | |
| JPS58139234A (en) | Signal input system | |
| JPS6079405A (en) | Controller for semiconductor manufacturing device | |
| JPH0475154A (en) | Address setting system for cascade-connected terminal equipment | |
| JPH0619706A (en) | Pipeline processing circuit | |
| JPH0612421A (en) | Distributed building managing system | |
| JPH0588792A (en) | Data transfer control system |