JPS63238611A - Time synchronizing device - Google Patents

Time synchronizing device

Info

Publication number
JPS63238611A
JPS63238611A JP62072799A JP7279987A JPS63238611A JP S63238611 A JPS63238611 A JP S63238611A JP 62072799 A JP62072799 A JP 62072799A JP 7279987 A JP7279987 A JP 7279987A JP S63238611 A JPS63238611 A JP S63238611A
Authority
JP
Japan
Prior art keywords
time
clock pulse
backup
clock
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62072799A
Other languages
Japanese (ja)
Inventor
Takayuki Hishinuma
菱沼 孝之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62072799A priority Critical patent/JPS63238611A/en
Publication of JPS63238611A publication Critical patent/JPS63238611A/en
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

PURPOSE:To synchronize with high accuracy and with high reliability the time between plural information processors, by duplicating a clock pulse supplied to other plural information processors from a time synchronizing device. CONSTITUTION:When a basic part 17 cannot supply a clock pulse 15 due to a faulted power source, a logical fault, etc., information processors 9, 10 can be operated, while holding a synchronization continuously, by switching a clock pulse operated by a built-in timer, from the clock pulse 15 supplied from the basic part 17 to a backup use clock pulse 21 supplied from a backup part 18. Although the basic part 17 and the backup part 18 are placed in the same device, both a logical part and a power source part are independent completely, therefore, even if a fault is generated, it does not exert an influence at all on others. In such a way, a time synchronization of high accuracy can be obtained in accordance with a system which requires high reliability.

Description

【発明の詳細な説明】 技術分野 本発明は時制同期化装置に関し、特に複数の情報処理装
置間の時刻情報を同期させるための時刻同期化装置に関
する。
TECHNICAL FIELD The present invention relates to a time synchronization device, and more particularly to a time synchronization device for synchronizing time information between a plurality of information processing devices.

従来技術 複数の情報処理装置により高信頼度システムが構成され
る場合には、これ等情報処I!II装置間での時刻情報
を一致させる必要があり、そのために時刻同期化装置が
用いられる。この時刻同期化装置から時刻情報とクロッ
クパルスとを情報処理装置に内蔵される計時回路へ供給
することにより、相互の情報処理装置間にて時刻の同期
を図るようになっている。
Prior Art When a highly reliable system is configured by multiple information processing devices, these information processing devices I! It is necessary to match time information between II devices, and a time synchronization device is used for this purpose. By supplying time information and clock pulses from this time synchronization device to a clock circuit built in the information processing devices, time synchronization is achieved between the information processing devices.

従って、時刻同期化装置から生成されるクロックパルス
の供給が何等かの原因で停止してしまうと、夫々の情報
処理装置に内蔵される計時回路は各自のクロックにより
動作することになり、互いの時刻同期を図ることが不可
能となる。そのために、高精度の時刻同期と高度の信頼
性を要求されるシステムに対応できないという欠点があ
る。
Therefore, if the supply of clock pulses generated from the time synchronization device stops for some reason, the clock circuits built into each information processing device will operate based on their own clocks, and the It becomes impossible to achieve time synchronization. Therefore, it has the disadvantage that it cannot support systems that require highly accurate time synchronization and high reliability.

発明の目的 そこで、本発明は上記の如き従来技術の欠点を解決すべ
くなされたものであって、その目的とするところは、複
数の情報処理装置間における時刻を高精度でかつ高信頼
度で同期させることが可能な時刻同期化装置を提供する
ことにある。
Purpose of the Invention Therefore, the present invention has been made to solve the above-mentioned drawbacks of the prior art, and its purpose is to accurately and reliably determine the time between multiple information processing devices. An object of the present invention is to provide a time synchronization device that can perform synchronization.

及m戊 本発明によれば、複数の情報処理装置間の時刻情報を同
期させるための時刻同期化装置であって、クロック信号
を発生する手段と、前記クロック信号により時刻情報を
発生する時刻情報発生手段と、前記りOツク信号及び時
刻情報を前記情報処理装置へ夫々分配する手段と、バラ
アップ用のクロック信号を発生して前記情報処理装置へ
夫々分配するバックアップ手段とを含むことを特徴とす
る時刻同期化装置が得られる。
According to the present invention, there is provided a time synchronization device for synchronizing time information between a plurality of information processing devices, comprising means for generating a clock signal, and time information for generating time information using the clock signal. The present invention is characterized by comprising a generating means, a means for distributing the above-mentioned clock signal and time information to the information processing apparatus, and a backup means for generating a clock signal for variation and distributing it to the information processing apparatus, respectively. A time synchronization device is obtained.

実施例 本発明の実施例について図面を参照して説明する。Example Embodiments of the present invention will be described with reference to the drawings.

図は本発明による時刻同期化l置の一実施例のブロック
図である。本実施例の時刻同期化装置1は基本部17と
バックアップ部18とから構成されている。基本部17
とバックアップ部18とは論理部、電源部共に別々の回
路により構成されており、それぞれ個別(電源をオン、
オフできるようになっている。
The figure is a block diagram of an embodiment of a time synchronization device according to the present invention. The time synchronization device 1 of this embodiment is composed of a basic section 17 and a backup section 18. Basic part 17
and the backup section 18, both the logic section and the power supply section are composed of separate circuits.
It can be turned off.

基本部17は高精度の発振器2と、その発振器2より出
力された基本周波数信号を分周する分周回路3と、分周
されたクロックパルス15および同!1信号16を他の
装置へ送出するり0ツクパルス・同期信号送出回路4と
、分周されたりOツクパルス15によって時刻を刻む計
時回路5と、計時回路5の時刻情報を他の装置へ送出す
る時刻情報送出回路6と、計時回路5の時刻情報と外部
時計8からの時報信号14とを比較して外部時刻8の正
確な時刻に同期させるために、分周回路3へ修正を指示
する時刻修正回路7とから構成されている。
The basic part 17 includes a high-precision oscillator 2, a frequency dividing circuit 3 that divides the fundamental frequency signal output from the oscillator 2, a divided clock pulse 15, and the same! 1 signal 16 to other devices, a clock circuit 5 that ticks time by frequency-divided or clock pulses 15, and a clock circuit 5 that sends time information from the clock circuit 5 to other devices. The time information sending circuit 6 compares the time information of the clock circuit 5 with the time signal 14 from the external clock 8 and instructs the frequency dividing circuit 3 to make corrections in order to synchronize with the accurate time of the external clock 8. It is composed of a correction circuit 7.

また、バックアップ部18はクロックパルス15と同等
のパルスを発生するバックアップ用発振器19と、バッ
クアップ用り0ツクパルス21を他の装置に送出するバ
ックアップ用クロック送出回路20とから構成されてい
る。
Further, the backup section 18 is composed of a backup oscillator 19 that generates a pulse equivalent to the clock pulse 15, and a backup clock sending circuit 20 that sends out a backup zero clock pulse 21 to other devices.

次に、本実施例の動作について説明する。時刻同期化装
置1には、複数の情報処理装置9.10および外部時計
8が接続されている(本実施例では、簡単化のために2
つの情報処理装置を示している)。また、時刻同期化装
置1は基本部17とバックアップ部18とに分かれてい
る。基本部17内の発振器2より発せられた基本、周波
数信号は、分周回路3によって計時回路5及び情報処理
装置9.10に適する周波数のりOツクパルス15と同
期信号16とに夫々分周される。この分周されたクロッ
クパルス15と同期信@16とは、クロックパルス同期
信号送出回路4を経由して情報処理装置9及び10に夫
々送られる。
Next, the operation of this embodiment will be explained. A plurality of information processing devices 9 and 10 and an external clock 8 are connected to the time synchronization device 1 (in this embodiment, for simplicity, two
(one information processing device is shown). Further, the time synchronization device 1 is divided into a basic section 17 and a backup section 18. The basic frequency signal emitted from the oscillator 2 in the basic part 17 is divided by the frequency dividing circuit 3 into a frequency increase clock pulse 15 and a synchronization signal 16 suitable for the clock circuit 5 and the information processing device 9, 10, respectively. . The frequency-divided clock pulse 15 and synchronization signal @16 are sent to the information processing devices 9 and 10, respectively, via the clock pulse synchronization signal sending circuit 4.

分周回路3で分周されたクロックパルス15により計時
回路5は動作し、その時刻情報は時刻情報送出回路6を
経由して情報処理装置9及び10へ夫々供給される。
The clock pulse 15 frequency-divided by the frequency dividing circuit 3 operates the clock circuit 5, and the time information is supplied to the information processing devices 9 and 10 via the time information sending circuit 6, respectively.

バックアップ部18内のバックアップ用発振器19より
発せられたクロックパルスは、バックアップ用クロック
パルス送出回路20によって情報処理装置9及び10へ
夫々送られる。これ等情報処理装置9,10の運転開始
時に時刻同期化装置1より供給される時刻情報13を内
蔵のタイマへ同期信号を受けたタイミングで取込み、そ
のクィマ内のカウンタをクリアする。また、時刻同期化
装置1より供給されるクロックパルス11により情報処
理装置9.10が内蔵するタイマのカウンタをカウント
アツプして秒以下の時刻を刻む。このようにして情報処
理装置9及び10は秒以下の時刻まで同期をとることが
できるようになるのである。
Clock pulses generated by a backup oscillator 19 in the backup unit 18 are sent to the information processing devices 9 and 10, respectively, by a backup clock pulse sending circuit 20. When the information processing devices 9 and 10 start operating, the time information 13 supplied from the time synchronization device 1 is taken into a built-in timer at the timing when a synchronization signal is received, and the counter in the timer is cleared. Further, the clock pulses 11 supplied from the time synchronization device 1 count up the counters of the timers built in the information processing devices 9 and 10 to keep time of seconds or less. In this way, the information processing devices 9 and 10 can be synchronized up to a time of less than a second.

基本部17が電源障害、論理障害等によりクロックパル
ス15を供給することができなくなった時、情報処理装
置9.10は内蔵するタイマが動作するクロックパルス
を基本部17から供給されるりOツクパルス15からバ
ックアップ部18より供給されるバックアップ用クロッ
クパルス21に切換えることにより、引続き同期を保ち
ながら運転することができる。基本部17とバックアッ
プ部18は同一装置内にあるにもがかわらず論理部、電
源部とも完全に独立しているために障害が発生しても他
に全く影響をおよぼすことは無い。
When the basic unit 17 is unable to supply the clock pulse 15 due to a power failure, logic failure, etc., the information processing device 9.10 receives a clock pulse from the basic unit 17 to operate the built-in timer. By switching from 1 to 21 to the backup clock pulse 21 supplied from the backup unit 18, operation can be continued while maintaining synchronization. Even though the basic section 17 and the backup section 18 are in the same device, the logic section and the power supply section are completely independent, so even if a failure occurs, it will not affect the others at all.

外部時計8からの時報信号14と計時回路5の時刻情報
とを時刻修正回路7で比較して誤差の算出を行い、誤差
を修正するように分周回路3ヘクロツクパルスの早送り
又は遅送りの指示をする信号を出す。これにより、クロ
ックパルスの位相が制御されて、時刻情報の修正が可能
となる。
The time signal 14 from the external clock 8 and the time information from the clock circuit 5 are compared in the time correction circuit 7 to calculate an error, and the frequency dividing circuit 3 is instructed to fast-forward or slow-forward the clock pulse to correct the error. give a signal to do so. This controls the phase of the clock pulse, making it possible to correct the time information.

発明の詳細 な説明したように、本発明よれば、時刻同期化装置より
他の複数の情報処理装置に供給するクロックパルスを2
重化することにより、時刻同期化装置の基本部が障害で
クロックパルスを供給することができなくなっても、バ
ックアップ部からクロックパルスにより各情報処理装置
は時刻の同期を保つことができるという効果がある。
As described in detail, according to the present invention, the clock pulses supplied from the time synchronization device to a plurality of other information processing devices are
This has the effect that even if the basic part of the time synchronization device is unable to supply clock pulses due to a failure, each information processing device can maintain time synchronization using clock pulses from the backup part. be.

またバックアップ部には複雑な機能を持たせず最小限の
機能だけにすることにより部品数が少なく、小型で信頼
度の高いものとすることができ、最小のコストで高信頼
を要求されるシステムに対応した高精度な時刻同期を提
供できるという効果もある。
In addition, by not adding complex functions to the backup section and using only the minimum functions, it is possible to reduce the number of parts, make it compact and highly reliable, and system that requires high reliability at minimum cost. Another advantage is that highly accurate time synchronization can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の実施例のブロック図である。 主要部分の符号の説明 1・・・・・・時刻同期化装置 2・・・・・・発振器 3・・・・・・バックアップ用発振器 5・・・・・・計時回路 9.10・・・・・・情報処理装置 17・・・・・・基本部 The figure is a block diagram of an embodiment of the invention. Explanation of symbols of main parts 1...Time synchronization device 2... Oscillator 3...Backup oscillator 5... Timing circuit 9.10... Information processing device 17...Basic part

Claims (1)

【特許請求の範囲】[Claims] 複数の情報処理装置間の時刻情報を同期させるための時
刻同期化装置であって、クロック信号を発生する手段と
、前記クロック信号により時刻情報を発生する時刻情報
発生手段と、前記クロック信号及び時刻情報を前記情報
処理装置へ夫々分配する手段と、バッアップ用のクロッ
ク信号を発生して前記情報処理装置へ夫々分配するバッ
クアップ手段とを含むことを特徴とする時刻同期化装置
A time synchronization device for synchronizing time information between a plurality of information processing devices, comprising means for generating a clock signal, time information generation means for generating time information based on the clock signal, and the clock signal and the time. A time synchronization device comprising means for distributing information to each of the information processing devices, and backup means for generating a backup clock signal and distributing it to each of the information processing devices.
JP62072799A 1987-03-26 1987-03-26 Time synchronizing device Pending JPS63238611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62072799A JPS63238611A (en) 1987-03-26 1987-03-26 Time synchronizing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62072799A JPS63238611A (en) 1987-03-26 1987-03-26 Time synchronizing device

Publications (1)

Publication Number Publication Date
JPS63238611A true JPS63238611A (en) 1988-10-04

Family

ID=13499799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62072799A Pending JPS63238611A (en) 1987-03-26 1987-03-26 Time synchronizing device

Country Status (1)

Country Link
JP (1) JPS63238611A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640366A (en) * 1979-09-11 1981-04-16 Matsushita Electric Ind Co Ltd Solid image pickup divece

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640366A (en) * 1979-09-11 1981-04-16 Matsushita Electric Ind Co Ltd Solid image pickup divece

Similar Documents

Publication Publication Date Title
RU2020572C1 (en) Computer system
JPH0797328B2 (en) False tolerant synchronization system
KR900008178B1 (en) Phase synchronous system
JPH04233016A (en) Time-reference apparatus and synchronizing method
JPS63238611A (en) Time synchronizing device
KR100237545B1 (en) Time and frequency generating device in cdma system
US4462031A (en) Traffic synchronization device
EP0800136B1 (en) Fault tolerant clock signal source for triplicated data processing system
JPS63289620A (en) Time synchronizing device
JPS6334659B2 (en)
US6665809B1 (en) Digital frequency correction
JPH01273451A (en) Duplicated clock synchronizing system
JPH08298502A (en) Dual clock generation device
KR0122867Y1 (en) Single clock generating circuit
JPS62169560A (en) Duplexed clock signal generator
JP2588290B2 (en) Data input / output system
JPS63192115A (en) Time synchronizing device
JPS62187280A (en) Time synchronizing device
JPS61259357A (en) Common bus control system
JPH0145800B2 (en)
KR100333258B1 (en) Frequency control method of duplex time/frequency generating device
JP3505479B2 (en) Multiple synchronizers and clock branching / dividing devices
JP2888256B2 (en) Clock generation circuit
JP2745775B2 (en) Synchronous operation compatible measuring device
JPS6340926A (en) Time synchronizing device