JPS63237570A - Manufacture of thin film transistor - Google Patents
Manufacture of thin film transistorInfo
- Publication number
- JPS63237570A JPS63237570A JP7236787A JP7236787A JPS63237570A JP S63237570 A JPS63237570 A JP S63237570A JP 7236787 A JP7236787 A JP 7236787A JP 7236787 A JP7236787 A JP 7236787A JP S63237570 A JPS63237570 A JP S63237570A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- silicon thin
- film transistor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims abstract description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 15
- 239000001257 hydrogen Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000009832 plasma treatment Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、透明性絶縁基板上に形成さ、れるアクティブ
マトリクスあるいはイメージセンザーの画素のスイッヂ
／グ素子あるいは駆動用回路に用いられるＣＭＯ３（Ｃ
ｏｍｐｌｅｍｅｎｔａｒｙ−ＭｃＬａＪ−Ｏｘｉｄｃ−
３ｅｍｉｃｏｎｄｕｃＬｏｒ）型多結晶シリコン薄膜ト
ランジスタにおいて、低駆動電圧で大電流が得られ、さ
らに両チ十ネルトランジスタのスレッシュ；１；ルド電
圧（以下Ｖ ｔ ｈと記す）の絶対値が一致するＣ Ｍ
ＯＳ型多結晶シリコン薄膜トランジスタ及びその製造
方法に閃する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a CMO3 (CMO3) which is formed on a transparent insulating substrate and is used in an active matrix or a switching element or a driving circuit of a pixel of an image sensor. C
complementary-McLaJ-Oxidc-
3emiconductor) type polycrystalline silicon thin film transistor, a large current can be obtained with a low driving voltage, and the absolute values of the threshold voltages (hereinafter referred to as V th ) of both channel transistors are the same.
I was inspired by the OS type polycrystalline silicon thin film transistor and its manufacturing method.
多結晶シリコンにおいては、結晶粒界に存在するダング
リングボンドなどの欠陥が、キャリアに対するトラップ
準位あるいは障壁として働くと一般的に考えられており
（Ｊｏｈｎ Ｙ、Ｗ、Ｓｃｔｏ、Ｊ、八ρｐ １．Ｐ
ｈｙｓ、、４０．５２／１７（１０７５）参照）従って
多結晶シリコン薄膜トランジスタの性能を向上させる為
には、前記欠陥を低減させる必要がある。 （Ｊ、
ＡＩ）ｆ）１．１）ｈｙｓ、、５３ （２）、１１９３
（１０Ｂ２）参照）その目的で、水素による前記欠陥
の終端化が行なわれており、その中でも代表的な方法が
、水素プラズマ処理（応用物理学会、１０８０年秋季大
会予稿集、講演番号２７Ｆ）−Ｑ−５，水素プラズマに
関しては、電子材料 １９８１年１月号１２４ベージ参
ｎｅ＋ ＞あるいは水素イオン打込みあるいはプラズマ
窒化膜の形成（電子通信学会技術研究報告Ｓ Ｓ ｌ）
８３−７５ 、２３ページ参照）である。これらの方
法を用いるとＶ Ｌ ｈの絶対値が小さくなりザブスレ
ッシュホルド領域の立ち上がりが急しゅんになる。しか
しながらＶ Ｌ ｈのシフトという問題が生じる。つま
りＮチャネルトランジスラダがデプレッシロン方向にシ
フトしてＯＦＦリーク電流が上昇し、Ｐチャネルトラン
ジスタがエンハンスメント方向にシフトするという問題
点を有するのである。（電子通信学会技術研究報告５Ｓ
Ｄ８３ ７５．２３ページ あるいは、Ｍ ａＬ ｅ
ｒ ｉ ａ Ｉ ｓ −＋２ ｃ ｓ ｅ ａ ｒ ｃ
Ｉｌ−Ｓ ｏ ｃ ｉ ｃｔｙ Ｓｙｍｐｏｓｉａ
Ｉ’ｒｏｃｃｃｄｉｎｇｓ Ｖｏｌ、５３ ４１
９ページ参照）この原因としではプラズマにさらされる
事により、ゲート酸化膜中に正の固定電荷が形成されチ
ャネル部が常に負に誘起されている為だと考えられてい
る。In polycrystalline silicon, it is generally believed that defects such as dangling bonds existing at grain boundaries act as trap levels or barriers for carriers (John Y, W, Scto, J, Hachip 1 .P
hys, 40.52/17 (1075)) Therefore, in order to improve the performance of polycrystalline silicon thin film transistors, it is necessary to reduce the defects. (J,
AI) f) 1.1) hys, 53 (2), 1193
(10B2)) For that purpose, the defects are terminated with hydrogen, and the most representative method is hydrogen plasma treatment (Japan Society of Applied Physics, 1080 Autumn Conference Proceedings, Lecture No. 27F) - Q-5. Regarding hydrogen plasma, please refer to Electronic Materials January 1981 issue 124 page ne+ > Or hydrogen ion implantation or plasma nitride film formation (IEICE Technical Research Report S S I)
83-75, p. 23). When these methods are used, the absolute value of V L h becomes small and the rise of the sub-threshold region becomes rapid. However, the problem of shifting V L h arises. In other words, there is a problem in that the N-channel transistor ladder shifts in the depletion direction, increasing the OFF leakage current, and the P-channel transistor shifts in the enhancement direction. (IEICE technical research report 5S
D83 Page 75.23 Or, M aL e
r i a I s −+2 c se a r c
Il-Soci cty Symposia
I'rocccdings Vol, 53 41
(See page 9) The reason for this is thought to be that positive fixed charges are formed in the gate oxide film due to exposure to plasma, and the channel portion is always induced to be negative.
従って、多結晶シリコンＨＥをあらかじめＩ） ｆｉ２
にしておけば、水素プラズマ処理あるいは水素イオン打
込みあるいはプラズマ窒化膜形成工程による前述のよう
なトランジスタ特性のシフトの問題を解決できる。その
解決の為にゲート電極形成ｎ１ｒにイオノ打込ろ法によ
りボロンをチャネルドーピングするという方法がある。Therefore, polycrystalline silicon HE is prepared in advance I) fi2
By doing so, it is possible to solve the above-mentioned problem of shift in transistor characteristics due to hydrogen plasma treatment, hydrogen ion implantation, or plasma nitride film formation process. To solve this problem, there is a method of channel doping boron into the gate electrode formation n1r by ion implantation.
しかし、前述のような従来技術では、スルーブツトの非
常に悪いイオン打込み装＋１Ｙを用いる為に工程が増加
する為にコストの上昇となる。However, in the prior art as described above, since the ion implantation device +1Y, which has a very poor throughput, is used, the number of steps increases, resulting in an increase in cost.
本発明は、このような水素プラズマ処理工程あるいは水
素イオン打込み工程あるいはプラズマ窒化膜形成工程に
共なうトランジスタ１′？性の異常シフトの問題を解決
し、Ｖ Ｌ ｂの絶対値が小さくてザブスレッシュホル
ド領域の立ち上がりが急しゅんで、さらにｌ）チャネル
及びＮチャネル共にそのＶ Ｌ ｈの絶対値がほぼ等し
いＣＭＯ３型Ｏ３晶シリコン薄膜トランジスタを、工程
数を増加させないプロセスで実現することを目的として
いる。The present invention provides a transistor 1' that is used in such a hydrogen plasma treatment process, hydrogen ion implantation process, or plasma nitride film formation process. The CMO3 type solves the problem of abnormal shift in the characteristics, the absolute value of V L b is small, the sub-threshold region rises rapidly, and l) the absolute value of V L h is almost equal for both channel and N channel. The objective is to realize an O3 crystal silicon thin film transistor using a process that does not increase the number of steps.
（問題点を解決するための手段〕
本発明のＣＭＯ３型Ｏ３晶シリコン薄膜トランジスタ及
びその製造方法は、絶縁性透明基板上に多結晶シリコン
薄膜をＦＡ酸化させて作製されたＮチャネル多結晶シリ
コン薄膜トランジスタとｌゝチャネル多結晶シリコンＦ
ｇ膜トラ／ジスクとを存するＣＭＯ３型Ｏ３晶シリコン
薄膜トランジスタにおいて、前記多結晶シリコン薄膜は
、ボロ／ドープされたＩ）型多結晶シリコン堆積膜であ
り、さらにゲート電極形成後に、水素プラズマ処理工程
あるいは水素イオン打込み工程あるいはプラズマ窒化膜
形成工程を有することを特徴とする。(Means for Solving the Problems) The CMO3 type O3 crystal silicon thin film transistor and the manufacturing method thereof of the present invention provide an N-channel polycrystalline silicon thin film transistor manufactured by FA oxidizing a polycrystalline silicon thin film on an insulating transparent substrate. lゝchannel polycrystalline silicon F
In a CMO3-type O3-crystalline silicon thin film transistor having a G-film track/disk, the polycrystalline silicon thin film is a boron/doped I) type polycrystalline silicon deposited film, and after forming the gate electrode, a hydrogen plasma treatment process or It is characterized by having a hydrogen ion implantation step or a plasma nitride film formation step.
ｍ１図により、本発明の実施例を工程図に従って説明す
る。同図（ａ）において、絶縁性透明基板１−１上にボ
ロンドープされたＰ型多結晶シリコン薄股を堆積させ、
フォトエツチングにより、島１−２を形成する。前記ボ
ロンドープされた多結晶シリコン薄膜は、減圧ＣＶＤ装
置を用い、５１１１４ガスと口ＩＩ 、ガスとの混合ガ
スを熱分解することにより、堆積させられる。ただし抵
抗率が大きく低下しない程度に低ｉｆ５度のドープ量に
しなければならない。続いて同図（ｂ）で示すように熱
酸化によりゲート酸化膜１−３を形成する。同図（ｃ）
、（ｄ）はＣＭ ＯＳ ＪＲ逍を製造する一般的な工程
である。１−４はゲート電極であり、該ゲート電極をマ
スクとして、ボロン及びリンを通訳的にイオン打込みし
ソース及びドレイン部を形成する。（ｄ）に示すように
Ｐチャネル多結晶シリコン薄膜トランジスタ及びＮチャ
ネル多結晶シリコン薄膜トランジスタを形成する。１−
５はボロ７打込み領域、１−６はリン打込み領域を示す
。水素イオン打込み法の場合はここの伏儂で行なう。次
に居間絶縁膜を形成する。該居間絶縁膜としてプラズマ
窒化膜（Ｓ ｉｓ Ｎａ ）を用いると多結晶シリコン
薄膜の水素化が居間絶縁膜形成と同時に達成される。同
図（Ｃ）に示すように層問絶縁ｖ：ｘ−７としテＣＶ
Ｄ Ｓ ｒ Ｏｔを用いた場合は、続いて水素プラズ
マ処理を行なう。１−８は水素プラズマにより発生した
反応性の高い水素ラジカルを示している。水素プラズマ
は、平行平板型の一般的なプラズマ装置とＩＩ 、ガス
を用いることにより簡単に得ることができる。一方、水
素プラズマ処理工程は、コンタクト電極を形成した後に
行なっても、何ら問題はない。An example of the present invention will be explained according to a process diagram using diagram m1. In the same figure (a), boron-doped P-type polycrystalline silicon thin strips are deposited on an insulating transparent substrate 1-1,
Islands 1-2 are formed by photoetching. The boron-doped polycrystalline silicon thin film is deposited by pyrolyzing a mixed gas of 51114 gas and II gas using a low pressure CVD apparatus. However, the doping amount must be set to a low if5 degree so that the resistivity does not decrease significantly. Subsequently, as shown in FIG. 3B, a gate oxide film 1-3 is formed by thermal oxidation. Same figure (c)
, (d) are general steps for manufacturing CM OS JR. Reference numeral 1-4 denotes a gate electrode, and using the gate electrode as a mask, boron and phosphorus are ion-implanted to form source and drain portions. As shown in (d), a P-channel polycrystalline silicon thin film transistor and an N-channel polycrystalline silicon thin film transistor are formed. 1-
5 indicates the Boro 7 implantation area, and 1-6 indicates the phosphorus implantation area. In the case of the hydrogen ion implantation method, it is carried out here in the background. Next, a living room insulation film is formed. When a plasma nitride film (S is Na ) is used as the living room insulating film, hydrogenation of the polycrystalline silicon thin film can be achieved simultaneously with the formation of the living room insulating film. As shown in the same figure (C), interlayer insulation v: x-7 and TeCV
When D S r Ot is used, hydrogen plasma treatment is subsequently performed. 1-8 indicates highly reactive hydrogen radicals generated by hydrogen plasma. Hydrogen plasma can be easily obtained using a parallel plate type general plasma device and gas. On the other hand, there is no problem even if the hydrogen plasma treatment step is performed after forming the contact electrode.
（発明の効果〕
以上述べたように本発明によれば、ボロンドープされた
り型多結晶シリフン薄膜を堆積させて薄れトランジスタ
を作製するので、従来のようにチャネルドープのｌ）の
イオン打込み工程を略すことができる。従って、工程の
簡略化及び低コスト化に非常に大きな効果が期待される
。(Effects of the Invention) As described above, according to the present invention, a thin transistor is fabricated by depositing a boron-doped polycrystalline silicon thin film, so that the ion implantation step l) for channel doping as in the conventional method is omitted. be able to. Therefore, a very large effect on process simplification and cost reduction is expected.
さらにチャネル部の多結晶シリコンは１）型になってい
るので、水素プラズマ処理によるトランジスタ特性の異
常シフト（Ｎチャネル多結晶シリコン薄膜トランジスタ
がデプレッション方向にシフトし、Ｐヂャネル多結晶シ
リコンＦＶＩＩ２）う７ジスタが工／ハ／スメ／ト方向
にシフトする。、）を防止することができる。従って、
水素プラズマ処理による多結晶シリコンの欠陥の低減と
いう長所を最大限に利用することが可能となった。つま
り、ザブスレッシュホルド領域の立ち上がりが急しゅん
となり、Ｖ ｔ ｈの絶対値が低減され、しかもＮチャ
ネル、！）チャネル共にそのＶ Ｌ ｈの絶対値の大き
さが一致するという優れた特性をｔ、’？−′）ＣＭ
Ｏ８型多結晶シリコン薄膜トランジスタの実現が可能と
なる。Furthermore, since the polycrystalline silicon in the channel part is of type 1), an abnormal shift in transistor characteristics due to hydrogen plasma treatment (N-channel polycrystalline silicon thin film transistor shifts in the depression direction, P-channel polycrystalline silicon thin film transistor FVII2) shifts in the direction of WORK/C/SMET/G. , ) can be prevented. Therefore,
It has become possible to take full advantage of the advantage of reducing defects in polycrystalline silicon by hydrogen plasma treatment. In other words, the rise of the subthreshold region becomes steeper, the absolute value of V th is reduced, and moreover, the N channel! ) The excellent characteristic that the absolute values of V L h of both channels are the same is t,'? -') CM
It becomes possible to realize an O8 type polycrystalline silicon thin film transistor.
例えばアクティブマトリクス基板に本発明を用いるとＯ
ＦＦ電流が小さいので高コントラストなアクティブマト
リクス基板が実現できる。また、ＣＭ ＯＳ （ｉ■造
である為、シフトレジスタ回路（Ｓ／ Ｒ’）と光電変
換素子を同一基板上に作り込んだイメージセ／ザーにも
応用することができ、前記イメージセンサ−の高速読み
取りや大型化、あるいはがラー化などに対して大きな効
果が期待される。低消３’２ ｍ力比にもなるのでロー
コスト化にも役に立つ。また低電圧化も可能となるので
、素子の信頼性向上にもつながる。For example, if the present invention is applied to an active matrix substrate, O
Since the FF current is small, an active matrix substrate with high contrast can be realized. In addition, since it is a CMOS (i) structure, it can be applied to an image sensor in which a shift register circuit (S/R') and a photoelectric conversion element are built on the same substrate, and the above-mentioned image sensor. It is expected to have a great effect on high-speed reading, large size, and large capacity.It also has a low power consumption ratio of 3'2 m, which is useful for lowering costs.It also enables lower voltage, so the device It also leads to improved reliability.
以上述べたように、本発明によれば、工程数が増すこと
なく、立ち上がりが急しゅんでＶ Ｌ Ｉｔが小さくて
ｏ ｌ： ｒ：リーク電流が小さくてさらにＮチャネル
とＰチャネルのＶ ｔ ｈの絶対値がほぼ一致した優れ
たＣＭＯ３型Ｏ３晶シリコン薄膜トランジスタを実現す
ることを可能にするので、イメージセンザーなどのデバ
イスの高速動作や低消費電力化及び高信頓化などの要求
項目に対し非常に大きな効果をもたらすものである。As described above, according to the present invention, the number of steps does not increase, the rise is rapid, the V L It is small, the leakage current is small, and the V th of the N channel and P channel is reduced. This makes it possible to realize excellent CMO3-type O3 silicon thin film transistors with almost the same absolute values of This has a very large effect.
第１図（ａ）から（ｅ）は、本発明におけるＣＭＯ３型
Ｏ３型多結晶シリコン薄
図である。
ｌ−２；ボ「「／ドープ多結晶シリコンＩー３；ゲート
酸化膜
１−／Ｉ；ゲート電極
１−８；水素ラジカル
以 上
ρノ
第一１゛図FIGS. 1(a) to 1(e) are thin views of CMO3 type O3 type polycrystalline silicon according to the present invention. l-2; doped polycrystalline silicon I-3; gate oxide film 1-/I; gate electrode 1-8; hydrogen radical or more
Claims (1)
せて作製されたＮチャネル多結晶シリコン薄膜トランジ
スタとＰチャネル多結晶シリコン薄膜トランジスタとを
有するＣＭＯＳ型多結晶シリコン薄膜トランジスタにお
いて、前記多結晶シリコン薄膜は、ボロンドープされた
Ｐ型多結晶シリコン堆積膜であり、さらにゲート電極形
成後に、水素プラズマ処理工程あるいは水素イオン打込
み工程あるいはプラズマ窒化膜形成工程を有することを
特徴とする薄膜トランジスタの製造方法。In a CMOS type polycrystalline silicon thin film transistor having an N-channel polycrystalline silicon thin film transistor and a P-channel polycrystalline silicon thin film transistor produced by thermally oxidizing a polycrystalline silicon thin film on an insulating transparent substrate, the polycrystalline silicon thin film comprises: A method for manufacturing a thin film transistor, which is a boron-doped P-type polycrystalline silicon deposited film, further comprising a hydrogen plasma treatment step, a hydrogen ion implantation step, or a plasma nitride film formation step after forming a gate electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7236787A JPS63237570A (en) | 1987-03-26 | 1987-03-26 | Manufacture of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7236787A JPS63237570A (en) | 1987-03-26 | 1987-03-26 | Manufacture of thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63237570A true JPS63237570A (en) | 1988-10-04 |
Family
ID=13487269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7236787A Pending JPS63237570A (en) | 1987-03-26 | 1987-03-26 | Manufacture of thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63237570A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395939A (en) * | 1989-09-07 | 1991-04-22 | Canon Inc | Manufacture of semiconductor device |
| JPH04206971A (en) * | 1990-11-30 | 1992-07-28 | Sharp Corp | Film semiconductor device |
| US6849872B1 (en) | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US7019385B1 (en) | 1996-04-12 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
-
1987
- 1987-03-26 JP JP7236787A patent/JPS63237570A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395939A (en) * | 1989-09-07 | 1991-04-22 | Canon Inc | Manufacture of semiconductor device |
| JPH04206971A (en) * | 1990-11-30 | 1992-07-28 | Sharp Corp | Film semiconductor device |
| US6849872B1 (en) | 1991-08-26 | 2005-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US7855106B2 (en) | 1991-08-26 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7019385B1 (en) | 1996-04-12 | 2006-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| US7838968B2 (en) | 1996-04-12 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100339999C (en) | Static memory cell configured using partially-depleted and fully-depleted transistors | |
| CN101393933B (en) | Mos transistor and related methods of manufacture | |
| US5712496A (en) | MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same | |
| KR20080114806A (en) | Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors | |
| US20050214997A1 (en) | Method to form local "silicon-on-nothing" or "silicon-on-insulator" wafers with tensile-strained silicon | |
| JP3025385B2 (en) | Semiconductor device | |
| KR20030074352A (en) | Thin film semiconductor device and method for manufacturing same | |
| US20070138501A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPS63261880A (en) | Manufacture of thin film transistor | |
| JPS63237570A (en) | Manufacture of thin film transistor | |
| JPS63237571A (en) | Manufacture of thin film transistor | |
| JPH0350771A (en) | Semiconductor device | |
| JP2899959B2 (en) | Method for manufacturing thin film transistor | |
| JPS61139056A (en) | Semiconductor device | |
| JPH0521800A (en) | Soimosfet | |
| JP2637186B2 (en) | Semiconductor device | |
| JPH0584065B2 (en) | ||
| JPH04320378A (en) | Memory transistor | |
| CN207542249U (en) | A kind of TFET devices | |
| TW530386B (en) | Method of fabricating a MOS transistor with low gate depletion | |
| JPH11150277A (en) | Thin-film transistor and manufacture thereof | |
| JP2004534401A (en) | Method of manufacturing semiconductor device having a plurality of MOS transistors having gate oxides of different thickness | |
| JP3008929B2 (en) | Method for manufacturing thin film transistor | |
| JPS631071A (en) | Thin-film semiconductor device | |
| JPS6025272A (en) | Insulated gate field-effect type transistor |