JPS63237480A - Manufacture of semiconductor pressure sensor - Google Patents

Manufacture of semiconductor pressure sensor

Info

Publication number
JPS63237480A
JPS63237480A JP7207687A JP7207687A JPS63237480A JP S63237480 A JPS63237480 A JP S63237480A JP 7207687 A JP7207687 A JP 7207687A JP 7207687 A JP7207687 A JP 7207687A JP S63237480 A JPS63237480 A JP S63237480A
Authority
JP
Japan
Prior art keywords
single crystal
substrate
pressure sensor
layer
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7207687A
Other languages
Japanese (ja)
Inventor
Susumu Azeyanagi
進 畔柳
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP7207687A priority Critical patent/JPS63237480A/en
Priority to US07/132,573 priority patent/US4975390A/en
Priority to DE3743080A priority patent/DE3743080C2/en
Publication of JPS63237480A publication Critical patent/JPS63237480A/en
Pending legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Abstract

PURPOSE:To decrease the irregularity of characteristics, and reduce the manufacturing cost, by isolating electrically and completely a piezo resistance layer from a first substrate with an insulating layer to stabilize the characteristics even at a high temperature, and forming a piezo resistance layer of single crystal on a diaphgram. CONSTITUTION:From the rear side of a second single crystal silicon substrate 4, an etching applying an anisotropic etching liquid whose main components are, for example, ethylene-diamine, pyrocatechol and water is performed to eliminate the second single crystal silicon substrate 4. In this process, the etching selectively progresses for an N-type conductivity region, and a piezo resistance layer 6, in which boron is diffused with high concentration, and a silicon nitride film 7 are left almost without being subjected to the etching. In this manner, a piezo resistance layer 6 of single crystal is formed on the silicon nitride film 7 as an insulating film serving as a diaphgram. A surface protecting film 9 and a wiring layer 10 composed of Al and the like are formed to constitute a semiconductor pressure sensor.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体圧力センサの製造方法に係り、絶縁膜
上に単結晶のピエゾ抵抗層を有する半導体圧力センサの
製造方法に関するものでおる。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method of manufacturing a semiconductor pressure sensor, and more particularly, to a method of manufacturing a semiconductor pressure sensor having a single crystal piezoresistive layer on an insulating film.

(従来の技術) 機械的応力を加えることによってピエゾ抵抗効果により
その抵抗値が変化することを利用して、単結晶シリコン
基板の一部の肉厚を薄くしダイヤフラムを形成し、その
ダイヤフラムに形成されたエピタキシャル層内にピエゾ
抵抗層を拡散等で形成して、ダイヤフラムに加わる圧力
によりピエゾ抵抗層を変形させ、ピエゾ抵抗効果による
抵抗値の変化を検出して圧力を測定する半導体圧力セン
サが用いられている。
(Prior art) A diaphragm is formed by thinning a portion of a single crystal silicon substrate by utilizing the fact that the resistance value changes due to the piezoresistance effect when mechanical stress is applied. A semiconductor pressure sensor is used that measures pressure by forming a piezoresistive layer in the epitaxial layer by diffusion, deforming the piezoresistive layer by the pressure applied to the diaphragm, and detecting changes in resistance due to the piezoresistance effect. It is being

(発明が解決しようとする問題点) しかしながら、上記従来の半導体圧力センサによると、
単結晶シリコン基板とピエゾ抵抗層との電気的分離は単
結晶シリコン基板内に形成されるP・N接合にて行なっ
ており、この様なセンサを高温において使用する場合、
PN接合部においてリーク電流が増加してしまい安定し
た測定が困難になるという問題があった。
(Problems to be Solved by the Invention) However, according to the above-mentioned conventional semiconductor pressure sensor,
Electrical isolation between the single crystal silicon substrate and the piezoresistive layer is achieved by a P/N junction formed within the single crystal silicon substrate, and when such a sensor is used at high temperatures,
There has been a problem in that leakage current increases at the PN junction, making stable measurement difficult.

又、第5図に示すような半導体圧力センサにおいては、
シリコン酸化膜100上に形成されるピエゾ抵抗層10
1は、通常CVD法あるいは蒸着法により形成される多
結晶シリコンをフォトリソグラフィ法等により所望の形
状にエツチングすることにより島状に形成したものであ
り、その材質は多結晶である。ここで、多結晶と単結晶
のピエゾ抵抗層を比較すると、単結晶のピエゾ抵抗層の
方が感度が高く、出力特性のばらつきを小さくできるの
で望ましい。そこで従来でば多結晶シリコンを再結晶化
することにより単結晶のピエゾ抵抗層を形成するという
技術も提案されているが、そのような技術を使用しても
・、以前、特性のばらつきを小さくする事は困難であり
、又、再結晶化するにはコストが高くなるという問題が
生じてくる。
Furthermore, in a semiconductor pressure sensor as shown in Fig. 5,
Piezoresistive layer 10 formed on silicon oxide film 100
1 is formed into an island shape by etching polycrystalline silicon, which is normally formed by CVD or vapor deposition, into a desired shape by photolithography or the like, and the material is polycrystalline. Here, when comparing polycrystalline and single-crystal piezoresistive layers, a single-crystalline piezoresistance layer is preferable because it has higher sensitivity and can reduce variations in output characteristics. Conventionally, therefore, a technology has been proposed in which a single-crystal piezoresistive layer is formed by recrystallizing polycrystalline silicon. It is difficult to do so, and there arises the problem that the cost of recrystallization is high.

さらに、従来の半導体圧力センサにあけるその基準圧室
の気密性に欠陥があるかどうかの検査は難しかった。
Furthermore, it has been difficult to inspect whether there is a defect in the airtightness of the reference pressure chamber provided in a conventional semiconductor pressure sensor.

(発明の目的) この発明の目的は上記問題点を解消し、高温においても
基板と電気的に完全に分離でき、特性のばらつきが小さ
い単結晶のピエゾ抵抗層を比較的低コストにて形成可能
で、基準圧室の気密性を保証でき、ざらに、基準圧室の
気密性不良の検出を容易に行なうことができる半導体圧
力センサの製造方法を提供することにある。
(Objective of the Invention) The object of the invention is to solve the above-mentioned problems, and to form a single-crystal piezoresistive layer that can be completely electrically isolated from the substrate even at high temperatures and has small variations in characteristics at a relatively low cost. Another object of the present invention is to provide a method for manufacturing a semiconductor pressure sensor that can guarantee the airtightness of a reference pressure chamber and, more particularly, can easily detect poor airtightness of the reference pressure chamber.

(問題点を解決するための手段) この発明は上記目的を達成するためになされたものであ
って、第1の基板の主表面に凹部を形成する工程と、半
導体単結晶基板の主表面より不純物を導入することによ
りピエゾ抵抗層を形成し、引続き、該主表面上に絶縁層
を形成する工程と、不活性気体の雰囲気中にて前記第1
の基板の主表面と前記半導体単結晶基板の主表面とを接
合することにより、前記第1の基板凹部と前記半導体単
結晶基板のダイヤフラムとなる前記絶縁層により形成さ
れる空間に同不活性気体を封入する工程と、前記半導体
単結晶基板の他表面側よりエツチングすることにより、
前記第1の基板の主表面の上側にダイヤフラムとなる前
記絶縁層、及びピエゾ抵抗層を形成する工程とを備えた
半導体圧力センサの製造方法をその要旨とするものであ
る。
(Means for Solving the Problems) The present invention has been made to achieve the above object, and includes a step of forming a recess on the main surface of a first substrate, and a step of forming a recess on the main surface of a semiconductor single crystal substrate. forming a piezoresistive layer by introducing impurities, and subsequently forming an insulating layer on the main surface; and forming the first layer in an inert gas atmosphere.
By joining the main surface of the substrate and the main surface of the semiconductor single crystal substrate, the same inert gas is injected into the space formed by the first substrate recess and the insulating layer which becomes the diaphragm of the semiconductor single crystal substrate. and etching from the other surface side of the semiconductor single crystal substrate,
The gist of the present invention is to provide a method for manufacturing a semiconductor pressure sensor, comprising the steps of forming the insulating layer serving as a diaphragm and a piezoresistive layer above the main surface of the first substrate.

(実施例) 以下、この発明を具体化した一実施例を図面に従って説
明する。
(Example) An example embodying the present invention will be described below with reference to the drawings.

第1図(a)〜(q)は本発明の詳細な説明するための
断面図であって、その製造工程を順に説明する。第1図
(a)において、1は(100)面の第1の単結晶シリ
コン基板であり、2は第1の単結晶シリコン基板1の主
表面上の所定領域に形成するシリコン酸化膜(Si o
2)である。このシリコン酸化膜2をマスクとして水酸
化カリウム(KOH>等による異方性のエツチング液を
用いてエツチングし同図(b)に示すような凹部3を形
成する。尚、ここで用いる基板としてはその結晶面は(
110)でもよく、又、パイレックスガラス、サファイ
ア等に凹部を形成したものでもよい。
FIGS. 1(a) to 1(q) are sectional views for explaining the present invention in detail, and the manufacturing process thereof will be explained in order. In FIG. 1(a), 1 is a first single-crystal silicon substrate with a (100) plane, and 2 is a silicon oxide film (Si o
2). Using this silicon oxide film 2 as a mask, etching is performed using an anisotropic etching solution such as potassium hydroxide (KOH) to form a recess 3 as shown in FIG. The crystal plane is (
110), or may be made of Pyrex glass, sapphire, or the like with a recess formed therein.

一方、同図(C)に示すように、例えばその比抵抗が3
〜50cmのN型導電型であって、結晶面が(100)
あるいは(110)の第2の単結晶シリコン基板4の主
表面上の所定領域にシリコン酸化膜5を形成し、そのシ
リコン酸化膜5をマスクとしてボロン(B)等のP型不
純物を高濃度に注入拡散しピエゾ抵抗層6を<110>
方向に形成する。
On the other hand, as shown in the same figure (C), for example, the specific resistance is 3
~50cm N-type conductivity type with crystal plane (100)
Alternatively, a silicon oxide film 5 is formed in a predetermined region on the main surface of the second single-crystal silicon substrate 4 (110), and P-type impurities such as boron (B) are added to a high concentration using the silicon oxide film 5 as a mask. Inject and diffuse piezoresistive layer 6 <110>
Form in the direction.

引続き、前記シリコン酸化膜5を除去した後に、同図(
d)に示すように第2の単結晶シリコン基板4の主表面
上の前面にLPCVD法又はプラズマCVD法により膜
厚が0.1〜2.0μmのシリコン窒化膜(Si 3 
N4 > 7を形成し、ざらにこのシリコン窒化膜7上
にBPS18を形成する。尚、この時、BPSGrI!
A8の表面はほぼ平滑な状態となっている。
Subsequently, after removing the silicon oxide film 5, the same figure (
As shown in d), a silicon nitride film (Si 3
N4>7 is formed, and a BPS 18 is roughly formed on this silicon nitride film 7. Furthermore, at this time, BPSGrI!
The surface of A8 is almost smooth.

そして、同図(e)に示すように、第1の単結晶シリコ
ン基板1の主表面上に、上下のパターンが設定通り重な
るように例えば赤外顕微鏡で位置合せを行ない第2の単
結晶シリコン基板4に形成されたBPSG膜8を配置す
る。この時、第1゜第2の単結晶シリコン基板1,4(
あるいはそれらのウェハ)の周辺部を所定圧力のヘリウ
ムガス中でレーザにより溶融接着して仮止めを行う。
Then, as shown in FIG. 2(e), the second single crystal silicon substrate 1 is aligned on the main surface of the first single crystal silicon substrate 1 using, for example, an infrared microscope so that the upper and lower patterns overlap as set. The BPSG film 8 formed on the substrate 4 is placed. At this time, the first and second single crystal silicon substrates 1 and 4 (
Alternatively, the peripheral portions of these wafers are temporarily bonded by melting and bonding them using a laser in helium gas at a predetermined pressure.

しかる後に、所定圧力のヘリウムガス中で約1ooo’
 cに加熱し、BPSG膜8を溶融し第1゜第2の単結
晶シリコン基板1,4の両者の接着を行なう。この際、
両者の接着は所定圧力のヘリウムガスの雰囲気中で行な
われるので、基準圧室となる凹部3内には所定圧力のヘ
リウムガスが封入される。又、本実施例においては接着
が完全に行われるように基板上に重しを乗せて行なって
いる。
After that, about 1ooo' in helium gas at a predetermined pressure.
The BPSG film 8 is melted by heating to a temperature of 1°C, and both the 1st and 2nd single crystal silicon substrates 1 and 4 are bonded together. On this occasion,
Since the bonding between the two is performed in an atmosphere of helium gas at a predetermined pressure, helium gas at a predetermined pressure is filled in the recess 3 serving as a reference pressure chamber. Further, in this embodiment, a weight is placed on the substrate to ensure complete adhesion.

尚、両者の接着を行う為の接着(接合)層としてBPS
G膜8を用いているが、他の低融点ガラス等を用いても
よく、又、その両者の接合は低融点ガラスの溶融接着に
限定されることなく、例えば第1の単結晶シリコン基板
1上のシリコン酸化膜2を除去して、いわゆる陽極接合
(7ノーデイツクポンデイング)により接合してもよい
。ざらに、仮止めを行なわずに所定圧力のヘリウムガス
で満たされた高温炉内で直接接合してもよい。ざらには
、接着用のBPSG膜8はシリコン窒化膜7上の全面に
形成することなく接着部分のみに部分的に形成してもよ
い。又、絶縁膜としてのシリコン窒化膜7はシリコン酸
化膜等の他の絶縁膜であってもよい。
In addition, BPS is used as an adhesive (bonding) layer to bond the two.
Although the G film 8 is used, other low-melting glass or the like may be used, and the bonding between the two is not limited to melt bonding of low-melting glass. For example, the first single-crystal silicon substrate 1 The upper silicon oxide film 2 may be removed and bonding may be performed by so-called anodic bonding (7-no-decker bonding). Alternatively, they may be directly joined in a high-temperature furnace filled with helium gas at a predetermined pressure without temporary bonding. Roughly speaking, the BPSG film 8 for adhesion may not be formed over the entire surface of the silicon nitride film 7, but may be formed partially only on the adhesion portion. Further, the silicon nitride film 7 as an insulating film may be another insulating film such as a silicon oxide film.

そして、同図(f)に示すように、第1の単結晶シリコ
ン基板1の地表面(裏面)をワックス等で覆い(図示は
しない)、第2の単結晶シリコン基板4の地表面(裏面
)側より、例えばエチレンジアミン(260mfl>、
ピロカテロール(45Q)、水(120m、lりを主成
分とする異方性エツチング液により第2の単結晶シリコ
ン基板4をエツチング除去する。この際、エツチングは
N型導電型である領域を選択的に進行し、高濃度にボロ
ンを拡散したピエゾ抵抗層6部分及びシリコン窒化膜7
はほとんどエツチングされずに残る。このようにしてダ
イヤプラムとなる絶縁膜としてのシリコン酸化膜7上に
単結晶のピエゾ抵抗層6が形成される。そして、同図(
g)に示すように、表面保護膜9、及びA、IJ等から
成る配線層10を形成して半導体圧力センサを構成する
Then, as shown in FIG. 4F, the ground surface (back surface) of the first single crystal silicon substrate 1 is covered with wax or the like (not shown), and the ground surface (back surface) of the second single crystal silicon substrate 4 is covered with wax or the like (not shown). ) side, for example, ethylenediamine (260 mfl>,
The second single-crystal silicon substrate 4 is etched away using an anisotropic etching solution mainly composed of pyrocaterol (45Q) and water (120ml). At this time, the etching selectively removes the N-type conductivity region. The piezoresistive layer 6 and the silicon nitride film 7 in which boron is diffused in a high concentration
remains almost unetched. In this way, a single-crystal piezoresistive layer 6 is formed on the silicon oxide film 7 serving as an insulating film serving as a diaphragm. And the same figure (
As shown in g), a surface protection film 9 and a wiring layer 10 made of A, IJ, etc. are formed to constitute a semiconductor pressure sensor.

このように本実施例によると、シリコン窒化膜7とBP
SG膜8とで構成するダイヤプラムを凹部3の上部、及
び凹部3の周辺でおる第1の単結晶シリコン基板1上に
わたってほぼ平滑に形成することができ、従って、ピエ
ゾ抵抗層6側にあたる表面に凹部3を形成できるのでそ
の凹部3を形成するのにエツチングする体積を比較的小
さくすることができ、小型の半導体圧力センサを形成す
ることができる。そして、シリコン窒化膜7上に何ら再
結晶化することなく、もともと単結晶のピエゾ抵抗層6
を形成できるので多結晶のピエゾ抵抗層と比較して感度
を高くすることができ、しかも特性のばらつきが小さく
、かつ″!A造コストを低くできる。
In this way, according to this embodiment, the silicon nitride film 7 and the BP
The diaphragm composed of the SG film 8 can be formed almost smoothly over the first single crystal silicon substrate 1 above the recess 3 and around the recess 3, so that the surface facing the piezoresistive layer 6 can be formed almost smoothly. Since the recess 3 can be formed in the recess 3, the volume to be etched to form the recess 3 can be made relatively small, and a small semiconductor pressure sensor can be formed. Then, the piezoresistive layer 6, which is originally a single crystal, is formed on the silicon nitride film 7 without any recrystallization.
can be formed, so the sensitivity can be increased compared to a polycrystalline piezoresistive layer, the variation in characteristics is small, and the manufacturing cost can be reduced.

又、本実施例により形成される半導体圧力センサは、そ
のピエゾ抵抗層6をシリコン窒化膜7等により第1の単
結晶シリコン基板1と電気的に完全に分離でき、高温に
おいて使用してもその特性は安定となる。
In addition, the semiconductor pressure sensor formed according to this embodiment can completely electrically separate the piezoresistive layer 6 from the first single crystal silicon substrate 1 by the silicon nitride film 7 or the like, and the semiconductor pressure sensor can be easily separated even when used at high temperatures. The characteristics become stable.

又、従来の半導体圧力センサの構造では、パッケージ内
に半導体部品等が複雑に入っているので高温状態にする
ことができず、水分、他のガス等を十分に排出すること
ができないが、本実施例の半導体圧力センサは、300
〜1200℃の高温状態のヘリウムガス中で気密封止を
実施するので、水分や他のガス等の排出が十分に行なわ
れ、特性の安定化に優れている。
In addition, in the structure of conventional semiconductor pressure sensors, semiconductor components and other components are complexly contained within the package, so it is not possible to raise the temperature to a high temperature, and it is not possible to sufficiently exhaust moisture and other gases. The semiconductor pressure sensor of the example is 300
Since airtight sealing is performed in helium gas at a high temperature of ~1200° C., moisture and other gases are sufficiently discharged, and the characteristics are excellently stabilized.

又、従来の半導体圧力センサの構造においてはパッケー
ジ内を組付ける時にヘリウムガスで満たしているが、本
実施例ではウェハ状態でヘリウムガスを満たすため、大
量かつ同一精度で低コストで製造することができる。
In addition, in the structure of conventional semiconductor pressure sensors, the inside of the package is filled with helium gas when assembled, but in this embodiment, helium gas is filled in the wafer state, so it is possible to manufacture large quantities with the same precision and at low cost. can.

そして、このようにして製造された半導体圧力センサに
おいてはそのヘリウムガスの雰囲気中にて第1の単結晶
シリコン基板1の主表面と第2の単結晶シリコン基板4
の主表面とを接合することにより、前記第1の単結晶シ
リコン基板1の凹部3と第2の単結晶シリコン基板4の
ダイヤフラムとなるシリコン窒化膜7及びBPSG膜8
により形成される空間にヘリウムガスを封入することが
できるので、例えば第2図に示す装置(ヘリウムリーク
デテクタ)にて凹部3の気密性の欠陥の有無を検査する
ことができる。
In the semiconductor pressure sensor manufactured in this way, the main surface of the first single crystal silicon substrate 1 and the second single crystal silicon substrate 4 are separated in the helium gas atmosphere.
By joining the main surfaces of the silicon nitride film 7 and the BPSG film 8, which become the diaphragm of the recess 3 of the first single crystal silicon substrate 1 and the second single crystal silicon substrate 4,
Since the space formed by this can be filled with helium gas, the presence or absence of airtightness defects in the recess 3 can be inspected using, for example, the device shown in FIG. 2 (helium leak detector).

即ち、チャンバー11に第1バルブV1  (三方弁)
と第2バルブv2を介、して真空ポンプ12が配管され
るとともに、前記第1バルブv1と第2バルブv2の間
から第3バルブV3を介して質量分析機13が配管され
、さらに同質量分析機13を介して真空ポンプ14が配
管されている。又、第1バルブv1の一方側は大気に開
放され、3つのバルブVl、V2.V3の間の配管途中
には圧力計15が設けられている。
That is, the first valve V1 (three-way valve) is installed in the chamber 11.
A vacuum pump 12 is connected via the second valve v2, and a mass spectrometer 13 is connected between the first valve v1 and the second valve v2 through the third valve V3. A vacuum pump 14 is piped through the analyzer 13. Further, one side of the first valve v1 is opened to the atmosphere, and three valves Vl, V2 . A pressure gauge 15 is provided in the middle of the pipe between V3.

そして、検査の際には、前述したように製造された半導
体圧力センサのウェハ16をチャンバー11内に入れる
。この時、第1バルブV1は大気側に切替えられるとと
もに第3バルブv3は閉じられている。ウェハ16収納
後、第1バルブV1を真空系に切換えるとともに第2バ
ルブv2を開け、真空ポンプ12によりチャンバー11
内を所定の圧力にし、その後、第2バルブ■2を閉じる
Then, during inspection, the semiconductor pressure sensor wafer 16 manufactured as described above is placed into the chamber 11. At this time, the first valve V1 is switched to the atmosphere side, and the third valve V3 is closed. After storing the wafer 16, the first valve V1 is switched to the vacuum system, the second valve V2 is opened, and the chamber 11 is opened by the vacuum pump 12.
The pressure inside is set to a predetermined level, and then the second valve (2) is closed.

一方、真空ポンプ14により第3バルブ■3と真空ポン
プ14との間の配管空間をチャンバー11内圧力と同じ
、若しくはそれ以下の圧力にした状態から、第3バルブ
V3を開はチャンバー11内のガスを質量分析機13に
導く。
On the other hand, when the vacuum pump 14 makes the piping space between the third valve V3 and the vacuum pump 14 at a pressure equal to or lower than the pressure inside the chamber 11, the third valve V3 is opened. The gas is guided to a mass spectrometer 13.

この際、質a分析機13にてヘリウムが検知されなけれ
ばこのウェハ16の基準圧室の気密性が保たれ同ウェハ
16が良品であると判断する。又、ヘリウムが検知され
ればこのウェハ16の内のいくつかのチップの基準圧室
の気密性が保たれていないことが分りそのウェハ16を
不良品と判断する。
At this time, if helium is not detected by the quality a analyzer 13, it is determined that the airtightness of the reference pressure chamber of this wafer 16 is maintained and that the wafer 16 is a good product. If helium is detected, it is determined that the airtightness of the reference pressure chambers of some of the chips in the wafer 16 is not maintained, and the wafer 16 is determined to be a defective product.

その後、第3バルブ■3を閉じ第1バルブ■1を大気側
に切り換えた後、チャンバー11内のウェハ16を取り
出す。
Thereafter, after closing the third valve (3) and switching the first valve (1) to the atmosphere side, the wafer 16 in the chamber 11 is taken out.

又、前述した検査の結果、不良であることが分ったウェ
ハ16のどのチップが不良かを特定したい場合は、不良
ウェハを1/2(半分)に切断し再度上述したように測
定し不良チップが特定できるまでこれを繰り返す。
In addition, if you want to identify which chip of the wafer 16 that was found to be defective as a result of the above-mentioned inspection is defective, cut the defective wafer into 1/2 (half) and measure it again as described above to determine if it is defective. Repeat this until the chip is identified.

従って、このように基準圧室の気密性をヘリウムリーク
デテクタにより簡単にオンラインで検査することができ
、気密性を保証することができる。
Therefore, the airtightness of the reference pressure chamber can be easily inspected online using the helium leak detector, and the airtightness can be guaranteed.

尚、この発明は上記実施例に限定されることなく、例え
ば、上記実施例ではダイヤフラムの厚さはシリコン窒化
膜7の膜厚によって調整することができるが、第3図の
ようにしてその調整を行なうようにしてもよい。即ち、
接着前の第2の単結晶シリコン基板4をシリコン窒化膜
7上に適当な熱膨張係数を有する多結晶シリコン層ある
いは再結晶化した単結晶シリコン層17を形成し、その
上にBPSG膜8を形成する構成とし、ダイヤフラムの
厚さを同シリコン層17の厚さにより任意に調整しても
よい。
Note that the present invention is not limited to the embodiment described above. For example, in the embodiment described above, the thickness of the diaphragm can be adjusted by adjusting the thickness of the silicon nitride film 7, but the adjustment can be made as shown in FIG. You may also do this. That is,
A polycrystalline silicon layer or a recrystallized single-crystalline silicon layer 17 having an appropriate thermal expansion coefficient is formed on the silicon nitride film 7 of the second single-crystal silicon substrate 4 before bonding, and a BPSG film 8 is formed thereon. The thickness of the diaphragm may be arbitrarily adjusted depending on the thickness of the silicon layer 17.

又、ピエゾ抵抗層6のパターンを予め形成しているが、
第2の単結晶シリコン基板4内に主表面側より所定の厚
みをもって全面にP型不純物を拡″散し、第2の単結晶
シリコン基板4のエツチング後に所定のパターンを形成
してもよい。
Furthermore, although the pattern of the piezoresistive layer 6 is formed in advance,
P-type impurities may be diffused throughout the second single-crystal silicon substrate 4 from the main surface side to a predetermined thickness, and a predetermined pattern may be formed after the second single-crystal silicon substrate 4 is etched.

ざらに、上記実施例の説明では簡単の為に省略したが、
半導体圧力センサの出力を処理する回路を第1の単結晶
シリコン基板1内に形成してもよい。即ち、第4図は出
力処理回路の構成要素として、例えばMOSFETを表
す断面図であり、図において18は第1の単結晶シリコ
ン基板1内に形成されるP−ウェル領域、19.20は
P−ウェル領域18内に形成されるそれぞれN+ソース
拡散領域、ドレイン拡散領域、21はフィールド絶縁膜
、22.23はそれぞれソース電極、トレイン電極、2
4はグー1〜電極、25は絶縁膜であり、その各々は公
知の半導体加工技術により形成される。
Roughly, in the explanation of the above example, it was omitted for the sake of brevity.
A circuit for processing the output of the semiconductor pressure sensor may be formed within the first single crystal silicon substrate 1. That is, FIG. 4 is a cross-sectional view showing, for example, a MOSFET as a component of the output processing circuit. In the figure, 18 is a P-well region formed in the first single crystal silicon substrate 1, 19. - N+ source diffusion region and drain diffusion region formed in the well region 18, 21 is a field insulating film, 22 and 23 are a source electrode and a train electrode, respectively;
Reference numeral 4 indicates the electrodes 1 to 25, and 25 indicates an insulating film, each of which is formed by a known semiconductor processing technique.

又、この発明で使用される凹部3内に封入されるガスは
ヘリウムの他アルゴン等の不活性気体であってもよく、
要は各半導体材料に対し悪影響を及ぼすことのない不活
性なガスであれば何でもよい。
Further, the gas sealed in the recess 3 used in this invention may be an inert gas such as argon other than helium.
In short, any inert gas may be used as long as it does not have an adverse effect on each semiconductor material.

発明の効果 以上述べたようにこの発明によれば、ピエゾ抵抗層を絶
縁層により第1の基板と電気的に完全に分離でき、高温
においてもその特性を安定にすることができるとともに
、何ら再結晶化することなく、もともと単結晶のピエゾ
抵抗層をダイヤフラム上に形成できるので、特性のばら
つきを小さく製造コストを低くでき、ざらに、基準圧室
となる凹部内に不活性気体を封入させたので、その不活
性気体を検出することにより基準圧室の気密性を判断で
き同気密性を保証することができる優れた効果を発揮す
る。
Effects of the Invention As described above, according to the present invention, the piezoresistive layer can be completely electrically separated from the first substrate by the insulating layer, its characteristics can be stabilized even at high temperatures, and there is no possibility of regeneration. Since a single-crystal piezoresistive layer can be formed on the diaphragm without crystallization, variations in characteristics can be reduced and manufacturing costs can be lowered. Therefore, by detecting the inert gas, the airtightness of the reference pressure chamber can be determined and the airtightness can be guaranteed, which is an excellent effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(Q>は本発明の詳細な説明するための
断面図、第2図はヘリウムリークデテクタを示す図、第
3図は別例を説明するための図、第4図は他の別例を説
明するための図、第5図は従来の半導体圧力センサを説
明するための図である。 1は第1の単結晶シリコン基板、3は凹部、4は第2の
単結晶シリコン基板、6はピエゾ抵抗層、7はシリコン
窒化膜、8はBPSG膜でおる。 特許出願人   日本電装 株式会社 代 理 人     弁理士  恩1)博宣第1図
1(a) to (Q>) are sectional views for explaining the present invention in detail, FIG. 2 is a diagram showing a helium leak detector, FIG. 3 is a diagram for explaining another example, and FIG. 4 is a diagram for explaining a helium leak detector. 5 is a diagram for explaining another example, and FIG. 5 is a diagram for explaining a conventional semiconductor pressure sensor. 1 is a first single-crystal silicon substrate, 3 is a recessed portion, and 4 is a second single-crystal silicon substrate. A crystalline silicon substrate, 6 is a piezoresistive layer, 7 is a silicon nitride film, and 8 is a BPSG film. Patent applicant Nippondenso Co., Ltd. Agent Patent attorney On 1) Hironobu Figure 1

Claims (1)

【特許請求の範囲】 1、第1の基板の主表面に凹部を形成する工程と、半導
体単結晶基板の主表面より不純物を導入することにより
ピエゾ抵抗層を形成し、引続き、該主表面上に絶縁層を
形成する工程と、 不活性気体の雰囲気中にて前記第1の基板の主表面と前
記半導体単結晶基板の主表面とを接合することにより、
前記第1の基板凹部と前記半導体単結晶基板のダイヤフ
ラムとなる前記絶縁層により形成される空間に同不活性
気体を封入する工程と、 前記半導体単結晶基板の他表面側よりエッチングするこ
とにより、前記第1の基板の主表面の上側にダイヤフラ
ムとなる前記絶縁層、及びピエゾ抵抗層を形成する工程
と を備えることを特徴とする半導体圧力センサの製造方法
。 2、前記絶縁層は、その表面がほぼ平滑なものである特
許請求の範囲第1項に記載の半導体圧力センサの製造方
法。
[Claims] 1. Forming a recess on the main surface of the first substrate and introducing impurities from the main surface of the semiconductor single crystal substrate to form a piezoresistive layer, and then forming a piezoresistive layer on the main surface. and bonding the main surface of the first substrate and the main surface of the semiconductor single crystal substrate in an inert gas atmosphere.
a step of filling the inert gas into a space formed by the first substrate recess and the insulating layer that will become a diaphragm of the semiconductor single crystal substrate; and etching from the other surface side of the semiconductor single crystal substrate. A method for manufacturing a semiconductor pressure sensor, comprising the step of forming the insulating layer serving as a diaphragm and a piezoresistive layer above the main surface of the first substrate. 2. The method of manufacturing a semiconductor pressure sensor according to claim 1, wherein the insulating layer has a substantially smooth surface.
JP7207687A 1986-12-18 1987-03-25 Manufacture of semiconductor pressure sensor Pending JPS63237480A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7207687A JPS63237480A (en) 1987-03-25 1987-03-25 Manufacture of semiconductor pressure sensor
US07/132,573 US4975390A (en) 1986-12-18 1987-12-08 Method of fabricating a semiconductor pressure sensor
DE3743080A DE3743080C2 (en) 1986-12-18 1987-12-18 Method of manufacturing a semiconductor pressure sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7207687A JPS63237480A (en) 1987-03-25 1987-03-25 Manufacture of semiconductor pressure sensor

Publications (1)

Publication Number Publication Date
JPS63237480A true JPS63237480A (en) 1988-10-03

Family

ID=13478953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7207687A Pending JPS63237480A (en) 1986-12-18 1987-03-25 Manufacture of semiconductor pressure sensor

Country Status (1)

Country Link
JP (1) JPS63237480A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108885165A (en) * 2016-03-31 2018-11-23 京瓷株式会社 Strain gauge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108885165A (en) * 2016-03-31 2018-11-23 京瓷株式会社 Strain gauge

Similar Documents

Publication Publication Date Title
US4975390A (en) Method of fabricating a semiconductor pressure sensor
CN106257254B (en) Pressure sensor generating a transducing signal with reduced ambient temperature dependency and method of manufacturing the same
EP0506491B1 (en) An overpressure-protected differential pressure sensor and method of making the same
US4791465A (en) Field effect transistor type semiconductor sensor and method of manufacturing the same
JP2508070B2 (en) Pressure detecting element and manufacturing method thereof
JPS63237480A (en) Manufacture of semiconductor pressure sensor
US6495389B2 (en) Method for manufacturing semiconductor pressure sensor having reference pressure chamber
JPH11220137A (en) Semiconductor pressure sensor and manufacture thereof
JPH07183477A (en) Manufacture of semiconductor substrate
KR940010492B1 (en) Silicon structure for sensor and manufacturing method thereof
CN115127718A (en) Silicon carbide pressure sensor and manufacturing method thereof
JPH0831608B2 (en) Method for manufacturing semiconductor pressure sensor
JP2876617B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JP2570712B2 (en) Semiconductor pressure sensor
JPH07107938B2 (en) Method for manufacturing semiconductor pressure sensor
JPS6080281A (en) Semiconductor pressure sensor and manufacture thereof
JPS6097676A (en) Semiconductor pressure sensor and manufacture thereof
JP2864723B2 (en) Pressure detector and method of manufacturing the same
JP2000046667A (en) Semiconductor pressure sensor element
JP2007292658A (en) Pressure sensor and manufacturing method of same
JPS60121777A (en) Joining method of silicon crystal
JP2638824B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPH07105504B2 (en) Semiconductor strain detector
JPS63311774A (en) Semiconductor pressure sensor and manufacture thereof
JPS5898983A (en) Manufacture of semiconductor pressure transducer