JPS63234743A - Signal multiplexzation equipment - Google Patents
Signal multiplexzation equipmentInfo
- Publication number
- JPS63234743A JPS63234743A JP6786687A JP6786687A JPS63234743A JP S63234743 A JPS63234743 A JP S63234743A JP 6786687 A JP6786687 A JP 6786687A JP 6786687 A JP6786687 A JP 6786687A JP S63234743 A JPS63234743 A JP S63234743A
- Authority
- JP
- Japan
- Prior art keywords
- order group
- signals
- group pcm
- signal
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 abstract description 12
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 abstract 1
- 238000002135 phase contrast microscopy Methods 0.000 description 69
- 230000005540 biological transmission Effects 0.000 description 28
- 238000000926 separation method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 239000012782 phase change material Substances 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号を多重化する通信装置に関し、特に装置の
異常を検出する機能を備えた信号多重化装置に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a communication device that multiplexes signals, and more particularly to a signal multiplexing device that has a function of detecting an abnormality in the device.
第２図に従来の信号多重化装置のブロック図を示す。こ
の装置は送信時に、多重化後の１群の高次群ＰＣＭ信号
を再び低次群ＰＣＭ信号に戻し、多重化前の低次群ＰＣ
Ｍ信号と比較することによって装置の異常を検出してい
る。FIG. 2 shows a block diagram of a conventional signal multiplexing device. At the time of transmission, this device returns one group of high-order group PCM signals after multiplexing to low-order group PCM signals, and converts the low-order group PCM signals before multiplexing into
Abnormalities in the device are detected by comparing with the M signal.
すなわち、ｎ群の低次群ＰＣＭ信号５ＩＮＩ〜Ｓ ＩＮ
ｎはＢ−０部１０１でバイポーラ信号からユニポーラ信
号に変換され、送信側本線系２００の送信メモリ部１０
２とビット照合系３００の送信メモリ部１５に記憶され
る。送信メモリ部１０２に記憶されたｎ群の低次群ＰＣ
Ｍ信号は多重化部１０３からのタイミングで同期化して
読み出され、多重化部１０３で１群の高次群ＰＣＭ信号
に多重化される。この信号はＵ−Ｂ部１０４でユニポー
ラ信号からバイポーラ信号５ＯＵＴに変換されて伝送路
に送出される。That is, n groups of low-order group PCM signals 5INI to SIN
n is converted from a bipolar signal to a unipolar signal in the B-0 section 101, and is sent to the transmission memory section 10 of the transmission side main line system 200.
2 and is stored in the transmission memory section 15 of the bit matching system 300. n groups of low-order group PCs stored in the transmission memory section 102
The M signals are read out in synchronization with the timing from the multiplexer 103, and multiplexed into one group of higher-order group PCM signals by the multiplexer 103. This signal is converted from a unipolar signal to a bipolar signal 5OUT by the U-B section 104 and sent to the transmission path.
また、多重化部１０３からの１群の高次群ＰＣＭ信号１
０８は、ビット照合系３００の分離部１８で再びｎ群の
低次群ＰＣＭ信号に分離され、受信メモリ部１７に記憶
される。送信メモリ部１５と受信メモリ部１７とに記憶
された両像次群ＰＣＭ信号は、ビット比較部１６のタイ
ミングで同期化して読み出され、ビット比較部１６によ
りこれら信号の各ビットが照合される。その結果、ビッ
トが不一致となった場合は、送信メモリ部１０２あるい
は多重化部１０３に異常が発生していることになる。Also, one group of high-order group PCM signals 1 from the multiplexing section 103
08 is again separated into n groups of low-order group PCM signals by the separation unit 18 of the bit matching system 300 and stored in the reception memory unit 17. Both image next group PCM signals stored in the transmission memory section 15 and the reception memory section 17 are read out in synchronization with the timing of the bit comparison section 16, and each bit of these signals is compared by the bit comparison section 16. . As a result, if the bits do not match, it means that an abnormality has occurred in the transmission memory section 102 or the multiplexing section 103.
この装置は受信時にもこのようなビット照合を行って装
置の異常を検出している。これについて次に説明する。This device also performs such bit verification during reception to detect abnormalities in the device. This will be explained next.
受信側本線系４００で受信された高次群ＰＣＭ信号ＲＩ
ＮはＢ−０部１１０でユニポーラ信号に変換される。そ
の後、分離部１１１でｎ群の低次群ＰＣＭ信号に分離さ
れ、受信メモリ部１１２に記憶される。受信メモリ部１
１２から読み出された低次群ＰＣＭ信号はＵ−８部１１
３でバイポーラ信号ＲＯＵＴＩ〜ＲＯＵＴｎに変換され
、伝送路に送出される。High-order group PCM signal RI received by the receiving side main line system 400
N is converted into a unipolar signal in the B-0 section 110. Thereafter, the signal is separated into n groups of low-order group PCM signals by the separation section 111 and stored in the reception memory section 112. Reception memory section 1
The low-order group PCM signal read from 12 is sent to U-8 section 11.
3, the signals are converted into bipolar signals ROUTI to ROUTn and sent to the transmission path.
また、Ｂ−０部１１０でユニポーラ信号に変換された１
群の高次群ＰＣＭ信号１１４はビット照合系３００の分
離部１８でｎ群の低次群ＰＣＭ信号に分離され、受信メ
モリ部１７に記憶される。一方、受信側本線系４００で
分離された低次群ＰＣＭ信号はビット照合系３００の送
信メモリ部１５に記憶される。Also, 1 converted into a unipolar signal in the B-0 section 110
The high-order group PCM signals 114 of the group are separated into n groups of low-order group PCM signals by the separation section 18 of the bit matching system 300 and stored in the reception memory section 17. On the other hand, the low-order group PCM signal separated by the receiving side main line system 400 is stored in the transmission memory section 15 of the bit matching system 300.
送信メモリ部１５と受信メモリ部１７にそれぞれ記憶さ
れた低次群ＰＣＭ信号は、ビット比較部１６のタイミン
グでそれぞれ読み出され、ビット比較部１６によりこれ
ら信号の各ビットが照合される。その結果、ビットが不
一致となった場合は、分離部１１１あるいは受信メモリ
部１１２に異常が発生していることになる。The low-order group PCM signals respectively stored in the transmission memory section 15 and the reception memory section 17 are read out at the timing of the bit comparison section 16, and each bit of these signals is compared by the bit comparison section 16. As a result, if the bits do not match, it means that an abnormality has occurred in the separation section 111 or the reception memory section 112.
上述した従来の信号多重化装置では、多重化される低次
群ＰＣＭ信号の数ｎだけ前記送信／受信メモリ部と前記
ビット比較部からなるピント照合部を設ける必要がある
。そのため回路規模が太き（、コストの点で不利である
。In the above-described conventional signal multiplexing device, it is necessary to provide as many focus matching sections each consisting of the transmission/reception memory section and the bit comparison section as the number n of low-order group PCM signals to be multiplexed. Therefore, the circuit scale is large (and disadvantageous in terms of cost).
本発明の目的は、とのような欠点を除去し、回路規模が
小さく、低コスト化が可能な信号多重化装置を提供する
ことにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a signal multiplexing device that eliminates the above disadvantages, has a small circuit scale, and is capable of reducing costs.
本発明は、第１の多重化部を備え、複数の低次群ＰＣＭ
信号をこの多重化部により１群の高次群ＰＣＭ信号に多
重化して出力する装置において、前記低次群ＰＣＭ信号
を記憶するメモリ部と、このメモリ部から読み出した前
記低次群ＰＣＭ信号を１群の高次群ＰＣＭ信号に多重化
する第２の多重化部と、
前記第１の多重化部により多重化された１群の高次群Ｐ
ＣＭ信号と、前記第２の多重化部により多重化部された
１群の高次群ＰＣＭ信号とを比較し、これら２つの信号
の各ビットが一致するか否かを検査する比較部とを備え
たことを特徴とする。The present invention includes a first multiplexing section, and a plurality of low-order group PCMs.
The apparatus for multiplexing signals into a group of high-order group PCM signals by the multiplexing section and outputting the same includes a memory section for storing the low-order group PCM signals, and a memory section for storing the low-order group PCM signals read from the memory section. a second multiplexing unit that multiplexes the high-order group PCM signals into the high-order group PCM signals; and one group of high-order groups P multiplexed by the first multiplexing unit.
a comparison section that compares the CM signal and one group of high-order group PCM signals multiplexed by the second multiplexing section, and tests whether each bit of these two signals matches. It is characterized by
次に本発明の一実施例について説明する。 Next, one embodiment of the present invention will be described.
第１図に本実施例のブロック図を示す。この装置は、送
信側本線系２０１、ビット照合系３ｏ１、ならびに受信
側本線系４０１によって構成されている。FIG. 1 shows a block diagram of this embodiment. This device is composed of a transmitting side main line system 201, a bit matching system 3o1, and a receiving side main line system 401.
まず、送信側本線系２０１について説明する。Ｂ−０部
１は伝送路から入力されたｎ群の低次群ＰＣＭ信号５Ｉ
ＮＩ〜５ＩＮｎをバイポーラ信号からユニポーラ信号に
変換し、後述する送信メモリ部２とビット照合系３０１
に出力する。送信メモリ部２はＢ−０部１からの低次群
ＰＣＭ信号を記憶する。記憶された信号は後述する多重
化部３のタイミングで同期化してそれぞれ読み出され、
多重化部３に入力される。First, the transmitting side main line system 201 will be explained. B-0 section 1 receives n groups of low-order group PCM signals 5I input from the transmission path.
NI to 5INn are converted from bipolar signals to unipolar signals, and sent to the transmission memory section 2 and bit matching system 301, which will be described later.
Output to. The transmission memory section 2 stores the low-order group PCM signal from the B-0 section 1. The stored signals are read out in synchronization with the timing of the multiplexing unit 3, which will be described later.
The signal is input to the multiplexing section 3.
多重化部３は送信メモリ部２から読み出されたｎ群の低
次群ＰＣＭ信号を１群の高次群ＰＣＭ信号に多重化し、
Ｕ−８部４とビット照合系３０１に出力する。Ｕ−８部
４は多重化部３からの１群の高次群ＰＣＭ信号をユニポ
ーラ信号からバイポーラ信号に変換して伝送路に出力す
る。The multiplexing unit 3 multiplexes n groups of low-order group PCM signals read from the transmission memory unit 2 into one group of high-order group PCM signals,
It is output to the U-8 section 4 and the bit verification system 301. The U-8 section 4 converts one group of high-order group PCM signals from the multiplexing section 3 from unipolar signals to bipolar signals, and outputs the converted signals to the transmission path.
このように構成された送信側本線系２０１にｎ群の低次
群ＰＣＭ信号５ＩＮＩ〜５ＩＮｎが入力されると、これ
らの信号はＢ−０部１においてまずバイポーラ信号から
ユニポーラ信号に変換された後、送信メモリ部２に記憶
される。記憶された信号は多重化部３のタイミングで同
期化してそれぞれ読み出され、多重化部３に入力される
。多重化部３は送信メモリ部２から読み出されたｎ群の
低次群ＰＣＭ信号を１群の高次群ＰＣＭ信号に多重化し
、Ｕ−８部４とビット照合系３０１に出力する。When n groups of low-order group PCM signals 5INI to 5INn are input to the transmitting main line system 201 configured as described above, these signals are first converted from bipolar signals to unipolar signals in the B-0 unit 1, and then converted into unipolar signals. , are stored in the transmission memory section 2. The stored signals are read out in synchronization with the timing of the multiplexer 3 and input to the multiplexer 3. The multiplexing unit 3 multiplexes n groups of low-order group PCM signals read from the transmission memory unit 2 into one group of high-order group PCM signals, and outputs the signal to the U-8 unit 4 and the bit matching system 301.
Ｕ−８部４は多重化部３からの１群の高次群ＰＣＭ信号
をユニポーラ信号からバイポーラ信号に変換して伝送路
に出力する。The U-8 section 4 converts one group of high-order group PCM signals from the multiplexing section 3 from unipolar signals to bipolar signals, and outputs the converted signals to the transmission path.
次に、受信側本線系４０１について説明する。Ｂ−０部
１０は伝送路から入力された１群の高次群ＰＣＭ信号Ｒ
ＴＮをバイポーラ信号からユニポーラ信号に変換し、そ
の出力を分離部１１とビット照合系３０１に供給する。Next, the receiving side main line system 401 will be explained. The B-0 section 10 receives one group of high-order group PCM signals R input from the transmission line.
TN is converted from a bipolar signal to a unipolar signal, and the output thereof is supplied to the separation unit 11 and the bit matching system 301.
分離部１１はＢ−０部１０からの１群の高次群ＰＣＭ信
号をｎ群の低次群ＰＣＭ信号に分離する。受信メモリ部
１２は分離部１１からの低次群ＰＣ，Ｍ信号を記憶し、
その読み出し信号はＵ−８部１３とビット照合系３０１
に出力する。Ｕ−８部１３は受信メモリ部１２から読み
出された低次群ＰＣＭ信号をユニポーラ信号からバイポ
ーラ信号に変換し、ｎ群の低次群ＰＣＭ信号ＲＯＵＴＩ
〜ＲＯＵＴｎとして伝送路に出力する。The separation unit 11 separates one group of high-order group PCM signals from the B-0 unit 10 into n groups of low-order group PCM signals. The reception memory section 12 stores the low-order group PC, M signals from the separation section 11,
The read signal is sent to the U-8 section 13 and the bit collation system 301.
Output to. The U-8 unit 13 converts the low-order group PCM signal read from the reception memory unit 12 from a unipolar signal to a bipolar signal, and converts the low-order group PCM signal ROUTI of n groups.
- Output to the transmission line as ROUTn.
このように構成された受信側本線系４０１に１群の高次
群ＰＣＭ信号ＲＩＮが入力されると、この信号はＢ−０
部１０でバイポーラ信号からユニポーラ信号に変換され
た後、分離部１１に入力され、そこでｎ群の低次群ＰＣ
Ｍ信号に分離される。受信メモリ部１２は分離されたこ
れらｎ群の低次群ＰＣＭ信号をそれぞれ記憶する。そし
て、記憶されたｎ群の低次群ＰＣＭ信号は、受信メモリ
部１２から読み出され、Ｕ−８部１３とビット照合系３
０１に出力される。Ｕ−８部１３はこれらの信号を受は
取ると、ユニポーラ信号からバイポーラ信号に変換し、
ｎ群の低次群ＰＣＭ信号ＲＯＵＴＩ 〜ＲＯＵＴｎとし
て伝送路に出力する。When one group of high-order group PCM signals RIN is input to the receiving side main line system 401 configured in this way, this signal becomes B-0.
After the bipolar signal is converted into a unipolar signal in section 10, it is input to separation section 11, where n groups of low-order group PCs are
It is separated into M signals. The reception memory unit 12 stores each of these n groups of separated low-order group PCM signals. Then, the stored n groups of low-order group PCM signals are read out from the reception memory section 12, and sent to the U-8 section 13 and the bit matching system 3.
01. When the U-8 unit 13 receives these signals, it converts the unipolar signal into a bipolar signal,
It is output to the transmission line as n groups of low-order group PCM signals ROUTI to ROUTn.
次に、ビット照合系３０１について説明する。送信メモ
リ部５は送信側本線系２０１のＢ−０部１あるいは受信
側本線系４０１の受信メモリ部１２からの低次群ＰＣＭ
信号を記憶する。記憶された信号は多重化部６のタイミ
ングで同期化してそれぞれ読み出され、多重化部６に入
力される。多重化部６は送信メモリ部５から読み出され
た送信側本線系２０１または受信側本線系４０１からの
ｎ群の低次群ＰＣＭ信号を１群の高次群ＰＣＭ信号９に
多重化する。ビット比較部７は多重化部６からの１群の
高次群ＰＣＭ信号９と、送信側本線系２０１からの１群
の高次群ＰＣＭ信号８または受信側本線系４０１からの
１群の高次群ＰＣＭ信号１４とを比較し、これら２つの
信号の各ビットを照合する。Next, the bit matching system 301 will be explained. The transmitting memory unit 5 stores the low-order group PCM from the B-0 unit 1 of the transmitting side main line system 201 or the receiving memory unit 12 of the receiving side main line system 401.
Memorize the signal. The stored signals are read out in synchronization with the timing of the multiplexer 6 and input to the multiplexer 6 . The multiplexing unit 6 multiplexes n groups of low-order group PCM signals from the transmitting side main line system 201 or the receiving side main line system 401 read from the transmission memory unit 5 into one group of high-order group PCM signals 9. The bit comparison unit 7 receives one group of high-order group PCM signals 9 from the multiplexing unit 6 and one group of high-order group PCM signals 8 from the transmitting side main line system 201 or one group of high order group PCM signals 14 from the receiving side main line system 401. and match each bit of these two signals.
ビット照合系３０１の動作について、まず送信側本線系
２０１の異常を検出する場合を説明する。Ｂ−０部１か
らｎ群の低次群ＰＣＭ信号が入力されると、送信メモリ
部５はこれらの信号をそれぞれ記憶する。記憶された各
信号は多重化部６のタイミングで同期化してそれぞれ読
み出され、多重化部６に入力される。多重化部６はこれ
らｎ群の低次群ＰＣＭ信号を１群の高次群ＰＣＭ信号９
に多重化する。ビット比較部７は多重化部６からのこの
１群の高次群ＰＣＭ信号９と、送信側本線系２０１の多
重化部３からの１群の高次群ＰＣＭ信号８とを比較し、
これら２つの信号の各ビットを照合する。その結果、ビ
ットが不一致となった場合は、送信メモリ部２あるいは
多重化部３に異常が発生していることになる。送信側本
線系２０１の装置異常はこのようにして検出される。Regarding the operation of the bit verification system 301, the case where an abnormality in the transmitting side main line system 201 is detected will be described first. When n groups of low-order group PCM signals are input from the B-0 section 1, the transmission memory section 5 stores these signals, respectively. Each of the stored signals is read out in synchronization with the timing of the multiplexer 6 and input to the multiplexer 6 . The multiplexing unit 6 converts these n groups of low-order group PCM signals into one group of high-order group PCM signals 9.
multiplexed into The bit comparison unit 7 compares this one group of high-order group PCM signals 9 from the multiplexing unit 6 with one group of high-order group PCM signals 8 from the multiplexing unit 3 of the transmitting main line system 201,
Each bit of these two signals is compared. As a result, if the bits do not match, it means that an abnormality has occurred in the transmission memory section 2 or the multiplexing section 3. A device abnormality in the sending main line system 201 is detected in this way.
次に、受信側本線系４０１の異常を検出する場合につい
て説明する。受信メモリ部１２からｎ群の低次群ＰＣＭ
信号が入力されると、送信メモリ部５はこれらの信号を
それぞれ記憶する。記憶された各信号は多重化部６のタ
イミングで同期化してそれぞれ読み出され、多重化部６
に入力される。多重化部６はこれらｎ群の低次群ＰＣＭ
信号を１群の高次群ＰＣＭ信号９に多重化する。ビット
比較部７は多重化部６からのこの１群の高次群ＰＣＭ信
号９と、受信側本線系４０１のＢ −０部１０からの１
群の高次群ＰＣＭ信号１４とを比較し、これら２つの信
号の各ビットを照合する。その結果、ビットが不一致と
なった場合は、受信メモリ部１２あるいは分離部１１に
異常が発生していることになる。Next, a case will be described in which an abnormality in the receiving side main line system 401 is detected. n groups of low-order group PCMs from the reception memory section 12
When signals are input, the transmission memory section 5 stores these signals respectively. Each stored signal is read out in synchronization with the timing of the multiplexer 6, and the multiplexer 6
is input. The multiplexing unit 6 uses these n groups of low-order group PCMs.
The signals are multiplexed into a group of higher-order group PCM signals 9. The bit comparison section 7 receives this one group of high-order group PCM signals 9 from the multiplexing section 6 and the one from the B-0 section 10 of the receiving side main line system 401.
The higher order group PCM signal 14 of the group is compared and each bit of these two signals is matched. As a result, if the bits do not match, it means that an abnormality has occurred in the receiving memory section 12 or the separating section 11.
受信側本線系４０１の装置異常はこのようにして検出さ
れる。A device abnormality in the receiving side main line system 401 is detected in this way.
以上説明したように本発明は、第１の多重化部を備え、
複数の低次群ＰＣＭ信号をこの多重化部により１群の高
次群ＰＣＭ信号に多重化して出力する装置において、前
記低次群ＰＣＭ信号を記憶するメモリ部と、このメモリ
部から読み出した前記低次群ＰＣＭ信号を１群の高次群
ＰＣＭ信号に多重化する第２の多重化部と、前記第１の
多重化部により多重化された１群の高次群ＰＣＭ信号と
、前記第２の多重化部により多重化された１群の高次群
ＰＣＭ信号とを比較し、これら２つの信号の各、ビット
が一致するか否かを検査する比較部とを備え、前記第２
の多重化部によりｎ群の低次群ＰＣＭ信号を多重化し、
１群の高次群ＰＣＭ信号とした後、前記第１の多重化部
からの１群の高次群ＰＣＭ信号と比較し、ビット照合を
行う。As explained above, the present invention includes a first multiplexing section,
A device that multiplexes a plurality of low-order group PCM signals into one group of high-order group PCM signals by this multiplexing section and outputs the multiplexed signal includes a memory section that stores the low-order group PCM signals, and a memory section that stores the low-order group PCM signals read from the memory section. a second multiplexing section that multiplexes the group PCM signals into a group of high-order group PCM signals; a group of high-order group PCM signals multiplexed by the first multiplexing section; and the second multiplexing section. a comparison unit that compares one group of multiplexed high-order group PCM signals and checks whether or not the bits of each of these two signals match;
multiplexing n groups of low-order group PCM signals by a multiplexing unit;
After generating one group of high-order group PCM signals, they are compared with one group of high-order group PCM signals from the first multiplexer to perform bit matching.
従って、この信号多重化装置では、多重化される低次群
ＰＣＭ信号の数ｎだけビット照合部を設ける必要がなく
、そのため回路規模を小さくでき、低コスト化が可能で
ある。Therefore, in this signal multiplexing device, there is no need to provide bit collation sections equal to the number n of low-order group PCM signals to be multiplexed, and therefore the circuit scale can be reduced and costs can be reduced.
さらに、低次群でビット照合を行う場合に比べ、ビット
レートが高速であるから、照合に要する時間を短縮でき
、装置障害の早期検出が可能となる。Furthermore, since the bit rate is faster than when bit matching is performed in a low-order group, the time required for matching can be shortened, and device failures can be detected early.
第１図は本発明の一実施例を示すブロック図、第２図は
従来の信号多重化装置を示すブロック図である。
ｌ、１０・・・・・Ｂ−Ｕ部
２．５・・・・・送信メモリ部
３．６・・・・・多重化部
４．１３・・・・・Ｕ−Ｂ部
７・・・・・・・ビット比較部
１１・・・・・・・分離部FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional signal multiplexing device. l, 10...B-U section 2.5...Transmission memory section 3.6...Multiplexing section 4.13...U-B section 7... ...Bit comparison section 11 ... Separation section
Claims (1)
をこの多重化部により１群の高次群ＰＣＭ信号に多重化
して出力する装置において、 前記低次群ＰＣＭ信号を記憶するメモリ部と、このメモ
リ部から読み出した前記低次群ＰＣＭ信号を１群の高次
群ＰＣＭ信号に多重化する第２の多重化部と、 前記第１の多重化部により多重化された１群の高次群Ｐ
ＣＭ信号と、前記第２の多重化部により多重化部された
１群の高次群ＰＣＭ信号とを比較し、これら２つの信号
の各ビットが一致するか否かを検査する比較部とを備え
たことを特徴とする信号多重化装置。(1) A device comprising a first multiplexing unit and multiplexing a plurality of low-order group PCM signals into a group of high-order group PCM signals by the multiplexing unit and outputting the same, comprising a memory for storing the low-order group PCM signals. a second multiplexing unit that multiplexes the low-order group PCM signals read from the memory unit into one group of high-order group PCM signals; and one group of high-order group PCM signals multiplexed by the first multiplexing unit. P
a comparison section that compares the CM signal and one group of high-order group PCM signals multiplexed by the second multiplexing section, and tests whether each bit of these two signals matches. A signal multiplexing device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6786687A JPS63234743A (en) | 1987-03-24 | 1987-03-24 | Signal multiplexzation equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6786687A JPS63234743A (en) | 1987-03-24 | 1987-03-24 | Signal multiplexzation equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63234743A true JPS63234743A (en) | 1988-09-30 |
Family
ID=13357274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6786687A Pending JPS63234743A (en) | 1987-03-24 | 1987-03-24 | Signal multiplexzation equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63234743A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03107226A (en) * | 1989-09-20 | 1991-05-07 | Fujitsu Denso Ltd | Monitor for multiplex system |
-
1987
- 1987-03-24 JP JP6786687A patent/JPS63234743A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03107226A (en) * | 1989-09-20 | 1991-05-07 | Fujitsu Denso Ltd | Monitor for multiplex system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5163298B2 (en) | Information processing apparatus, data transmission apparatus, and data transmission method | |
| JP3545437B2 (en) | Packet switching test method and apparatus | |
| NO774319L (en) | PROCEDURE FOR FRAMEWORK SYNCHRONIZATION OF A TIME MULTIPLEX SYSTEM | |
| JPS63234743A (en) | Signal multiplexzation equipment | |
| JPS60260291A (en) | Time slot completeness circuit | |
| US5963545A (en) | Fault evaluating system for transmission apparatus | |
| JPH0323732A (en) | Frame synchronization processing system | |
| US6490317B1 (en) | Data, path and flow integrity monitor | |
| JP2704106B2 (en) | Frame synchronization method for data signal multiplex transmission equipment | |
| SE461432B (en) | TIME MULTIPLEX COUPLING SYSTEM WITH EQUIPMENT FOR TESTING AVAILABLE TIME LOCK ROAD | |
| KR100518079B1 (en) | Error Checking Apparatus For Data Channel | |
| JP2954027B2 (en) | Time division multiplex relay system | |
| JPH05204692A (en) | Failure detecting/separating system for information processor | |
| JPH04239830A (en) | Signal converter | |
| JPH0710061B2 (en) | Demultiplexing circuit | |
| JPS63306726A (en) | Bit collation device for multiplex converter | |
| JPS61227447A (en) | Fault supervisory system | |
| JPH06326716A (en) | Communication bus supervisory equipment | |
| JP2746144B2 (en) | Selective monitoring system | |
| JPH07254901A (en) | Cell transmission test system | |
| JPH05292068A (en) | Signal switching system | |
| JPH0514435A (en) | In-equipment monitor system | |
| JPH10222386A (en) | Parity error detection system | |
| JPH01256833A (en) | Parity error detection system by line | |
| JPH0242838A (en) | Duplexing line switching system |