JPS63228816A - 移相回路 - Google Patents
移相回路Info
- Publication number
- JPS63228816A JPS63228816A JP62061093A JP6109387A JPS63228816A JP S63228816 A JPS63228816 A JP S63228816A JP 62061093 A JP62061093 A JP 62061093A JP 6109387 A JP6109387 A JP 6109387A JP S63228816 A JPS63228816 A JP S63228816A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- resistor
- capacitor
- effect transistor
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010363 phase shift Effects 0.000 title claims description 16
- 230000005669 field effect Effects 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 abstract description 18
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電界効果トランジスタと、可変容量ダイオードを用いた
並列同調回路とにより、入力信号の位相を所望の位相に
調整するものであり、数１００ＭＨｚ以上の高速クロッ
ク信号の最適位相制御に適用できるものである。
並列同調回路とにより、入力信号の位相を所望の位相に
調整するものであり、数１００ＭＨｚ以上の高速クロッ
ク信号の最適位相制御に適用できるものである。
本発明は、高速クロック信号等の信号の位相を調整する
移相回路に関するものである。
移相回路に関するものである。
ディジタル信号伝送方式に於いては、受信パルスを再生
クロック信号を用いて識別するが、識別誤りを最小とす
る為には、受信パルスの中央を識別タイミングとする必
要がある。その為、受信信号波形を識別し易いように等
化増幅した等化出力信号と、識別用の再生クロック信号
との何れか一方の時間位置を調整する為の位相調整回路
が必要となる。
クロック信号を用いて識別するが、識別誤りを最小とす
る為には、受信パルスの中央を識別タイミングとする必
要がある。その為、受信信号波形を識別し易いように等
化増幅した等化出力信号と、識別用の再生クロック信号
との何れか一方の時間位置を調整する為の位相調整回路
が必要となる。
このような位相調整回路として移相回路が用いられるも
のであり、低速ディジタル信号伝送方式に於いては、比
較的簡単に位相調整が可能であるが、光デイジタル信号
伝送方式等の高速ディジタル信号伝送方式に於いては、
高速信号の位相を調整するものであるから、構成が複雑
となる。従って、高速信号の位相を安定に且つ簡単な構
成で調整できるようにすることが要望されている。
のであり、低速ディジタル信号伝送方式に於いては、比
較的簡単に位相調整が可能であるが、光デイジタル信号
伝送方式等の高速ディジタル信号伝送方式に於いては、
高速信号の位相を調整するものであるから、構成が複雑
となる。従って、高速信号の位相を安定に且つ簡単な構
成で調整できるようにすることが要望されている。
従来の移相回路として最も単純な構成として、同軸ケー
ブルを用いた構成が知られている。この移相回路は、同
軸ケーブルを遅延線として用いるもので、その長さを調
整することにより、信号位相を調整するものであり、同
軸ケーブルを切断して長さを短くすることはできるが、
長（することは困難である。
ブルを用いた構成が知られている。この移相回路は、同
軸ケーブルを遅延線として用いるもので、その長さを調
整することにより、信号位相を調整するものであり、同
軸ケーブルを切断して長さを短くすることはできるが、
長（することは困難である。
又第４回に示す従来例の移相回路は、コイルＬ１１〜Ｌ
１５とコンデンサＣ１ｌ〜Ｃ１４とを組合せて、同軸ケ
ーブルの特性に近似させ、又抵抗Ｒを終端抵抗とし、入
力タップＴｌ−７４を選択することにより、出力端子Ｏ
ＵＴからの信号位相を調整するものであり、入力タップ
Ｔ１〜Ｔ４の選択によっても、入出力インピーダンスの
整合がくずれない構成である。
１５とコンデンサＣ１ｌ〜Ｃ１４とを組合せて、同軸ケ
ーブルの特性に近似させ、又抵抗Ｒを終端抵抗とし、入
力タップＴｌ−７４を選択することにより、出力端子Ｏ
ＵＴからの信号位相を調整するものであり、入力タップ
Ｔ１〜Ｔ４の選択によっても、入出力インピーダンスの
整合がくずれない構成である。
又第５図に示す従来例の移相回路は、コイルし２１〜Ｌ
２ｎとコンデンサＣ２１〜Ｃ２ｍとを組合せて前述の従
来例と同様に同軸ケーブルの特性に近似させ、それぞれ
の素子値を変更又は素子数を変更することにより、入力
端子ＩＮから入力して出力端子ＯＵＴから出力される信
号位相を調整するものである。
２ｎとコンデンサＣ２１〜Ｃ２ｍとを組合せて前述の従
来例と同様に同軸ケーブルの特性に近似させ、それぞれ
の素子値を変更又は素子数を変更することにより、入力
端子ＩＮから入力して出力端子ＯＵＴから出力される信
号位相を調整するものである。
又第６図に示す従来例の移相回路は、可変容量ダイオー
ド３３と、トランジスタ３２により構成したもので、３
１は入力端子、３４は可変抵抗、３５は出力端子、Ｃ３
１，Ｃ３２はコンデンサ、Ｒ３１〜Ｒ３５は抵抗、＋Ｖ
、−Ｖは電源電圧である。
ド３３と、トランジスタ３２により構成したもので、３
１は入力端子、３４は可変抵抗、３５は出力端子、Ｃ３
１，Ｃ３２はコンデンサ、Ｒ３１〜Ｒ３５は抵抗、＋Ｖ
、−Ｖは電源電圧である。
トランジスタ３２のベースは入力端子３１に接続され、
コレクタは抵抗Ｒ３１を介して＋■の電源に、エミッタ
は抵抗Ｒ３２を介して一■の電源にそれぞれ接続され、
又コレクタに接続されたコンデンサＣ３１，可変容量ダ
イオード３３．コンデンサＣ３２の回路と、エミッタに
接続された抵抗Ｒ３３との回路とが出力端子３５に接続
されている。
コレクタは抵抗Ｒ３１を介して＋■の電源に、エミッタ
は抵抗Ｒ３２を介して一■の電源にそれぞれ接続され、
又コレクタに接続されたコンデンサＣ３１，可変容量ダ
イオード３３．コンデンサＣ３２の回路と、エミッタに
接続された抵抗Ｒ３３との回路とが出力端子３５に接続
されている。
可変抵抗３４により可変容量ダイオード３３の印加電圧
を調整することにより、その容量を可変できるものであ
り、この可変容量ダイオード３３の容量をＣとし、トラ
ンジスタ３２のエミッタと出力端子３５との間に接続し
た抵抗Ｒ３３をＲとし、抵抗Ｒ３１，Ｒ３２を等しい値
とすると、この移相回路の電圧伝達函数Ｔは、 ｊＸ＋Ｒ となる。但し、Ｘ−１／ωＣである。従って、電圧伝達
函数Ｔの絶対値を１とすると、 ＩＴ＝ ２ｔａｎ−’− となるから、可変容量ダイオード３３の容量Ｃを変化さ
せることにより、位相を調整することかできることが判
る。
を調整することにより、その容量を可変できるものであ
り、この可変容量ダイオード３３の容量をＣとし、トラ
ンジスタ３２のエミッタと出力端子３５との間に接続し
た抵抗Ｒ３３をＲとし、抵抗Ｒ３１，Ｒ３２を等しい値
とすると、この移相回路の電圧伝達函数Ｔは、 ｊＸ＋Ｒ となる。但し、Ｘ−１／ωＣである。従って、電圧伝達
函数Ｔの絶対値を１とすると、 ＩＴ＝ ２ｔａｎ−’− となるから、可変容量ダイオード３３の容量Ｃを変化さ
せることにより、位相を調整することかできることが判
る。
従来の同軸ケーブルを用いた移相回路は、同軸ケーブル
を切断してその長さを調整することになり、且つ切断毎
に回路又はコネクタに半田付けする必要があるから、位
相調整が容易でない欠点がある。
を切断してその長さを調整することになり、且つ切断毎
に回路又はコネクタに半田付けする必要があるから、位
相調整が容易でない欠点がある。
又第４図及び第５図に示す従来例の移相回路に於いては
、集中定数回路により分布定数回路を近似する為、高周
波特性が良くない欠点があり、又第４図に於いては、入
力タップＴ１〜Ｔ４の選択毎に半田づけを必要とし、又
第５図に於いても、素子数あるいは素子値の変更毎に半
田づけを必要とするから、位相調整が容易でない欠点が
ある。
、集中定数回路により分布定数回路を近似する為、高周
波特性が良くない欠点があり、又第４図に於いては、入
力タップＴ１〜Ｔ４の選択毎に半田づけを必要とし、又
第５図に於いても、素子数あるいは素子値の変更毎に半
田づけを必要とするから、位相調整が容易でない欠点が
ある。
又第６図に示す従来例の移相回路に於いては、可変容量
ダイオード３３に印加する電圧を可変抵抗３４により連
続的に変化することができるが、Ｓｉバイポーラトラン
ジスタ３２を用いているものであるから、数１００ＭＨ
ｚ以上の周波数では充分な動作が期待できない欠点があ
る。
ダイオード３３に印加する電圧を可変抵抗３４により連
続的に変化することができるが、Ｓｉバイポーラトラン
ジスタ３２を用いているものであるから、数１００ＭＨ
ｚ以上の周波数では充分な動作が期待できない欠点があ
る。
本発明は、数１００ＭＨｚ以上の周波数の信号に対して
も、所望の位相調整を可能とすることを目的とするもの
である。
も、所望の位相調整を可能とすることを目的とするもの
である。
Ｃ問題点を解決するための手段〕
本発明の移相回路は、電界効果トランジスタと並列同調
回路とを用いたものであり、第１図を参照して説明する
。
回路とを用いたものであり、第１図を参照して説明する
。
入力端子１にゲートを接続した電界効果トランジスタ２
のソース及びドレインにそれぞれ抵抗３．４を接続し、
ドレインと出力端子５との間に、可変容量ダイオード７
とコイル８とからなる並列同調回路６を接続し、ソース
と出力端子５との間に抵抗９を接続し、抵抗３に比較し
て抵抗４の値を大きくしたものである。
のソース及びドレインにそれぞれ抵抗３．４を接続し、
ドレインと出力端子５との間に、可変容量ダイオード７
とコイル８とからなる並列同調回路６を接続し、ソース
と出力端子５との間に抵抗９を接続し、抵抗３に比較し
て抵抗４の値を大きくしたものである。
電界効果トランジスタ２の相互コンダクタンスを９ｍ、
抵抗３，４．９をＲｌ＋ ＲＺＩ Ｒ３、並列同調回路
６のリアクタンスをｊｘとすると、電圧伝達函数Ｔは、 となる。そして、各素子の値を、 となるように選定すれば、リアクタンスｊＸの変化によ
り電圧伝達函数Ｔの絶対値は変化しないで位相のみ変化
する。
抵抗３，４．９をＲｌ＋ ＲＺＩ Ｒ３、並列同調回路
６のリアクタンスをｊｘとすると、電圧伝達函数Ｔは、 となる。そして、各素子の値を、 となるように選定すれば、リアクタンスｊＸの変化によ
り電圧伝達函数Ｔの絶対値は変化しないで位相のみ変化
する。
又（１）式から次の条件が得られる。即ち、−Ｒ、Ｒ２
Ｒ３（１＋ −□＞ ・・・−（２）Ｒ，λ この（２）式から、 ＋Ｒ，Ｒ３−Ｒ２Ｒ３−０ 従って、 ＋Ｒ３（Ｒ１−Ｒ２）−０ ”−（Ｒ１＋Ｒ２）＜Ｏ・−・−（３）ｍ となる。即ち、左辺の（Ｒ＋ Ｒｚ）が負となるには
、Ｒ，＜Ｒ２の条件が必要となる。
Ｒ３（１＋ −□＞ ・・・−（２）Ｒ，λ この（２）式から、 ＋Ｒ，Ｒ３−Ｒ２Ｒ３−０ 従って、 ＋Ｒ３（Ｒ１−Ｒ２）−０ ”−（Ｒ１＋Ｒ２）＜Ｏ・−・−（３）ｍ となる。即ち、左辺の（Ｒ＋ Ｒｚ）が負となるには
、Ｒ，＜Ｒ２の条件が必要となる。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第２図は本発明の実施例の回路図であり、１１は入力端
子、１２．１３は電界効果トランジスタ、１４は可変抵
抗、１５は出力端子、１６は並列同調回路、１７は可変
容量ダイオード、１８はコイル、Ｒ１−Ｒ１１は抵抗、
Ｃ１〜Ｃ７はコンデ７４ｊ−１ＬＬ、Ｌ２はチョークコ
イル、＋Ｖ、 −Ｖは電源電圧である。
子、１２．１３は電界効果トランジスタ、１４は可変抵
抗、１５は出力端子、１６は並列同調回路、１７は可変
容量ダイオード、１８はコイル、Ｒ１−Ｒ１１は抵抗、
Ｃ１〜Ｃ７はコンデ７４ｊ−１ＬＬ、Ｌ２はチョークコ
イル、＋Ｖ、 −Ｖは電源電圧である。
入力端子１１にコンデンサＣ１を介して電界効果トラン
ジスタ１２のゲートが接続され、このゲートに、抵抗Ｒ
２，Ｒ３により分圧された電圧がバイアス電圧として印
加される。この電界効果トランジスタ１２は、第１図に
於ける電界効果トランジスタ２に対応し、ドレインにチ
ョークコイルＬｌ及び抵抗Ｒ４を介して＋Ｖの電圧が印
加され、ソースに抵抗Ｒ５，Ｒ６を介して−■の電圧が
印加され、又ドレインとコンデンサＣ５との間に並列同
調回路１６が接続され、ソースとコンデンサＣ５との間
に抵抗Ｒ７とコンデンサＣ３とが接続され、コンデンサ
Ｃ５は電界効果トランジスタ１３のゲートに接続され、
この電界効果トランジスタ１３のドレインは、コンデン
サＣ７を介して出力端子１５に接続されている。又コン
デンサＣ２、Ｃ６は高周波バイパス用である。
ジスタ１２のゲートが接続され、このゲートに、抵抗Ｒ
２，Ｒ３により分圧された電圧がバイアス電圧として印
加される。この電界効果トランジスタ１２は、第１図に
於ける電界効果トランジスタ２に対応し、ドレインにチ
ョークコイルＬｌ及び抵抗Ｒ４を介して＋Ｖの電圧が印
加され、ソースに抵抗Ｒ５，Ｒ６を介して−■の電圧が
印加され、又ドレインとコンデンサＣ５との間に並列同
調回路１６が接続され、ソースとコンデンサＣ５との間
に抵抗Ｒ７とコンデンサＣ３とが接続され、コンデンサ
Ｃ５は電界効果トランジスタ１３のゲートに接続され、
この電界効果トランジスタ１３のドレインは、コンデン
サＣ７を介して出力端子１５に接続されている。又コン
デンサＣ２、Ｃ６は高周波バイパス用である。
電界効果トランジスタ１２のドレインに接続された抵抗
Ｒ４及び並列同調回路１６は、第１図に於ける抵抗４及
び並列同調回路６に対応し、ソースに接続された抵抗Ｒ
５，Ｒ７は、第１図に於ける抵抗３．９に対応する。従
って、抵抗Ｒ４，Ｒ５は、（３）式の条件からＲ４＞Ｒ
５の関係に選定される。
Ｒ４及び並列同調回路１６は、第１図に於ける抵抗４及
び並列同調回路６に対応し、ソースに接続された抵抗Ｒ
５，Ｒ７は、第１図に於ける抵抗３．９に対応する。従
って、抵抗Ｒ４，Ｒ５は、（３）式の条件からＲ４＞Ｒ
５の関係に選定される。
又電界効果トランジスタ１３は、抵抗Ｒ９，Ｒ１０によ
り分圧された電圧がゲートにバイアス電圧として印加さ
れ、ドレインにチョークコイルＬ２を介して＋Ｖの電圧
が印加され、ソースに抵抗Ｒ１１を介して一■の電圧が
印加され、電界効果トランジスタ１２の負荷インピーダ
ンスを高（する為のバッファ回路を構成している。
り分圧された電圧がゲートにバイアス電圧として印加さ
れ、ドレインにチョークコイルＬ２を介して＋Ｖの電圧
が印加され、ソースに抵抗Ｒ１１を介して一■の電圧が
印加され、電界効果トランジスタ１２の負荷インピーダ
ンスを高（する為のバッファ回路を構成している。
並列同調回路１６は、可変容量ダイオード１７とコイル
１８と直流カット用のコンデンサＣ４とにより構成され
、可変容量ダイオード１７には、チョークコイルＬｌを
介して＋Ｖの電圧が印加され、抵抗Ｒ８と可変抵抗１４
とを介して直流電流の経路が形成されるから、可変抵抗
１４により可変容量ダイオード１４の印加電圧を調整し
て、その容量Ｃを調整することができる。
１８と直流カット用のコンデンサＣ４とにより構成され
、可変容量ダイオード１７には、チョークコイルＬｌを
介して＋Ｖの電圧が印加され、抵抗Ｒ８と可変抵抗１４
とを介して直流電流の経路が形成されるから、可変抵抗
１４により可変容量ダイオード１４の印加電圧を調整し
て、その容量Ｃを調整することができる。
入力端子１１と出力端子１５との間の電圧伝達函数Ｔを
、前述のように、 とすることにより、可変容量ダイオード１７の容量Ｃを
変化させることにより、電圧伝達函数Ｔの絶対値を変化
させないで、位相のみ変化させることができる。
、前述のように、 とすることにより、可変容量ダイオード１７の容量Ｃを
変化させることにより、電圧伝達函数Ｔの絶対値を変化
させないで、位相のみ変化させることができる。
又可変容量ダイオード１７のみでなく、コイル１８を用
いて並列同調回路１６を構成していることにより、電界
効果トランジスタ１２の相互コンダクタンス９．Ｉｌの
ばらつきによる利得の変化は、直列同調回路を用いた場
合より小さくなるものである。即ち、第３図に示すよう
に、直列同調回路を用いた場合は、曲線すに示すものと
なり、僅かなｇ、の変化に対して利得ＩＴＩ は大き
く変化することになる。これに対して、本発明のように
、並列同調回路を用いた場合は、曲線ａに示すものとな
り、９、の変化に対しても利得ＩＴ＋ の変化は僅か
なものとなる。又同調回路を用いることにより、リアク
タンスを正負に変化させることができるから、位相の変
化量を大きくすることができる。
いて並列同調回路１６を構成していることにより、電界
効果トランジスタ１２の相互コンダクタンス９．Ｉｌの
ばらつきによる利得の変化は、直列同調回路を用いた場
合より小さくなるものである。即ち、第３図に示すよう
に、直列同調回路を用いた場合は、曲線すに示すものと
なり、僅かなｇ、の変化に対して利得ＩＴＩ は大き
く変化することになる。これに対して、本発明のように
、並列同調回路を用いた場合は、曲線ａに示すものとな
り、９、の変化に対しても利得ＩＴ＋ の変化は僅か
なものとなる。又同調回路を用いることにより、リアク
タンスを正負に変化させることができるから、位相の変
化量を大きくすることができる。
以上説明したように、本発明は、電界効果トランジスタ
２のソースに接続した抵抗３（Ｒ＋）とドレインに接続
した抵抗４（Ｒｚ）とを、１１１２Ｉ〈Ｒ２の関係に選
定し、ドレインに並列同調回路６を接続したものであり
、ＧａＡｓ等の高周波用の電界効果トランジスタ２を用
いることにより、数１００ＭＨｚ以上の高周波のクロッ
ク信号等の位相を安定に調整することができる。又並列
同調回路６を用いたことにより、電界効果トランジスタ
２の相互コンダクタンス９．のばらつきによる利得の変
化が僅かとなるから、所望の特性の移相回路を容易に実
現することができる。
２のソースに接続した抵抗３（Ｒ＋）とドレインに接続
した抵抗４（Ｒｚ）とを、１１１２Ｉ〈Ｒ２の関係に選
定し、ドレインに並列同調回路６を接続したものであり
、ＧａＡｓ等の高周波用の電界効果トランジスタ２を用
いることにより、数１００ＭＨｚ以上の高周波のクロッ
ク信号等の位相を安定に調整することができる。又並列
同調回路６を用いたことにより、電界効果トランジスタ
２の相互コンダクタンス９．のばらつきによる利得の変
化が僅かとなるから、所望の特性の移相回路を容易に実
現することができる。
第１図は本発明の原理説明図、第２図は本発明の実施例
の回路図、第３図は九のばらつきによる利得の変化説明
図、第４図、第５図及び第６図は従来例の移相回路を示
す。 １は入力端子、２は電界効果トランジスタ、３．４．９
は抵抗（Ｒ＋、Ｒｚ、Ｒ３） 、５は出力端子、６は並
列同調回路、７は可変容量ダイオード、８はコイルであ
る。
の回路図、第３図は九のばらつきによる利得の変化説明
図、第４図、第５図及び第６図は従来例の移相回路を示
す。 １は入力端子、２は電界効果トランジスタ、３．４．９
は抵抗（Ｒ＋、Ｒｚ、Ｒ３） 、５は出力端子、６は並
列同調回路、７は可変容量ダイオード、８はコイルであ
る。
Claims (1)
- 【特許請求の範囲】 入力端子（１）にゲートを接続した電界効果トランジス
タ（２）のソース及びドレインにそれぞれ抵抗（３、４
）を接続し、 前記ドレインと出力端子（５）との間に、可変容量ダイ
オード（７）とコイル（８）とからなる並列同調回路（
６）を接続し、 前記ソースと前記出力端子（５）との間に抵抗（９）を
接続し、 前記ソースに接続した抵抗（３）に比較して前記ドレイ
ンに接続した抵抗（４）の値を大きくした ことを特徴とする移相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061093A JPS63228816A (ja) | 1987-03-18 | 1987-03-18 | 移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62061093A JPS63228816A (ja) | 1987-03-18 | 1987-03-18 | 移相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63228816A true JPS63228816A (ja) | 1988-09-22 |
| JPH0520927B2 JPH0520927B2 (ja) | 1993-03-22 |
Family
ID=13161121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62061093A Granted JPS63228816A (ja) | 1987-03-18 | 1987-03-18 | 移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63228816A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995014339A1 (de) * | 1993-11-13 | 1995-05-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung zur taktrückgewinnung |
-
1987
- 1987-03-18 JP JP62061093A patent/JPS63228816A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995014339A1 (de) * | 1993-11-13 | 1995-05-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung zur taktrückgewinnung |
| US5703912A (en) * | 1993-11-13 | 1997-12-30 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Clock-recovery device having cascaded resonance amplifiers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0520927B2 (ja) | 1993-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724083B2 (en) | Method and apparatus for Josephson distributed output amplifier | |
| US5510751A (en) | Line driver with adaptive output impedance | |
| JPS60180308A (ja) | 電気信号グループの伝播時間の増幅器修正器及びこの種の増幅器を含むヘルツ波の中間周波数増幅チヤンネル | |
| US8433259B2 (en) | Gyrator circuit, wide-band amplifier and radio communication apparatus | |
| GB1533266A (en) | Equalization circuits | |
| US3336539A (en) | Variable equalizer system having a plurality of parallel connected tuned circuits | |
| JPS63228816A (ja) | 移相回路 | |
| US3624536A (en) | High-dynamic-range amplifier | |
| US4513250A (en) | Signal cuber | |
| US3388337A (en) | Hybrid balanced push-pull amplifier | |
| JP3312911B2 (ja) | 結合回路 | |
| US2400857A (en) | Selectivity adjustment coupling network | |
| US4087762A (en) | Cable equalization resonant amplifier circuit | |
| US3601718A (en) | Voltage-controlled attenuator and balanced mixer | |
| US3706936A (en) | Selectively switched multi purpose electrical filter | |
| US3443237A (en) | Balanced to unbalanced transistor amplifier | |
| US5089791A (en) | MMIC-compatible power amplifier | |
| JPS63286016A (ja) | 位相調整回路 | |
| EP0130664B1 (en) | Signal cuber | |
| US3701955A (en) | Delay equalizing amplifier having bridge circuit input | |
| US3626216A (en) | Phase shifting circuit | |
| JPS60146510A (ja) | 選択増幅段 | |
| JP2909671B2 (ja) | 広帯域増幅器 | |
| SU1732426A1 (ru) | Усилитель | |
| JPS5935525B2 (ja) | 可変遅延回路 |