JPS63228635A - Probe inspecting apparatus - Google Patents
Probe inspecting apparatusInfo
- Publication number
- JPS63228635A JPS63228635A JP62060960A JP6096087A JPS63228635A JP S63228635 A JPS63228635 A JP S63228635A JP 62060960 A JP62060960 A JP 62060960A JP 6096087 A JP6096087 A JP 6096087A JP S63228635 A JPS63228635 A JP S63228635A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- probe
- reference power
- power supply
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 93
- 238000007689 inspection Methods 0.000 claims abstract description 42
- 239000011111 cardboard Substances 0.000 claims abstract description 18
- 238000012360 testing method Methods 0.000 claims description 51
- 239000010410 layer Substances 0.000 description 32
- 239000004065 semiconductor Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、検査技術に関し、特に、プローブ検査技術に
適用して有効な技術に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to an inspection technique, and particularly to a technique effective when applied to a probe inspection technique.
半導体ウェーハに複数形成されたダイシング工程前の半
導体集積回路装置は、個々にプローブ検査を行っている
。プローブ検査は、良品か不良品かの選別をするために
、半導体集積回路装置の電気的特性を測定している。A plurality of semiconductor integrated circuit devices formed on a semiconductor wafer before a dicing process are individually probe-inspected. Probe testing measures the electrical characteristics of semiconductor integrated circuit devices in order to determine whether they are good or defective.
プローブ検査は、半導体集積回路装置の外部端子（ポン
ディングパッド）にプローブ針を接触させて行っている
。プローブ針は、前記外部端子に対応した位置のプロー
ブカード基板に設けられている。プローブカード基板は
、プローブ検査用治具（以下、プローブ検査装置という
）に保持され、このプローブ検査用治具を介在させてテ
スタに接続されている。プローブ検査装置は、検査用信
号線。Probe testing is performed by bringing a probe needle into contact with an external terminal (ponding pad) of a semiconductor integrated circuit device. The probe needle is provided on the probe card board at a position corresponding to the external terminal. The probe card board is held in a probe testing jig (hereinafter referred to as a probe testing device), and is connected to a tester via the probe testing jig. The probe testing device is used to test signal lines.
電源線等を束ねたケーブル及びコネクタを介在させてテ
スタと接続している。It is connected to the tester through a cable that bundles power wires, etc., and a connector.
プローブ検査装置は、主に、絶縁基板上に配線を設けて
構成されている。絶縁基板上の配線は、前記ケーブルと
プローブカード基板とを接続するように構成されている
。A probe testing device is mainly configured by providing wiring on an insulating substrate. Wiring on the insulating substrate is configured to connect the cable and the probe card board.
なお、プローブ検査技術については、例えば。Regarding probe inspection technology, for example.
日経エレクトロニクス、１９８４年７月１６日号、Ｐρ
、２２１〜２２８に記載されている。Nikkei Electronics, July 16, 1984 issue, Pρ
, 221-228.
しかしながら、本発明者は、前述のプローブ検査技術に
ついて検討した結果、次の問題点が生じることを見出し
た。However, as a result of studying the above-mentioned probe inspection technique, the inventor found that the following problem occurred.
半導体集積回路装置は、高集積化の傾向にあり、出力段
バッファ回路数が増加している。出力段バッファ回路が
一度に動作した場合、過渡的に大電流の出力信号が流れ
るので、電源配線（例えば基準電源配線；Ｏ［Ｖ］）に
電位変動（ノイズ）を生じる。この電位変動は、特に、
基準電源用プローブ針とテスタの基準電源供給源との間
の直列抵抗が無視できない程度の大きさを有するために
、その影響を除去できない、このため、プローブ検査は
、テスタの基準電源供給源に電位変動を生じるので、正
確に行うことができない。本発明者の考察によれば、プ
ローブ検査装置の基ｉ１！電源配線の抵抗値が前記電位
変動に大きく関与していると考えている。Semiconductor integrated circuit devices are becoming highly integrated, and the number of output stage buffer circuits is increasing. When the output stage buffer circuit operates all at once, a large current output signal flows transiently, which causes potential fluctuations (noise) in the power supply wiring (for example, the reference power supply wiring; O[V]). This potential fluctuation is especially
Since the series resistance between the reference power probe needle and the tester's reference power supply source is so large that it cannot be ignored, its influence cannot be removed. This cannot be done accurately because potential fluctuations occur. According to the inventor's considerations, the basis of the probe inspection device i1! We believe that the resistance value of the power supply wiring is greatly involved in the potential fluctuation.
また、プローブ検査装置の検査用入力又は検査用出力信
号配線が前記電位変動を生じた基準電源配線に近接して
いる場合、前記信号配線に漏話による電位変動を生じる
。つまり、前述と同様に、プローブ検査を正確に行うこ
とができない。Further, when the test input or test output signal wiring of the probe testing device is close to the reference power supply wiring that caused the potential fluctuation, potential fluctuation occurs in the signal wiring due to crosstalk. In other words, as described above, probe testing cannot be performed accurately.
本発明の目的は、プローブ検査の検査精度を向上するこ
とが可能な技術を提供することにある。An object of the present invention is to provide a technique that can improve the inspection accuracy of probe inspection.
本発明の他の目的は、電源配線の電位変動を低減するこ
とが可能なプローブ検査装置を提供することにある。Another object of the present invention is to provide a probe inspection device that can reduce potential fluctuations in power supply wiring.
本発明の他の目的は、前記目的を達成すると共に、信号
配線の電位変動を低減することが可能なプローブ検査装
置を提供することにある。Another object of the present invention is to provide a probe inspection device that achieves the above object and can reduce potential fluctuations in signal wiring.
本発明の他の目的は、前記目的を達成すると共に、電源
配線の電位変動が他の配線に影響を与えることを防止す
ることが可能なプローブ検査装置を提供することにある
。Another object of the present invention is to provide a probe testing device that achieves the above object and is capable of preventing potential fluctuations in the power supply wiring from affecting other wiring.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
プローブ検査装置の基準電源配線を複数に分割したこと
を特徴とする。A feature is that the reference power supply wiring of the probe testing device is divided into multiple parts.
また、前記構成に、プローブ検査装置の検査用信号配線
を前記分割されたいずれかの基準電源配線に対向させた
ことを特徴とする。Further, the above configuration is characterized in that the test signal wiring of the probe testing device is made to face one of the divided reference power supply wirings.
また、前記構成に、前記分割された基準電源配線間にそ
の他の電源配線特に電位変動の著しい電源配線を構成し
たことを特徴とする。Further, the above structure is characterized in that other power supply wiring, particularly a power supply wiring whose potential varies significantly, is arranged between the divided reference power supply wirings.
上述した手段によれば、基準電源に用いるプロ−ブ針と
テスタ側基準電源との間の直列抵抗を小さくし、プロー
ブ検査装置の基ＩＰＵｉｌｔ源配線の電位変動をすばや
く低減することができるので、プローブ検査の検査精度
を向上することができる。According to the above-mentioned means, it is possible to reduce the series resistance between the probe needle used for the reference power source and the tester-side reference power source, and quickly reduce potential fluctuations in the base IPUilt source wiring of the probe testing device. The inspection accuracy of probe inspection can be improved.
また、前記電位変動が低減された基準電源配線と検査用
信号配線との間のカップリング作用で。Further, due to the coupling effect between the reference power supply wiring and the test signal wiring, the potential fluctuation is reduced.
検査用信号配線の電位変動を低減することができるので
、プローブ検査の検査精度を向上することができる。Since the potential fluctuation of the test signal wiring can be reduced, the test accuracy of the probe test can be improved.
また、前記電位変動が低減された基準電源配線で著しい
電位変動の電源配線を遮蔽し、他の配線に電位変動を生
じさせないことができるので、プローブ検査の検査精度
を向上することができる。Further, since the reference power supply wiring with reduced potential variation can shield the power supply wiring with significant potential variation and prevent potential variation from occurring in other wirings, the inspection accuracy of the probe test can be improved.
以下、本発明の構成について、Ｅ ＣＬ （Ｅｍｉｔｔ
ｅｒ・Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）回路を有する半導
体集積回路装置のプローブ検査技術に本発明を適用した
一実施例とともに説明する。Hereinafter, regarding the configuration of the present invention, E CL (Emitt
The present invention will be described along with an embodiment in which the present invention is applied to a probe inspection technique for a semiconductor integrated circuit device having an ER/Coupled Logic circuit.
なお、実施例を説明するための全回において。In addition, in all the times for explaining the example.
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。Components having the same function are given the same reference numerals, and repeated explanations thereof will be omitted.
本発明の一実施例であるプローブ検査システムの概要を
第１図（斜視図）及び第２図（第１図の■−ｎ線部分の
断面図）で示す。An outline of a probe inspection system which is an embodiment of the present invention is shown in FIG. 1 (perspective view) and FIG. 2 (cross-sectional view taken along line 1--n in FIG. 1).
第１図及び第２図に示すように、プローブ検査システム
は、半導体ウェーハ１をウェーハテーブル２に保持して
いる。As shown in FIGS. 1 and 2, the probe inspection system holds a semiconductor wafer 1 on a wafer table 2. As shown in FIGS.
半導体ウェーハ１上には、ダイシング工程前の複数の半
導体集積回路装置が形成されている。半導体集積回路装
置は、バイポーラトランジスタでＥＣＬ回路を構成して
いる。A plurality of semiconductor integrated circuit devices are formed on the semiconductor wafer 1 before a dicing process. A semiconductor integrated circuit device constitutes an ECL circuit using bipolar transistors.
ウェーハテーブル２は、図示していないが、Ｘ方向及び
Ｙ方向に移動できるように構成されている。なお、本発
明は、ウェーハテーブル２を固定し、後述するプローブ
検査装置を移動できるように構成してもよい。Although not shown, the wafer table 2 is configured to be movable in the X direction and the Y direction. Note that the present invention may be configured such that the wafer table 2 is fixed and the probe inspection apparatus described below is movable.
ウェーハテーブル２に保持された半導体ウェーハ１に対
向する位置には、プローブカード基板３を介在させて、
プローブ検査装置（プローブ検査用治具）４が設けられ
ている。このプローブ検査装置４には、テスタ（図示し
ていない）のケーブル５がコネクタを介在させて接続さ
れている。ケーブル５は、検査用入力信号線、電源線、
検査用出力信号線等の複数の線を束ねて構成されている
。A probe card board 3 is interposed at a position facing the semiconductor wafer 1 held on the wafer table 2.
A probe inspection device (probe inspection jig) 4 is provided. A cable 5 of a tester (not shown) is connected to the probe testing device 4 via a connector. The cable 5 includes an input signal line for inspection, a power line,
It is constructed by bundling a plurality of lines such as output signal lines for inspection.
プローブカード基板３は、半導体集積回路装置の外部端
子（ポンディングパッド）に接触するプローブ針３Ａが
中央部分に設けられている。プローブカード基板３は、
前記プローブ検査装置４から検査用入力信号及び電源を
プローブ針３Ａに供給し、かつプローブ針３Ａから検査
用出力信号をプローブ検査装置４に出力できるように多
層配線構造で構成されている。つまり、プローブカード
基板３は、絶縁層と配線層とを交互に積み重ねて構成さ
れており、各配線層間は、例えば絶縁層に形成された接
続孔に導電層を埋込んで構成されている。The probe card board 3 is provided with a probe needle 3A in the center thereof that contacts an external terminal (ponding pad) of the semiconductor integrated circuit device. The probe card board 3 is
It has a multilayer wiring structure so that input signals and power for inspection can be supplied from the probe inspection device 4 to the probe needle 3A, and output signals for inspection can be output from the probe needle 3A to the probe inspection device 4. That is, the probe card board 3 is constructed by alternately stacking insulating layers and wiring layers, and between each wiring layer, for example, a conductive layer is embedded in a connection hole formed in the insulating layer.
前記プローブ検査装置４は、主に、複数の入出力端子４
Ａ及び配線層が設けられた側壁配線基板４Ｂと、側壁配
線基板４Ｂに接続される配線層を有する底部配線基板４
Ｃとで構成されている。The probe testing device 4 mainly includes a plurality of input/output terminals 4.
A and a side wall wiring board 4B provided with a wiring layer, and a bottom wiring board 4 having a wiring layer connected to the side wall wiring board 4B.
It is composed of C.
入出力端子４Ａは、前記ケーブル５の所定の線と接続さ
れるように構成されている。The input/output terminal 4A is configured to be connected to a predetermined line of the cable 5.
前記側壁配線基板４Ｂは、この形状に限定されないが、
８角形状で箱形状に形成されている。側壁配線基板４Ｂ
の配線層は、図示していないが、入力端子４Ａを介在さ
せてケーブル５の所定の線に接続されている。側壁配線
基板４Ｂの配線層は。Although the side wall wiring board 4B is not limited to this shape,
It is octagonal and box-shaped. Side wall wiring board 4B
Although not shown, the wiring layer is connected to a predetermined line of the cable 5 with an input terminal 4A interposed therebetween. The wiring layer of the sidewall wiring board 4B is as follows.
絶縁性基板の表面に形成されており、単層配線構造又は
多層配線構造で構成されている。It is formed on the surface of an insulating substrate, and has a single-layer wiring structure or a multilayer wiring structure.
前記底部配線基板４Ｃは、第２図に示すように、複数の
絶縁層４ ｃ ｔ〜４ｃ、と複数の配線層（４Ｃａ〜４
Ｃｈ）とを交互に積み重ねた多層配線構造で構成されて
いる。As shown in FIG. 2, the bottom wiring board 4C includes a plurality of insulating layers 4ct to 4c and a plurality of wiring layers (4Ca to
It has a multilayer wiring structure in which layers (Ch) are stacked alternately.
絶縁層４０□〜４Ｇ、は、例えば、エポキシ樹脂基板や
セラミック基板で構成されている。The insulating layers 40□ to 4G are made of, for example, an epoxy resin substrate or a ceramic substrate.
最上層の絶縁層４Ｇ、の上面には、主に、検査用信号配
線４Ｃａが設けられ、最下層の絶縁層４Ｃ７の下面には
、検査用信号配線４Ｃｈが設けられている。検査用信号
配線４Ｃａ、４Ｃｈの夫々は、ＥＣＬ回路を構成するの
で、例えば、−〇、９〜１．７［Ｖ］程度の電圧の入力
又は出力信号が伝達されるように構成されている。A test signal wiring 4Ca is mainly provided on the upper surface of the uppermost insulating layer 4G, and a test signal wiring 4Ch is provided on the lower surface of the lowermost insulating layer 4C7. Since each of the test signal wirings 4Ca and 4Ch constitutes an ECL circuit, they are configured to transmit an input or output signal of a voltage of, for example, about -0, 9 to 1.7 [V].
絶縁層４ ｃ ｘ の上面には、主に、基準電源配線４
Ｃｂが設けられている。基４！電源配線４Ｃｂは、例え
ば、接地電位（Ｏ［Ｖ］；ＧＮ［））が印加される。On the upper surface of the insulating layer 4 c x , there is mainly a reference power supply wiring 4
Cb is provided. Base 4! For example, a ground potential (O[V]; GN[)) is applied to the power supply wiring 4Cb.
絶ａ層４Ｃ３の上面には、主に、電源配線４ＣＣが設け
られている。電源配線４Ｃｃは１例えば、−５，２［Ｖ
コ（電源１）が印加される。A power supply wiring 4CC is mainly provided on the upper surface of the absolute a layer 4C3. The power supply wiring 4Cc is 1, for example, -5, 2 [V
(power supply 1) is applied.
絶縁層４Ｃ，の上面には、主に、電源配線４Ｃｄが設け
られている。電源配線４Ｃｄは１例えば、−３，０［Ｖ
］（電源２）が印加される。A power supply wiring 4Cd is mainly provided on the upper surface of the insulating layer 4C. The power supply wiring 4Cd is 1, for example, -3,0[V
] (power supply 2) is applied.
絶縁層４Ｇ、の上面には、主に、基準電源配線４Ｃｅが
設けられている。基準電源配線４Ｃｅは、例えば、接地
電位（Ｏ［Ｖ］；ＧＮＤ）が印加される。A reference power supply wiring 4Ce is mainly provided on the upper surface of the insulating layer 4G. For example, a ground potential (O[V]; GND) is applied to the reference power supply wiring 4Ce.
絶縁層４ ｃ ｓの上面には、主に、電源配線４Ｃｆが
設けられている。電源配線４Ｃｆは１例えば、−１，８
［Ｖ］（電源３）が印加される。A power supply wiring 4Cf is mainly provided on the upper surface of the insulating layer 4cs. The power supply wiring 4Cf is 1, for example, -1,8
[V] (power supply 3) is applied.
最下層の絶縁層４Ｃ７の上面には、主に、基準電源配線
４Ｃｇが設けられている。基準電源配線４Ｃｇは１例え
ば、接地電位（Ｏ［Ｖコ；ＧＮＤ）が印加される。A reference power supply wiring 4Cg is mainly provided on the upper surface of the lowermost insulating layer 4C7. For example, a ground potential (O[V; GND) is applied to the reference power supply wiring 4Cg.
底部配線基板４Ｃの各配線層（４Ｃａ〜４Ｃｈ）は、前
述のように、側壁配線基板４Ｂの所定の配線層と接続さ
れている。各配線層（４Ｃａ〜４Ｃｈ）は、絶縁層４Ｇ
、〜４ ｃ ｔ に形成される接続孔に導電性接続ピン
４Ｃｉを挿入することにより、プローブカード基板３の
所定の配線層に接続されるように構成されている。As described above, each wiring layer (4Ca to 4Ch) of the bottom wiring board 4C is connected to a predetermined wiring layer of the sidewall wiring board 4B. Each wiring layer (4Ca to 4Ch) is an insulating layer 4G
, ~4 c t so as to be connected to a predetermined wiring layer of the probe card board 3 by inserting the conductive connection pin 4Ci into the connection hole formed at 4 c t .
底部配線基板４Ｃは、多種類の電源配線（４Ｃｂ〜４Ｃ
ｇ）を有する多層配線構造で構成されているので、半導
体集積回路装置にプローブ検査用の最適な電源を供給す
ることができるように構成されている。The bottom wiring board 4C has many types of power supply wiring (4Cb to 4C
g) Since it is configured with a multilayer wiring structure, it is configured so that an optimum power source for probe testing can be supplied to the semiconductor integrated circuit device.
このように、プローブ検査装置４は、テスタのケーブル
５からプローブカード基板３のプローブ針３Ａに供給さ
れる基準電源配線を、複数の基準電源配線４ Ｃｂ ＋
４ Ｃｅ ｒ ４ Ｃｇに分割している。In this way, the probe testing device 4 connects the reference power wiring supplied from the cable 5 of the tester to the probe needle 3A of the probe card board 3 with the plurality of reference power wiring 4 Cb +
It is divided into 4 Cer 4 Cg.
具体的には、基準電源配線４Ｃｂ、４Ｃｅ、４Ｃｇの夫
々は、多層配線構造の複数の配線層の分割して延在させ
ている。このように構成されるプローブ検査装置４は、
プローブ針３Ａとテスタとの間の直列抵抗を小さくし、
プローブ検査装置４の基準電源配線に生じる過渡的な電
位変動をすばやく低減することができるので、プローブ
検査の検査精度を向上することができる。Specifically, each of the reference power supply wirings 4Cb, 4Ce, and 4Cg is extended by dividing a plurality of wiring layers of a multilayer wiring structure. The probe inspection device 4 configured in this way is
Reduce the series resistance between the probe needle 3A and the tester,
Since transient potential fluctuations occurring in the reference power supply wiring of the probe testing device 4 can be quickly reduced, the testing accuracy of the probe testing can be improved.
また、プローブ検査装置４は、検査用信号配線４Ｃａを
絶縁層４Ｇ、を介在させて前記分割された基Ｐ！電源配
線４Ｃｂに対向させ、或は、検査用信号配線４Ｃｈを絶
縁層４Ｃ，を介在させて前記分割された基準電源配線４
Ｃｇに対向させている。Further, the probe inspection device 4 interposes the inspection signal wiring 4Ca with an insulating layer 4G between the divided groups P! The divided reference power supply wiring 4 is made to face the power supply wiring 4Cb, or by interposing the test signal wiring 4Ch with an insulating layer 4C interposed therebetween.
It is facing Cg.
このように構成されるプローブ検査装置４は、前記電位
変動が低減された基準電源配線４Ｃｂ又は４Ｃｇと検査
用信号配線４Ｃａ又は４Ｃｈとの間のカップリング作用
で、検査用信号配線４Ｃａ。The probe testing device 4 configured in this manner has a coupling effect between the reference power supply wiring 4Cb or 4Cg, in which the potential fluctuation is reduced, and the testing signal wiring 4Ca or 4Ch, to detect the testing signal wiring 4Ca.
４Ｃｈの夫々の電位変動を低減することができるので、
プローブ検査の検査精度を向上することができる。Since the potential fluctuations of each of the 4Ch can be reduced,
The inspection accuracy of probe inspection can be improved.
また、プローブ検査装置４は、例えば、出力段バッファ
回路に接続されその動作で電位変動を著しく生じ易い電
源配線（電源３）４Ｃｆを、前記分割された基準電源配
線４Ｃｅと４Ｃｇとの間に配置している。このように構
成されるプローブ検査装置４は、基準電源配線４Ｃｅ及
び４Ｃｇで電源配線４Ｃｆを遮蔽し、他の配線に電位変
動を生じさせることを防止することができるので、プロ
ーブ検査の検査精度を向上することができる。Further, the probe testing device 4 arranges, for example, a power supply wiring (power supply 3) 4Cf, which is connected to the output stage buffer circuit and is likely to cause significant potential fluctuations due to its operation, between the divided reference power supply wirings 4Ce and 4Cg. are doing. The probe test device 4 configured in this manner can shield the power supply wiring 4Cf with the reference power supply wirings 4Ce and 4Cg and prevent potential fluctuations from occurring in other wirings, thereby improving the inspection accuracy of the probe test. can be improved.
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが１本発明は。In the above, the invention made by the present inventor has been specifically explained based on the above embodiments, but one aspect of the present invention is as follows.
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。It goes without saying that the invention is not limited to the embodiments described above, and that various changes can be made without departing from the spirit thereof.
例えば、本発明は、前記プローブ検査装置４の底部配線
基板４Ｃの配線層を８層以外の多層配線構造で構成して
もよい。For example, in the present invention, the wiring layer of the bottom wiring board 4C of the probe testing device 4 may be configured with a multilayer wiring structure other than eight layers.
また、本発明は、前記プローブ検査装置４の電位変動を
生じ易い電源配線４Ｃｆを分割して構成してもよい。Further, the present invention may be configured by dividing the power supply wiring 4Cf, which is likely to cause potential fluctuations of the probe testing device 4.
また、本発明は、半導体ウェーハ１の半導体集積回路装
置のプローブ検査装置に限定されず、複数の半導体チッ
プをプリント配線基板に塔載して形成される電子装置の
プローブ検査技術に適用することができる。Further, the present invention is not limited to a probe inspection device for a semiconductor integrated circuit device on a semiconductor wafer 1, but can be applied to a probe inspection technique for an electronic device formed by mounting a plurality of semiconductor chips on a printed wiring board. can.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
プローブ検査技術において、検査精度を向上することが
できる。In probe inspection technology, inspection accuracy can be improved.
第１図は１本発明の一実施例であるプローブ検査システ
ムの概要構成を示す斜視図、
第２図は、第１図に示すプローブ検査システムを■−■
線部分で切って示す断面図である。
図中、１・・・半導体ウェーハ、３・・・プローブカー
ド基板、３Ａ・・・プローブ針、４・・・プローブ検査
装置、４Ｂ・・・側部配線基板、４Ｃ・・・底部配線基
板、４ｃ、 〜４ｃ、 ・＝絶縁層、４Ｃａ、４Ｃｈ−
検査用信号配線、４ Ｃｂ 、 ４ Ｃｅ 、 ４ Ｃ
ｇ・・・基準電源配第 １ 図FIG. 1 is a perspective view showing the general configuration of a probe testing system that is an embodiment of the present invention. FIG.
FIG. 3 is a cross-sectional view taken along a line. In the figure, 1... Semiconductor wafer, 3... Probe card board, 3A... Probe needle, 4... Probe inspection device, 4B... Side wiring board, 4C... Bottom wiring board, 4c, ~4c, ・=insulating layer, 4Ca, 4Ch-
Inspection signal wiring, 4 Cb, 4 Ce, 4 C
g...Reference power distribution diagram 1
Claims (1)
カード基板に、テスタの検査用信号線、基準電源線等を
束ねたケーブルを接続するプローブ検査装置において、
前記テスタのケーブルからプローブカード基板に供給さ
れる基準電源配線を複数に分割したことを特徴とするプ
ローブ検査装置。 ２、前記テスタのケーブルとプローブカード基板との間
の検査用信号配線、基準電源配線等は、配線層と絶縁層
とを交互に重ね合わせた多層配線構造のいずれかの前記
配線層で構成されており、前記基準電源配線は、前記多
層配線構造の複数の配線層で構成されていることを特徴
とする特許請求の範囲第１項に記載のプローブ検査装置
。 ３、前記基準電源配線は、その他の電源配線の上層及び
下層の配線層に構成されていることを特徴とする特許請
求の範囲第２項に記載のプローブ検査装置。 ４、電極に接触させるプローブ針が設けられたプローブ
カード基板に、テスタの検査用信号線、基準電源線等を
束ねたケーブルを接続するプローブ検査装置において、
前記テスタのケーブルからプローブカード基板に供給さ
れる基準電源配線を複数に分割し、検査用信号配線を前
記分割されたいずれかの基準電源配線に対向させたこと
を特徴とするプローブ検査装置。 ５、前記テスタのケーブルとプローブカード基板との間
の検査用信号配線、基準電源配線等は、配線層と絶縁層
とを交互に重ね合わせた多層配線構造のいずれかの前記
配線層で構成し、前記基準電源配線は、前記多層配線構
造の複数の配線層で構成し、さらに、前記検査用信号配
線は、前記基準電源配線の上層又は下層の配線層に対向
した配線層で構成されていることを特徴とする特許請求
の範囲第４項に記載のプローブ検査装置。[Scope of Claims] 1. In a probe testing device in which a cable bundled with test signal lines, reference power lines, etc. of a tester is connected to a probe card board provided with probe needles that are brought into contact with electrodes,
A probe testing device characterized in that the reference power wiring supplied from the cable of the tester to the probe card board is divided into a plurality of parts. 2. Inspection signal wiring, reference power wiring, etc. between the cable of the tester and the probe card board are composed of any of the wiring layers of a multilayer wiring structure in which wiring layers and insulating layers are alternately stacked. 2. The probe inspection apparatus according to claim 1, wherein the reference power supply wiring is comprised of a plurality of wiring layers of the multilayer wiring structure. 3. The probe testing device according to claim 2, wherein the reference power supply wiring is constructed in a wiring layer above and below other power supply wiring. 4. In a probe testing device that connects a cable made up of tester test signal wires, reference power wires, etc., to a probe card board provided with probe needles that come into contact with electrodes,
A probe testing device characterized in that a reference power supply wiring supplied from a cable of the tester to a probe card board is divided into a plurality of parts, and a test signal wiring is made to face one of the divided reference power supply wirings. 5. Inspection signal wiring, reference power supply wiring, etc. between the cable of the tester and the probe card board are constructed of any of the wiring layers of a multilayer wiring structure in which wiring layers and insulating layers are alternately stacked. , the reference power supply wiring is composed of a plurality of wiring layers of the multilayer wiring structure, and further, the test signal wiring is composed of a wiring layer opposite to a wiring layer above or below the reference power supply wiring. The probe inspection device according to claim 4, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060960A JPS63228635A (en) | 1987-03-18 | 1987-03-18 | Probe inspecting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62060960A JPS63228635A (en) | 1987-03-18 | 1987-03-18 | Probe inspecting apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63228635A true JPS63228635A (en) | 1988-09-22 |
Family
ID=13157481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62060960A Pending JPS63228635A (en) | 1987-03-18 | 1987-03-18 | Probe inspecting apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63228635A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4667679B2 (en) * | 2001-09-27 | 2011-04-13 | Ｏｋｉセミコンダクタ株式会社 | Probe card substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612339A (en) * | 1984-06-15 | 1986-01-08 | Hitachi Ltd | Probe card |
| JPS6180067A (en) * | 1984-09-21 | 1986-04-23 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Test-probe device |
-
1987
- 1987-03-18 JP JP62060960A patent/JPS63228635A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612339A (en) * | 1984-06-15 | 1986-01-08 | Hitachi Ltd | Probe card |
| JPS6180067A (en) * | 1984-09-21 | 1986-04-23 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Test-probe device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4667679B2 (en) * | 2001-09-27 | 2011-04-13 | Ｏｋｉセミコンダクタ株式会社 | Probe card substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780670A (en) | Active probe card for high resolution/low noise wafer level testing | |
| US7355421B2 (en) | Semiconductor apparatus testing arrangement and semiconductor apparatus testing method | |
| JP4246835B2 (en) | Semiconductor integrated device | |
| CN1702861A (en) | Semiconductor device with a plurality of ground planes | |
| JP2005010147A (en) | Module with inspection function, and its inspection method | |
| CN101231322A (en) | Test connection method and apparatus for integrated circuit open circuit/ short-circuit | |
| US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
| JP5529611B2 (en) | Semiconductor device and resistance measuring method | |
| JP2012220438A (en) | Method for manufacturing semiconductor integrated circuit device | |
| KR101497608B1 (en) | Semiconductor test socket and method for manufacturing a vertical pitch converter | |
| US20030030462A1 (en) | Tester for semiconductor device | |
| JPS63228635A (en) | Probe inspecting apparatus | |
| JPH0348171A (en) | Leadless probe card of in-circuit tester for hybrid integrated circuit | |
| JP2018179758A (en) | Electrical connection device | |
| CN114019195A (en) | Chip antistatic performance test board | |
| JP4045841B2 (en) | Probe card | |
| JP3070437U (en) | Semiconductor test equipment | |
| JPH0541429A (en) | Semiconductor ic wafer and manufacture of semiconductor ic | |
| KR100216894B1 (en) | Electrical testing apparatus for bga package | |
| JP2010054487A (en) | Prober apparatus | |
| KR20080064250A (en) | Test board of multilayer type for high-precision inspection | |
| JP2008135623A (en) | Wiring board, and its manufacturing method | |
| CN1268179C (en) | Test seat interface circuit board | |
| KR20080040435A (en) | Probe card capable of reducing parasitic capacitance in oscillation frequency test | |
| JP3436183B2 (en) | Semiconductor inspection apparatus and inspection method using the same |