JPS63225282A - Active matrix array type display device - Google Patents

Active matrix array type display device

Info

Publication number
JPS63225282A
JPS63225282A JP62059844A JP5984487A JPS63225282A JP S63225282 A JPS63225282 A JP S63225282A JP 62059844 A JP62059844 A JP 62059844A JP 5984487 A JP5984487 A JP 5984487A JP S63225282 A JPS63225282 A JP S63225282A
Authority
JP
Japan
Prior art keywords
active matrix
electrode
line
display device
matrix array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62059844A
Other languages
Japanese (ja)
Inventor
悟 川井
沖 賢一
安宏 那須
友孝 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62059844A priority Critical patent/JPS63225282A/en
Publication of JPS63225282A publication Critical patent/JPS63225282A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概 要〕 本発明は、画素対応のスイッチング素子の制御電極を対
応するスキャンバスラインに接続するとともに、二つの
被制御電極のうち一方を次位のスキャンバスラインに接
続して、複数ライン階梯状に関連した接続群を構成した
アクティブマトリクスアレイにおいて、上記スイッチン
グ素子の一方の被制御電極と次位のスキャンバスライン
との間に光起電力素子を設け、この光起電力素子の出力
電圧によって、制御電極電位を次位のスキャンバスライ
ンに接続される被制御電極の電位に対して逆方向にバイ
アスしたものである。
[Detailed Description of the Invention] [Summary] The present invention connects a control electrode of a switching element corresponding to a pixel to a corresponding scan canvas line, and connects one of two controlled electrodes to the next scan canvas line. In an active matrix array connected to form a connection group related to a plurality of lines in the form of a ladder, a photovoltaic element is provided between one controlled electrode of the switching element and the next scan canvas line; The control electrode potential is biased in the opposite direction to the potential of the controlled electrode connected to the next scan canvas line by the output voltage of the electromotive force element.

上記複数ライン階梯状に関連した接続群を構成したアク
ティブマトリクスアレイにおいて、後位のスキャンバス
ラインに接続する被制御電極の電位を、バックライトを
受けた光起電力素子の出力電圧だけ上昇させたことによ
り、制御電極の電位を上記被制御電極の電位に対し負と
して、完全なオフ動作を可能とする。
In the active matrix array that constitutes the connection group related to the above-mentioned multi-line staircase, the potential of the controlled electrode connected to the subsequent scan canvas line was increased by the output voltage of the photovoltaic element receiving the backlight. This makes the potential of the control electrode negative with respect to the potential of the controlled electrode, thereby enabling complete off-operation.

〔産業上の利用分野〕[Industrial application field]

本発明はアクティブマトリクス型表示装置に係り、特に
薄膜トランジスタの制御電極を対応するスキャンバスラ
インに、被制御電極の一方を次位のスキャンバスライン
に接続して、複数ライン階梯状に関連した接続群を構成
したアクティブマトリクスアレイの改良に関する。
The present invention relates to an active matrix display device, and more particularly, the present invention relates to an active matrix display device, in which a control electrode of a thin film transistor is connected to a corresponding scan canvas line, and one of the controlled electrodes is connected to a next scan canvas line, so that a plurality of lines are connected in a ladder-like manner. This invention relates to improvements to active matrix arrays constructed of.

〔従来の技術〕[Conventional technology]

アクティブマトリクス型表示装置は単純マトリクス型表
示装置とともに、情報装置の端末として使用されており
、表示媒体としては液晶が使用されている。
Active matrix display devices, along with simple matrix display devices, are used as terminals for information devices, and liquid crystals are used as the display medium.

ここで両者の比較をするとアクティブマトリクス型は多
数の画素をそれぞれ独立に駆動することができ、そのた
め表示容量の増大に伴ってライン数が増大しても、単純
マトリクスのように駆動のデユーティ比が低下すること
によるコントラストの低下や視野角の減少をきたす問題
を生じないという利点がある。
Comparing the two, the active matrix type can drive a large number of pixels independently, so even if the number of lines increases with the increase in display capacity, the driving duty ratio is lower than that of the simple matrix type. There is an advantage that problems such as a decrease in contrast and a decrease in viewing angle due to the decrease in contrast do not occur.

しかし、各画素毎にスイッチング素子を具えるためにコ
ストアップとなり、また構造が複雑となることから、製
造歩留に問題があり、このような点からパネルの大きさ
が制約されていた。
However, since a switching element is provided for each pixel, the cost increases and the structure becomes complicated, which poses a problem in manufacturing yield, and these points limit the size of the panel.

かかる問題点を解消することを目的として本願発明者ら
は、特願昭60−274011号により第3図に示すよ
うな、第1の絶縁性基板2例えばガラス基板上に形成さ
れたスイッチング素子としての薄膜トランジスタ(TP
T)2の制御電極6を、当該画素に対応するスキャンバ
スライン(例えば4−1)に接続し、2個の被制御電極
8,9のうちの一方(例えばソース電極S)を、走査順
位が次位のスキャンバスライン(例えば4−2)に接続
し、他方の被制御電極(例えばドレイン電極D)を液晶
表示画素3の一方の表示電極に接続し、第2の絶縁性基
板上にデータバスライン5を配設した構造のアクティブ
マトリクス型表示装置を提唱した。
In order to solve this problem, the inventors of the present invention proposed a switching element formed on a first insulating substrate 2, for example, a glass substrate, as shown in FIG. 3 in Japanese Patent Application No. 60-274011. thin film transistor (TP)
T) Connect the control electrode 6 of 2 to the scan line (for example, 4-1) corresponding to the pixel, and connect one of the two controlled electrodes 8 and 9 (for example, the source electrode S) to the scan line corresponding to the pixel. is connected to the next scan canvas line (e.g. 4-2), the other controlled electrode (e.g. drain electrode D) is connected to one display electrode of the liquid crystal display pixel 3, and the electrode is placed on the second insulating substrate. An active matrix type display device having a structure in which a data bus line 5 is provided has been proposed.

このような構造とすることにより、接地パスラインを省
略できるので、駆動面積率を大きくすることができ、ま
た同一絶縁性基板上にはパスラインの交差部がなくなる
ことから、製造歩留が向上する。
With this structure, the ground pass line can be omitted, increasing the drive area ratio, and there are no intersections of pass lines on the same insulating substrate, improving manufacturing yield. do.

このようなアクティブマトリクス素子としてのTPTを
動作させて所望の表示を行うためには、液晶に集積され
た電荷を十分に保つよう、TPTのオフ時には完全なオ
フ動作をすることが必要である。
In order to operate such a TPT as an active matrix element to perform a desired display, it is necessary to perform a complete off operation when the TPT is turned off so as to maintain sufficient charge accumulated in the liquid crystal.

アクティブマトリクスを構成するTPTは、通常イント
リンシックの半導体、及び電荷トラップ等の無いゲート
絶縁膜が用いられるため、通常第4図に示すように、エ
レクトロン・アキュムレーション型TPTの場合、ゲー
ト電圧(V、)に対するドレイン電流(■、)特性にお
ける闇値電圧は、はぼOvとなる。そのためTPTをオ
フにするには、そのTPTのゲート電圧をOv以下にし
なければならない。
TPTs constituting the active matrix usually use an intrinsic semiconductor and a gate insulating film without charge traps, so as shown in FIG. The dark value voltage in the drain current (■, ) characteristic with respect to ) is approximately Ov. Therefore, in order to turn off the TPT, the gate voltage of the TPT must be lower than Ov.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

そのため上記第3図に示した等価回路において、これら
のTPT2を完全にオフ状態とするためには、TPT2
のゲート電圧V6を負としなければならないが、それに
はオフ動作時に例えばスキャンバスライン4−1をOV
にしたとすると、次位のスキャンバスライン4−2の電
位をvl 〔■〕、その次のスキャンバスライン4−3
の電位を2×v。
Therefore, in the equivalent circuit shown in FIG. 3 above, in order to completely turn off these TPT2s, TPT2
It is necessary to make the gate voltage V6 of
, the potential of the next scan canvas line 4-2 is vl [■], and the potential of the next scan canvas line 4-3 is
The potential of 2×v.

(V)と順次増加して行く必要がある。(V).

しかしながらこのスキャンスライン数は、通常数百本も
あるため、■、を0.5Vとしても、最終ラインには数
百■も印加しなければならず、駆動用電源、rc、回路
構成等、いずれも難点があり、このままでは採用できな
いという問題があった。
However, the number of scan lines is usually several hundred, so even if ■ is 0.5V, hundreds of ■ must be applied to the final line, and the driving power supply, RC, circuit configuration, etc. All of them had their drawbacks, and the problem was that they could not be adopted as they were.

本発明は、上記構成のアクティブマトリクスにおけるT
PTをオフにするために、次位のスキャンバスラインに
接続する被制御電極の電位を、簡単な手段で制御電極の
電位より高くすることが可能なアクティブマトリクス型
表示装置を提供することを目的とする。
The present invention provides T in an active matrix having the above configuration.
An object of the present invention is to provide an active matrix display device that can easily raise the potential of a controlled electrode connected to the next scan canvas line to be higher than the potential of a control electrode in order to turn off a PT. shall be.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は第1図に見られる如く、スイッチング素子2の
一方の被制御電極8とこれが接続される次位のスキャン
バスライン4−2.4−3.・・・との間に光起電力素
子10を、この光起電力素子10の出力電圧が制御電極
6の電位を上記被制御電極8に対して逆方向バイアスに
なる如く介挿した。
As shown in FIG. 1, the present invention relates to one controlled electrode 8 of the switching element 2 and the next scan canvas line 4-2, 4-3. A photovoltaic element 10 was inserted between the two electrodes so that the output voltage of the photovoltaic element 10 would bias the potential of the control electrode 6 in the opposite direction with respect to the controlled electrode 8.

〔作 用〕[For production]

スイッチング素子2としてエレクトロンアキュムレーシ
ョン型のTPTを用いた場合、光起電力素子10を、そ
の出力電圧によって被制御電極8の電位が、スキャンバ
スライン4−2.4−3.・・・の電位より押し上げら
れる向きに介挿する。
When an electron accumulation type TPT is used as the switching element 2, the output voltage of the photovoltaic element 10 causes the potential of the controlled electrode 8 to change to the scan canvas line 4-2.4-3. Insert it in a direction that will push it higher than the potential of...

このように構成しておけば、オフ時にスキャンバスライ
ン4−1 、4−2 、4−3.・・・を共通にOVと
しても、上記光起電力素子10はバックライトの照射等
を受けて出力電圧を発生し、この出力電圧により制御電
極6の電位は被制御電極4−2.4−3.・・・に対し
て負にバイアスされることとなるため、TPT2は完全
にオフ状態になる。
With this configuration, scan canvas lines 4-1, 4-2, 4-3 . ... are commonly set as OV, the photovoltaic element 10 generates an output voltage when irradiated with a backlight, etc., and this output voltage changes the potential of the control electrode 6 to the controlled electrode 4-2.4- 3. Since the TPT2 is negatively biased with respect to..., the TPT2 is completely turned off.

〔実 施 例〕〔Example〕

以下本発明の一実施例を第1図及び第2図(a)。 An embodiment of the present invention is shown in FIGS. 1 and 2(a) below.

(blにより説明する。(Explained by bl.

第1図は本発明一実施例の構成説明図、第2図(a)は
上記一実施例の構造を示す平面図、同図(b)は(al
のB−B矢視部断面図である。
FIG. 1 is an explanatory diagram of the configuration of one embodiment of the present invention, FIG. 2(a) is a plan view showing the structure of the above embodiment, and FIG. 2(b) is (al
It is a sectional view taken along the line B-B of FIG.

図中、1は1000人のITOよりなる表示電極、2は
TPT、3は液晶表示画素、4は厚さ約1000人のI
TOよりなるスキャンバスライン(ゲートパスライン)
、S及びDはそれぞれ凡そ1000人の厚さを有するチ
タン(Ti)膜よりなるソース(S)電極及びドレイン
(D)電極、GはTPT2のゲート電極で、各画素に対
応するスキャンバスライン4−1 、4−2 、4−3
 、・・・に接続する。また、5はデータバスライン、
10は各ソース電極Sと各ソース電極Sが接続される次
位のスキャンバスライン4−2.4−3.・・・との間
に、凡そ5000人の厚さのa−3i膜12がサンドウ
ィンチされた構造の光起電力素子であり、この光起電力
素子10はスキャンバスライン4−2.4−3.・・・
の構成材料であるITO膜を透過するバックライト照射
手段11の照射光を受光している。更に、13は上記a
−3i膜12とソース電極Sとの間を接続するAl膜、
14は絶縁性の基板である。
In the figure, 1 is a display electrode made of 1,000 thick ITO, 2 is TPT, 3 is a liquid crystal display pixel, and 4 is an ITO with a thickness of about 1,000 thick.
Scan canvas line consisting of TO (gate pass line)
, S and D are source (S) electrodes and drain (D) electrodes made of titanium (Ti) film having a thickness of about 1000 μm, respectively, G is the gate electrode of TPT 2, and scan canvas line 4 corresponding to each pixel. -1, 4-2, 4-3
, connect to... Also, 5 is a data bus line,
10 is each source electrode S and the next scan canvas line 4-2.4-3. to which each source electrode S is connected. The photovoltaic device 10 has a structure in which an a-3i film 12 with a thickness of approximately 5000 mm is sandwiched between the scan canvas line 4-2.4- 3. ...
The irradiation light from the backlight irradiation means 11 is transmitted through the ITO film which is the constituent material of the backlight irradiation means 11. Furthermore, 13 is the above a
- an Al film connecting between the 3i film 12 and the source electrode S;
14 is an insulating substrate.

上記第1図及び第2図(al、 (b)に見られる如く
、本実施例は平行に配設された複数本のスキャンバスラ
イン4−1.4〜2.4−3.・・・間に、画素対応の
TPT2をマトリクス状に配列し、そのゲート電極Gを
その画素に対応するスキャンバスライン4−1゜4−2
.4−3.・・・に接続し、ソース電極Sを光起電力素
子10を介して次位のスキャンバスライン4−2゜4−
3.・・・に接続した構成を有する。
As seen in FIGS. 1 and 2 (al, (b)), this embodiment has a plurality of scan canvas lines 4-1.4 to 2.4-3 arranged in parallel. Between them, TPTs 2 corresponding to pixels are arranged in a matrix, and the gate electrodes G are connected to scan canvas lines 4-1, 4-2 corresponding to the pixels.
.. 4-3. ..., and the source electrode S is connected to the next scan canvas line 4-2゜4- through the photovoltaic element 10.
3. It has a configuration connected to...

更に、本実施例のアクティブマトリクス型の表示装置は
バンクライト型の表示装置であって、背面から液晶表示
画素3を照射するためのバ・ンクライト照射手段11を
具備している。
Further, the active matrix type display device of this embodiment is a bank light type display device, and includes bank light irradiation means 11 for illuminating the liquid crystal display pixels 3 from the back side.

上記光起電力素子10はバックライトの照射を受けて、
凡そ0,7Vの電圧を発生する。従って、オフ動作時の
各スキャンバスライン4−1.4−2.4−3.・・・
の印加電圧をOVとすると、光起電力素子10の起電力
によりTPTのソース電極Sの電位は、スキャンバスラ
イン4−1.4−2.4−3.・・・即ちゲート電極G
の電位に対して0.7V高くなる。つまりゲート電極G
はソース電極Sに対し−0,7■にバイアスされる。こ
の結果TFT2は前記第4図から明らかな如くオフ状態
となる。
When the photovoltaic element 10 is irradiated with a backlight,
Generates a voltage of approximately 0.7V. Therefore, each scan canvas line 4-1.4-2.4-3. ...
When the applied voltage is OV, the potential of the source electrode S of the TPT is changed to the scan canvas line 4-1.4-2.4-3 due to the electromotive force of the photovoltaic element 10. ...that is, gate electrode G
It becomes 0.7V higher than the potential of . In other words, the gate electrode G
is biased at -0.7■ with respect to the source electrode S. As a result, the TFT 2 is turned off, as is clear from FIG. 4.

このように本実施例では、オフ動作の時各スキャンバス
ライン4−1.4−2.4−3.・・・の電位を単にO
Vとすることにより、ゲート電極Gはソース電極Sの電
位に対して負にバイアスされるので、TPTを完全にオ
フ状態にすることができる。
As described above, in this embodiment, each scan canvas line 4-1.4-2.4-3. ... simply change the potential to O
By setting the voltage to V, the gate electrode G is negatively biased with respect to the potential of the source electrode S, so that the TPT can be completely turned off.

従って、オフ動作のために、スキャンバスライン4−1
.4−2.4−3.・・・の電圧を後位に行くにつれて
高くするという従来の問題は、本実施例で完全に解消さ
れた。
Therefore, for off operation, scan canvas line 4-1
.. 4-2.4-3. The conventional problem of increasing the voltage of ... toward the rear is completely solved in this embodiment.

なお、上記一実施例はエレクトロンアキュムレーション
型のTPTを用いた例を説明したが、ホールアキュムレ
ーション型のTPTを用いる場合には、光起電力の向き
が反対になるよう、光起電力素子10を接続すればよい
Note that the above embodiment describes an example using an electron accumulation type TPT, but when using a hole accumulation type TPT, the photovoltaic elements 10 are connected so that the direction of the photovoltaic force is reversed. do it.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、簡単な構造で高電圧を使用することな
しに、トランジスタを完全にオフ状態にすることができ
、良質な画像が得られる。
According to the present invention, a transistor can be completely turned off with a simple structure and without using high voltage, and a high-quality image can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明一実施例の構成説明図、第2図Tag、
 (b)は上記一実施例の構造を示す平面図及びB−B
矢視部断面図、 第3図は従来のアクティブマトリクス型表示パネルの等
価回路図、 第4図はTPTのゲート電圧に対する電流特性を示す図
である。 図において、1は表示電極、2はTPT、3は液晶表示
画素、4−1 、4−2.4−3 、・・・はスキャン
バスライン、5はデータバスライン、6は制御電極、8
.9は被制御電極、10は光起電力素子、11はバンク
ライト照射手段、S、D、Gはそれぞれソ一本発明−丸
将グ!J=Jiへ゛杖明m 第1図 シづミ、づン<By−タ旬−2宍呵イffJ−り精j鷺
巳Tl明乙21第2図
Figure 1 is an explanatory diagram of the configuration of one embodiment of the present invention, Figure 2 is a tag,
(b) is a plan view showing the structure of the above embodiment and B-B
3 is an equivalent circuit diagram of a conventional active matrix display panel, and FIG. 4 is a diagram showing current characteristics with respect to gate voltage of TPT. In the figure, 1 is a display electrode, 2 is a TPT, 3 is a liquid crystal display pixel, 4-1, 4-2, 4-3, ... are scan canvas lines, 5 is a data bus line, 6 is a control electrode, 8
.. 9 is an electrode to be controlled, 10 is a photovoltaic element, 11 is a bank light irradiation means, and S, D, and G each represent the present invention - circle general! J=Ji to Tsueakim Figure 1 Shizumi, Zun<By-Tajun-2 Shishii ffJ-ri Seij Sagimi Tl Akira 21 Figure 2

Claims (1)

【特許請求の範囲】 絶縁性基板上に平行に配設した複数本のスキャンバスラ
イン(4−1、4−2、4−3、・・・)間に、画素対
応のスイッチング素子(2)をマトリクス状に配列し、
各スイッチング素子の制御電極(6)を対応するスキャ
ンバスライン(4−1、4−2、4−3、・・・)に接
続するとともに、二つの被制御電極のうち一方(8)を
次位のスキャンバスライン(4−2、4−3、・・・)
に接続して、複数ライン階梯状に関連した接続群を構成
したアクティブマトリクスアレイにおいて、 前記一方の被制御電極(8)と該被制御電極が接続さる
次位のスキャンバスライン(4−2、4−3、・・・)
との間に、光照射を受けて電圧を発生する光起電力素子
(10)を、該光起電力素子の出力電圧により前記制御
電極(6)の電位が当該被制御電極(8)の電位に対し
て逆方向にバイアスされる如く介挿したことを特徴とす
るアクティブマトリクスアレイ型表示装置。
[Claims] A switching element (2) corresponding to a pixel is provided between a plurality of scan canvas lines (4-1, 4-2, 4-3, . . . ) arranged in parallel on an insulating substrate. are arranged in a matrix,
The control electrode (6) of each switching element is connected to the corresponding scan canvas line (4-1, 4-2, 4-3,...), and one of the two controlled electrodes (8) is connected to the scan canvas line (4-2, 4-3,...)
In an active matrix array in which a plurality of lines are connected to each other to form a connection group related to each other in the form of a ladder, the one controlled electrode (8) and the next scan canvas line (4-2, 4-3,...)
A photovoltaic element (10) that generates a voltage when irradiated with light is placed between the control electrode (6) and the controlled electrode (8) depending on the output voltage of the photovoltaic element. 1. An active matrix array type display device, characterized in that the active matrix array type display device is inserted so as to be biased in a direction opposite to that of the active matrix array type display device.
JP62059844A 1987-03-13 1987-03-13 Active matrix array type display device Pending JPS63225282A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62059844A JPS63225282A (en) 1987-03-13 1987-03-13 Active matrix array type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62059844A JPS63225282A (en) 1987-03-13 1987-03-13 Active matrix array type display device

Publications (1)

Publication Number Publication Date
JPS63225282A true JPS63225282A (en) 1988-09-20

Family

ID=13124926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62059844A Pending JPS63225282A (en) 1987-03-13 1987-03-13 Active matrix array type display device

Country Status (1)

Country Link
JP (1) JPS63225282A (en)

Similar Documents

Publication Publication Date Title
US4775861A (en) Driving circuit of a liquid crystal display panel which equivalently reduces picture defects
US6697035B2 (en) Display device and moving-film display device
JP3338281B2 (en) LCD panel
JPS6283722A (en) Display unit
JPH11505633A (en) Display device
JPH02137828A (en) Input protection device for electrooptical device
TW508555B (en) Active matrix type liquid crystal display device, its manufacture and its driving method
JPH032838A (en) Production of liquid crystal display device
US4794385A (en) Display arrangement with improved drive
US7859502B2 (en) Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus
JPS6244796A (en) Camera display unit
US6433765B1 (en) Liquid crystal display
JP3102819B2 (en) Liquid crystal display device and driving method thereof
US20050225543A1 (en) Display circuit having asymmetrical nonlinear resistive elements
JPS63225282A (en) Active matrix array type display device
US20060072061A1 (en) Active matrix display devices
JPH01277217A (en) Active matrix type liquid crystal display element array
JPS63225284A (en) Active matrix type display device
JPH0527218A (en) Liquid crystal display device
JPH02135318A (en) Active matrix type display device
US20080165119A1 (en) Active matrix with write memory
JPH04116628A (en) Electrooptical device
JPS62108227A (en) Display unit
JP3051549B2 (en) Active matrix display
JPS63235984A (en) Active matrix array type display device