JPS63223834A - Queue processing system - Google Patents
Queue processing systemInfo
- Publication number
- JPS63223834A JPS63223834A JP5706687A JP5706687A JPS63223834A JP S63223834 A JPS63223834 A JP S63223834A JP 5706687 A JP5706687 A JP 5706687A JP 5706687 A JP5706687 A JP 5706687A JP S63223834 A JPS63223834 A JP S63223834A
- Authority
- JP
- Japan
- Prior art keywords
- queue
- component
- valid bit
- invalid
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
技術分野
本発明はキュー(queue )処理方式に関し、特に
先入先出方式のキュー構造の処理方式に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION TECHNICAL FIELD The present invention relates to a queue processing method, and more particularly to a processing method for a first-in, first-out queue structure.
従来技術
従来、この種のキュー処理において、キュー構造からキ
ューの構成要素を取消す場合には、連結された構成要素
を1つづつ順次調べて目的とする構成要素が見付かった
ところで連結方法を変更し、しかる後に当該取消し対象
たる構成要素を取消すという処理が必要となっている。BACKGROUND ART Conventionally, in this type of queue processing, when canceling a queue component from a queue structure, the connected components are examined one by one, and when the desired component is found, the connection method is changed. , it is then necessary to cancel the component to be canceled.
上述した従来の方式では、キュー構造に連結された構成
要素を最初から順次調べていく処理が必要となるので、
目的とする取消し対象たる構成要素を見付けるまでに時
間を要するという欠点がある。特に、連結された構成要
素の数が多くなればなる程、また目的とする構成要素が
キュー構造の最後の方に連結されていればいる程、目的
とする構成要素を見付けるまでに多大な時間が浪費され
るという欠点がある。In the conventional method described above, it is necessary to sequentially examine the components connected to the queue structure from the beginning.
This method has the disadvantage that it takes time to find the component to be canceled. In particular, the larger the number of connected components, and the closer the desired component is connected to the end of the queue structure, the longer it will take to find the desired component. The disadvantage is that a lot of money is wasted.
更に、構成要素を取消したためにキュー構造が変化する
のでその連結方法も変更する処理が必要となる。Furthermore, since the queue structure changes due to the cancellation of the constituent elements, it is necessary to change the method of linking the queue structure.
発明の目的
本発明は上記従来のものの欠点を解決すべくなされたも
のであって、その目的とするところは、構成要素の連結
方法を同等変更することなく簡単に構成要素の取消しが
可能なキュー処理方式を提供することにある。OBJECT OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks of the conventional ones, and its purpose is to provide a queue in which components can be easily canceled without changing the connection method of the components. The objective is to provide a processing method.
本発明の他の目的は、構成要素の取消し処理が簡単で短
時間にできるようにしたキュー処理方式を提供すること
である。Another object of the present invention is to provide a queue processing method that allows component cancellation processing to be performed easily and in a short time.
介」Jと佐遮
本発明によれば、一群のキュー構成要素と、これ等各構
成要素を互いに連結する連結子とを有する先入先出方式
のキュー構造におけるキュー処理方式であって、各構成
要素に夫々対応して予め有効ビットを設けておき、キュ
ー構造内の構成要素の取?i4シ要求に応答して取消対
象の構成要素に対応する有効ビットを無効とし、構成質
素のキュー構造からの取出し時に、有効ビットを調査し
てそれが無効を示すものであれば対応する構成要素を排
除するようにしたことを特徴とするキュー処理方式が1
!?られる。According to the present invention, there is provided a queue processing method in a first-in, first-out queue structure having a group of queue components and connectors that connect these components to each other, wherein each component A valid bit is set in advance for each element, and the constituent elements in the queue structure can be handled. In response to the i4 request, the valid bit corresponding to the component to be canceled is invalidated, and when the configuration element is taken out from the queue structure, the valid bit is checked and if it indicates invalidity, the corresponding component is 1 is a queue processing method characterized by eliminating
! ? It will be done.
実施例 以下に図面を用いて本発明の詳細な説明する。Example The present invention will be described in detail below using the drawings.
第1図は本発明の実施例の概略ブロック図であり、先入
先出方式とされたキュー構造1と、キュー制御部2と、
有効ビット処理部3と、キュー取出し部4とからなって
いる。FIG. 1 is a schematic block diagram of an embodiment of the present invention, which includes a queue structure 1 using a first-in first-out system, a queue control unit 2,
It consists of a valid bit processing section 3 and a queue extraction section 4.
第2図は第1図に示したキュー構造1の構成を模式的に
示した図である。1群の複数の構成要素31.32.・
・・・・・、3nは連結子41,42.・・・・・・、
4nにより互いに連結されており、開始ポインタ11は
先頭の構成要素31を指し、また終了ポインタ21は最
後の構成要素3nを指している。FIG. 2 is a diagram schematically showing the configuration of the queue structure 1 shown in FIG. 1. Group of multiple components 31.32.・
..., 3n are connectors 41, 42 .・・・・・・、
4n, the start pointer 11 points to the first component 31, and the end pointer 21 points to the last component 3n.
また、有効ビット51.52.・・・・・・、5nは夫
々対応する各構成要素の有効/無効を示す。Also, valid bits 51.52. . . . , 5n indicates validity/invalidity of each corresponding component.
かかる構成において、キュー構造1における各構成要素
31〜3nはその書込み時に対応する有効ビットはすべ
て「有効」を示すフラグが立っているものとする。この
状態において、キュー@造1のなかのある構成要素31
を取消す場合、キューυ1@部1からの指示により、有
効ビット処理部3は目的とする取消対象たる構成要素3
1に対応した有効ビット51を無効とすべく、「無効」
を示すフラグを立てる。In this configuration, it is assumed that in each of the constituent elements 31 to 3n in the queue structure 1, all the corresponding valid bits are flagged as "valid" at the time of writing. In this state, a certain component 31 in queue @ structure 1
When canceling, according to the instruction from queue υ1 @ unit 1, valid bit processing unit 3
In order to invalidate the valid bit 51 corresponding to 1, set it to “invalid”.
Set a flag indicating.
その後、キュー制御部2からの取出し要求があると、キ
ュー取出部4は第3図に示した処理手順に従って処理動
作をなす。すなわら、キュー取出し処理では第3図に示
す様にまず先頭の構成要素を取出し、対応有効ビットが
「有効」にセットされているかどうかを調べる。有効ビ
ットが「無効」の場合はその構成要素を捨て、次の構成
要素を取出しに行く。以下、順次この動作を繰返すこと
になる。Thereafter, when there is a retrieval request from the queue control section 2, the queue retrieval section 4 performs processing operations according to the processing procedure shown in FIG. That is, in the queue retrieval process, as shown in FIG. 3, the first component is first retrieved, and it is checked whether the corresponding valid bit is set to "valid". If the valid bit is "invalid", that component is discarded and the next component is taken out. From now on, this operation will be repeated one after another.
こうすることにより、キュー構造に連結されている構成
要素を取消す場合には単に有効ビットを「無効」にセッ
トするだけで良く、キュー取出し処理時にはこの有効ビ
ットの状態を判別して「無効」となっていれば、その構
成要素を捨てて次の最初の構成要素を取出すのみである
ので、処理時間の短縮のみならず、連結方法についても
同等変更する必要がなくなるのである。By doing this, when canceling a component connected to a queue structure, it is sufficient to simply set the valid bit to ``invalid'', and during the queue retrieval process, the state of this valid bit is determined and the element is set to ``invalid''. If it is, all that is needed is to discard that component and take out the next first component, which not only shortens the processing time, but also eliminates the need to change the connection method.
発明の効果
叙上の如く、本発明によれば、キュー構造に連結されて
いる各構成要素に夫々対応した有効ビットを予め設けて
おぎ、連結状態を取消す構成要素については、それに対
応する有効ビットを「無効」状態にセットするだけで良
く、処理時間の大幅な短縮及び連結方法の変更の不要が
可能となるという効果がある。Effects of the Invention As described above, according to the present invention, a valid bit corresponding to each component connected to a queue structure is provided in advance, and for a component whose connected state is to be canceled, the corresponding valid bit is set in advance. It is only necessary to set the ``invalid'' state to ``invalid'', which has the effect of significantly shortening the processing time and making it unnecessary to change the connection method.
第1図は本発明の実施例の概略ブロック図、第2図は本
発明の実施例に適用されるキュー構造を示ず模式図、第
3図は本発明の実施例の動作を示すフローチャートであ
る。
主要部分の符号の説明
1・・・・・・キュー構造
3・・・・・・有効ビット処理部
4・・・・・・キュー取出し部
31〜3n・・・・・・構成要素
41〜4n・・・・・・連結子FIG. 1 is a schematic block diagram of an embodiment of the present invention, FIG. 2 is a schematic diagram that does not show the queue structure applied to the embodiment of the present invention, and FIG. 3 is a flowchart showing the operation of the embodiment of the present invention. be. Explanation of symbols of main parts 1...Queue structure 3...Valid bit processing section 4...Queue extraction section 31-3n...Components 41-4n・・・・・・Connector
Claims (1)
結する連結子とを有する先入先出方式のキュー構造にお
けるキュー処理方式であって、前記各構成要素に夫々対
応して予め設けられた有効ビットと、キュー構造内の前
記構成要素の取消し要求に応答して取消対象の構成要素
に対応する前記有効ビットを無効とする手段と、前記構
成要素のキュー構造からの取出し時に、前記有効ビット
を調査してそれが無効を示すものであれば、対応する構
成要素を排除する手段とを設けたことを特徴とするキュ
ー処理方式。A queue processing method in a first-in, first-out queue structure that has a group of queue components and connectors that connect these components to each other, the queue processing method comprising a bit; means for invalidating the valid bit corresponding to the component to be canceled in response to a request to cancel the component in the queue structure; A queue processing method characterized by providing means for excluding a corresponding component if the result is determined to be invalid.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5706687A JPS63223834A (en) | 1987-03-12 | 1987-03-12 | Queue processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5706687A JPS63223834A (en) | 1987-03-12 | 1987-03-12 | Queue processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63223834A true JPS63223834A (en) | 1988-09-19 |
Family
ID=13045072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5706687A Pending JPS63223834A (en) | 1987-03-12 | 1987-03-12 | Queue processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63223834A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532518A (en) * | 2007-06-29 | 2010-10-07 | エミュレックス デザイン アンド マニュファクチュアリング コーポレーション | Method and system for efficient queue management |
-
1987
- 1987-03-12 JP JP5706687A patent/JPS63223834A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532518A (en) * | 2007-06-29 | 2010-10-07 | エミュレックス デザイン アンド マニュファクチュアリング コーポレーション | Method and system for efficient queue management |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6199121B1 (en) | High speed dynamic chaining of DMA operations without suspending a DMA controller or incurring race conditions | |
JPH0517584B2 (en) | ||
JPS63223834A (en) | Queue processing system | |
JPS5953565B2 (en) | Direct memory access control device | |
JPS5998261A (en) | Information processing device | |
JP3260632B2 (en) | Multiple data format table management method | |
JPH0818604A (en) | Communication controller | |
EP0344915A2 (en) | Apparatus for processing bit streams | |
GB2126385A (en) | Data storage | |
JPS60132260A (en) | Input/output controlling method | |
JPH05265828A (en) | Journal sampling device for batch processing program | |
JPH09247234A (en) | Communication device | |
JPH03290741A (en) | Error logging method | |
JPH0626897A (en) | Device for diagnosing plant | |
JPS5932813B2 (en) | Data transfer method | |
JPH01159740A (en) | Duplex computer system | |
JPH05108446A (en) | Log data storing device | |
JPH0346033A (en) | Data transfer control method for inter-job | |
JPH05120059A (en) | Fault information extraction system | |
JPH0520472A (en) | Waveform measurement device | |
JPH07193561A (en) | System and device for synchronously processing format | |
JPH07117937B2 (en) | Online system transaction processor | |
JPH0589050A (en) | File recovery control system | |
JPH056315A (en) | Tracing system for input/output control device | |
JPH06124206A (en) | Branching instruction estimation processor and processing method therefor |