JPS63222561A - Self-diagnosis system for pseudo calling device - Google Patents

Self-diagnosis system for pseudo calling device

Info

Publication number
JPS63222561A
JPS63222561A JP62057334A JP5733487A JPS63222561A JP S63222561 A JPS63222561 A JP S63222561A JP 62057334 A JP62057334 A JP 62057334A JP 5733487 A JP5733487 A JP 5733487A JP S63222561 A JPS63222561 A JP S63222561A
Authority
JP
Japan
Prior art keywords
circuit
self
data
pseudo
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62057334A
Other languages
Japanese (ja)
Inventor
Satoshi Hiraide
智 平出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62057334A priority Critical patent/JPS63222561A/en
Publication of JPS63222561A publication Critical patent/JPS63222561A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the self-diagnosis function by providing a self-diagnosis adaptor consisting of a master clock generation circuit, a transmission frame generation circuit, a reception data detection circuit, a reception clock extraction circuit, and a loop-back circuit. CONSTITUTION:In the self-diagnosing adaptor 100, a loop-back data from an ISDN pseudo terminal adaptor 20 is detected by the reception data detection circuit 106 with a clock from the reception clock extraction circuit 104, the data phase of the reception data is converted by the loop-back circuit 120 to the phase from the master clock generation circuit 110, and the data is looped back to the pseudo terminal adaptor 20 through the transmission frame generation circuit 105. As a result, the data loop-back function is made enable even at a time then the clock system of the host equipment is not operating, hence the self-diagnosis function is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はI SDN装置に関し、特に擬似呼装置の自己
診断方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an ISDN device, and particularly to a self-diagnosis method for a pseudo call device.

〔従来の技術〕[Conventional technology]

I SDN擬似呼装置はI SDN加入者装置に接続し
擬似端末として交換システムの処理能力を試験する装置
である。ここでI SDN擬似呼装置の一般的説明を第
3図、第4図の従来の一例の図を参照し以下に説明する
The ISDN pseudo call device is a device that connects to ISDN subscriber equipment and tests the processing ability of the switching system as a pseudo terminal. Here, a general description of the ISDN pseudo call device will be described below with reference to FIGS. 3 and 4, which are examples of conventional systems.

第3図はI SDN擬似呼装置1とI SDN加入者装
置2の接続を示す全体図を示し、I SDN加入者回路
30〜3nにはI SDN擬似端末アダプター20〜2
nが接続され、このI SDN擬似端末アダプター20
〜2nは、内部にセントラルブロセッシングユニット(
以下CPUと称す)201を持ち発呼処理2着呼処理を
行なう。又、前記I SDN擬似端末アダプター20〜
2nの制御はI SDN擬似呼装置共通部10から共通
部インタフェース回路40〜4nを通して行なわれる。
FIG. 3 shows an overall diagram showing the connection between the ISDN pseudo call device 1 and the ISDN subscriber device 2, and the ISDN pseudo terminal adapters 20 to 2 are connected to the ISDN subscriber circuits 30 to 3n.
n is connected to this I SDN pseudo terminal adapter 20
~2n has a central processing unit (
It has a CPU 201 (hereinafter referred to as CPU) and performs call origination processing and incoming call processing. Further, the ISDN pseudo terminal adapter 20~
2n is controlled from the ISDN pseudo call device common section 10 through the common section interface circuits 40 to 4n.

l5DN擬似呼装置共通部10は、各I SDN擬似端
末アダプター20〜2nの試験命令および試験結果の処
理を行う。
The I5DN pseudo call device common unit 10 processes test commands and test results for each ISDN pseudo terminal adapter 20 to 2n.

次に、I SDN擬似呼装置1の自己診断にっき第4図
を参照して説明する。
Next, self-diagnosis of the ISDN pseudo call device 1 will be explained with reference to FIG.

第4図は第3図のI SDN擬似呼端末アダプター20
とI SDN加入者回路30のブロック図で、I SD
N擬似呼端末アダプター20の動作概要は、共通部イン
タフェース回路40から自己診断発行要求をCPU20
1で受け、CPU201は自己診断を行うなめ選択回路
209を自己診断モードに設定し、擬似呼パターン発生
回路202から擬似呼データを送出し、選択回路209
を通り擬似呼パターンチェック回路203でチェックし
、その結果をCP (、T 201で検出し、共通部イ
ンタフェース回路40を通してI SDN擬似擬似呼装
置共通部上0らせる自己診断方式である。
Figure 4 shows the I SDN pseudo call terminal adapter 20 of Figure 3.
and ISDN subscriber circuit 30 block diagram;
An overview of the operation of the N pseudo call terminal adapter 20 is that a self-diagnosis issue request is sent from the common part interface circuit 40 to the CPU 20.
1, the CPU 201 sets the self-diagnosis selection circuit 209 to self-diagnosis mode, sends pseudo call data from the pseudo call pattern generation circuit 202, and selects the selection circuit 209.
This is a self-diagnosis method.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した自己診断を行うためには、上位装置つまりI 
SDN加入者回路30と加入者線路6Aにて接続され、
かつ、交換網に同期した基本クロックCLKに同期して
いることが必要である。
In order to perform the above-mentioned self-diagnosis, the host device, that is, I
Connected to SDN subscriber circuit 30 and subscriber line 6A,
In addition, it is necessary to synchronize with the basic clock CLK that is synchronized with the switching network.

第4図において、交換網に同期させるためには、I S
DN加入者回路30で交換網からの基本クロックCLK
により送信フレーム作成回路305で送信フレームデー
タを作成し、加入者線路送受信回路307から加入者線
路6Aに送出する。l5DN擬似端末アダプター20に
おいては、加入者線路からのデータを加入者線路送受信
回路207で受信しスレーブクロック発生回路204と
受信データ検出回路206に送出する。スレーブクロッ
ク発生回路204は、受信データからI SDN擬似端
末アダプター20に必要なりロックを作成し各種機能ブ
ロックに供給するようになっているので、自己診断を行
なうには少なくとも上位装置のクロック系が動作してい
なければならないという欠点がある。
In FIG. 4, in order to synchronize with the switching network, IS
The basic clock CLK from the switching network in the DN subscriber circuit 30
Accordingly, the transmission frame creation circuit 305 creates transmission frame data, and sends it from the subscriber line transmission/reception circuit 307 to the subscriber line 6A. In the I5DN pseudo-terminal adapter 20, data from the subscriber line is received by the subscriber line transmission/reception circuit 207 and sent to the slave clock generation circuit 204 and the received data detection circuit 206. The slave clock generation circuit 204 is designed to create locks required by the ISDN pseudo terminal adapter 20 from received data and supply them to various functional blocks, so in order to perform self-diagnosis, at least the clock system of the host device is operating. The disadvantage is that you have to do it.

本発明の目的は、上記欠点をなくし自己診断機能を向上
することのできる擬似呼装置の自己診断方式を提供する
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a self-diagnosis method for a pseudo call device that can eliminate the above-mentioned drawbacks and improve its self-diagnosis function.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の自己診断機能付擬似呼装置は、l5DN擬似端
末アダプターからの折り返しデータを受信クロック抽出
回路のクロックで受信データ検出回路により検出し、折
り返し回路で前記受信データを受信データ位相からマス
タクロック発生回路からの位相に変換し、送信フレーム
作成回路を通し擬似端末アダプターへ折り返す回路構成
を擬似呼装置を有している。
The pseudo-call device with self-diagnosis function of the present invention detects return data from the I5DN pseudo-terminal adapter using the clock of the receive clock extraction circuit, and generates a master clock from the receive data phase using the return circuit. A pseudo call device has a circuit configuration that converts the phase from the circuit and loops it back to the pseudo terminal adapter through a transmission frame creation circuit.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例の全体構成図、第2図は全体
構成の中の一実施例を示すブロック図である。
FIG. 1 is an overall configuration diagram of an embodiment of the present invention, and FIG. 2 is a block diagram showing an embodiment of the overall configuration.

第1図で、I SDN擬似呼装置1とI SDN加入加
入直装12間入者線路6A〜6Nにて接続され、I S
DN擬似呼装置1内はI SDN擬似擬似呼装置共通部
上0 SDN擬似端末アダプター20〜2n間が各I 
SDN擬似端末アダプター20〜2nに収容された共通
部インタフェース回路40を介して擬似呼共通バス5A
に接続される。
In FIG. 1, the ISDN pseudo call device 1 and the ISDN subscriber direct access equipment 12 are connected by ingress lines 6A to 6N, and the ISDN
Inside the DN pseudo call device 1, there is an I SDN pseudo call device
Pseudo call common bus 5A is sent via common part interface circuit 40 accommodated in SDN pseudo terminal adapters 20 to 2n.
connected to.

本実施例による自己診断アダプター100は、マスター
クロック発生回路110(第2図)とデータ折り返し機
能を有し、I SDN擬似端末アダプター20〜2n内
の選択回路209く第2図)により接続され、I SD
N擬似端末アダプター20〜2nからのデータ折り返し
を行ない、かつ、そのマスタークロックに同期したデー
タを送出する。
The self-diagnosis adapter 100 according to this embodiment has a data loopback function with a master clock generation circuit 110 (FIG. 2), and is connected by a selection circuit 209 (FIG. 2) in the ISDN pseudo terminal adapters 20 to 2n. ISD
It loops back data from the N pseudo terminal adapters 20 to 2n and sends out data synchronized with its master clock.

次に、第2図を参照して動作を説明する。 擬似呼デー
タ折り返し試験を行うため、CPU201は選択回路2
09,210.211を診断モードに設定する0選択回
路209,210.’2L1が診断モードに設定される
と、自己診断アダプター100においてマスタークロッ
ク発生回路110に同期したフレームデータが送信フレ
ーム作成回路105から送出され、選択回路211を通
りスレーブクロック発生回路204と受信データ検出回
路206に供給される。
Next, the operation will be explained with reference to FIG. In order to perform a pseudo call data return test, the CPU 201 selects the selection circuit 2.
0 selection circuit 209,210.0 to set 09,210.211 to diagnostic mode. When the '2L1 is set to the diagnostic mode, frame data synchronized with the master clock generation circuit 110 in the self-diagnosis adapter 100 is sent out from the transmission frame generation circuit 105, passes through the selection circuit 211, and is sent to the slave clock generation circuit 204 and reception data detection. is supplied to circuit 206.

スレーブクロック発生回路204ではクロック同期をと
り、この同期がとれたクロックによって受信データ検出
回路206のフレーム検出を行ない、その出力によりフ
レーム同期を確立させ、l5DN擬似端末アダプター1
00の各種クロックを供給する。次に、I SDN擬似
端末アダプター100からのデータが送信フレーム作成
回路205により送出され、選択回路210を通り、自
己診断アダプター100の受信クロック抽出回路104
と受信データ検出回路106に供給され、前記スレーブ
クロック発生回路204と同様に同期確立が行なわれる
The slave clock generation circuit 204 synchronizes the clocks, uses the synchronized clock to perform frame detection in the received data detection circuit 206, and establishes frame synchronization using the output of the received data detection circuit 206.
00 various clocks are supplied. Next, the data from the ISDN pseudo terminal adapter 100 is sent out by the transmission frame creation circuit 205, passes through the selection circuit 210, and is sent to the reception clock extraction circuit 104 of the self-diagnosis adapter 100.
and is supplied to the received data detection circuit 106, and synchronization is established similarly to the slave clock generation circuit 204.

以上記述した様に、I SDN擬似端末アダプター20
と自己診断アダプター100の同期が確立することによ
り擬似呼パターン発生回路202からのデータが選択回
路209での折り返し、又は自己診断アダプター100
での折り返しを可能とする。
As described above, the ISDN pseudo terminal adapter 20
By establishing synchronization between the self-diagnosis adapter 100 and the self-diagnosis adapter 100, the data from the pseudo call pattern generation circuit 202 is returned by the selection circuit 209, or the self-diagnosis adapter 100
Allows for turnaround.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、マスタクロック発生回路
と、送信フレーム作成回路と、受信データ検出回路と、
受信クロック抽出回路と、折り返し回路とからなる自己
診断アダプターを擬似呼装置に収容することにより、従
来上位装置クロック系が非動作中は不可能であったデー
タ折り返し機能が可能となり、自己診断の機能の向上を
図ることができるという効果がある。
As explained above, the present invention includes a master clock generation circuit, a transmission frame generation circuit, a reception data detection circuit,
By accommodating a self-diagnosis adapter consisting of a reception clock extraction circuit and a loopback circuit in a pseudo call device, a data loopback function that was previously impossible when the host device clock system was not operating becomes possible, and the self-diagnosis function is improved. This has the effect that it is possible to improve the

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の全体構成図、第2図は第1
図の全体構成図の中の一実施例の詳細ブロック図、第3
図は従来の一例の全体構成図、第4国は第3図の全体構
成図の中の一例の詳細ブロック図である。 1・・・l5DN擬似呼装置、2・・・I SDN加入
者装置、10・・・I SDN擬似呼装置共通部、20
〜2n・・・I SDN擬似端末アダプター、30〜3
n・・・I SDN加入者回路、40〜4n・・・共通
部インタフェース回路、5A、5B、5C,5D、〜5
N・・・擬似呼共通バス、6A、6B、6C,〜6N・
・・加入者線路、70・・・自己診断バス、100・・
・自己診断アダプター、[)ou↑・・・データ出力、
DIN・・・データ入力、CLK・・・基本クロック、
104.304・・・受信クロック抽出回路、105,
205゜305・・・送信フレーム作成回路、106,
206゜306・・・受信データ検出回路、110・・
・マスタークロック発生回路、120・・・折り返し回
路、201・・・cpu <セントラルプロセッシング
ユニット)、202・・・擬似呼パターン発生回路、2
03・・・擬似呼パターンチェック回路、204・・・
スレーブクロック発生回路、207.307・・・加入
者線路送受信回路、209,210.211・・・選択
回路、220・・・端末アダプター内部バス、309・
・・デー第 1  回
FIG. 1 is an overall configuration diagram of an embodiment of the present invention, and FIG.
Detailed block diagram of one embodiment in the overall configuration diagram in Figure 3.
The figure is an overall configuration diagram of a conventional example, and the fourth country is a detailed block diagram of an example in the overall configuration diagram of FIG. 3. 1...l5DN pseudo call device, 2...I SDN subscriber device, 10...I SDN pseudo call device common part, 20
~2n...I SDN pseudo terminal adapter, 30~3
n...I SDN subscriber circuit, 40 to 4n... Common part interface circuit, 5A, 5B, 5C, 5D, to 5
N... Pseudo call common bus, 6A, 6B, 6C, ~ 6N.
...Subscriber line, 70...Self-diagnosis bus, 100...
・Self-diagnosis adapter, [)ou↑...data output,
DIN...Data input, CLK...Basic clock,
104.304...reception clock extraction circuit, 105,
205°305... Transmission frame creation circuit, 106,
206°306... Received data detection circuit, 110...
- Master clock generation circuit, 120... Return circuit, 201... CPU <central processing unit), 202... Pseudo call pattern generation circuit, 2
03... Pseudo call pattern check circuit, 204...
Slave clock generation circuit, 207.307... Subscriber line transmission/reception circuit, 209, 210.211... Selection circuit, 220... Terminal adapter internal bus, 309.
...day 1st

Claims (1)

【特許請求の範囲】[Claims] ISDN擬似呼装置において、擬似端末アダプターから
折り返しデータを受信クロック抽出回路のクロックに同
期して受信データ検出回路により検出し、折り返し回路
で前記受信データを受信データ位相からマスタクロック
発生回路からの位相に変換し、送信フレーム作成回路を
通し擬似端末アダプターへ折り返す回路構成を擬似呼装
置に収容したことを特徴とする擬似呼装置の自己診断方
式。
In an ISDN pseudo call device, return data from a pseudo terminal adapter is detected by a reception data detection circuit in synchronization with the clock of a reception clock extraction circuit, and the return circuit converts the received data from the reception data phase to the phase from the master clock generation circuit. A self-diagnosis method for a pseudo call device, characterized in that the pseudo call device accommodates a circuit configuration that converts the frame and loops it back to the pseudo terminal adapter through a transmission frame creation circuit.
JP62057334A 1987-03-11 1987-03-11 Self-diagnosis system for pseudo calling device Pending JPS63222561A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62057334A JPS63222561A (en) 1987-03-11 1987-03-11 Self-diagnosis system for pseudo calling device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62057334A JPS63222561A (en) 1987-03-11 1987-03-11 Self-diagnosis system for pseudo calling device

Publications (1)

Publication Number Publication Date
JPS63222561A true JPS63222561A (en) 1988-09-16

Family

ID=13052670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62057334A Pending JPS63222561A (en) 1987-03-11 1987-03-11 Self-diagnosis system for pseudo calling device

Country Status (1)

Country Link
JP (1) JPS63222561A (en)

Similar Documents

Publication Publication Date Title
US5151896A (en) Modular digital telephone system with fully distributed local switching and control
JPS6230447A (en) Extension communication system between isdn terminal
US5060241A (en) Synchronizing system for a private digital exchange connected to an isdn
JP3512948B2 (en) Communication measuring instrument
US5220561A (en) Data transfer between high bit rate buses via unshielded low bit rate bus
JPS63222561A (en) Self-diagnosis system for pseudo calling device
JP3195832B2 (en) Digital telephone equipment
JPH0286391A (en) Isdn local communication system
JP2715547B2 (en) Transmission equipment parent / child station replacement system
CA2019002C (en) Data transfer between high bit rate buses via unshielded low bit rate bus
JPS6035849A (en) Clock switching control system
JPS63294051A (en) Isdn dummy call device
JPH03258132A (en) Communication terminal equipment
JP2806854B2 (en) Bus synchronization check device
JPS6298835A (en) Supervisory control system
JPH0265498A (en) Line connection system
JPH0282834A (en) Loop back control system
JPH0438026A (en) Reception data synchronizing circuit
JPH036953A (en) Isdn communication control equipment
JPS61282939A (en) Online test system for distributed device
JPS6367945A (en) Communication control equipment
JPH02276332A (en) Data communication system
JPS6367944A (en) Communication control equipment
JPS61295731A (en) Digital trunk line multiplex control system
JPS6248166A (en) Operation test system for digital subscriber circuit