JPS63221324A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPS63221324A
JPS63221324A JP62054003A JP5400387A JPS63221324A JP S63221324 A JPS63221324 A JP S63221324A JP 62054003 A JP62054003 A JP 62054003A JP 5400387 A JP5400387 A JP 5400387A JP S63221324 A JPS63221324 A JP S63221324A
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
liquid crystal
thin film
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62054003A
Other languages
Japanese (ja)
Inventor
Hideaki Taniguchi
秀明 谷口
Kazuo Shirohashi
白橋 和男
Ryoji Oritsuki
折付 良二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62054003A priority Critical patent/JPS63221324A/en
Publication of JPS63221324A publication Critical patent/JPS63221324A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent defective connection of a thin film transistor to a transparent picture element electrode by forming a semiconductor layer for forming a thin film transistor at a part below a transparent picture element electrode. CONSTITUTION:A thin film transistor TrT is formed in a liquid crystal display device on an inside surface of a lower transparent glass substrate 1. A transparent picture element electrode 5C formed for each picture element is connected to one 5B of source drain electrodes of the TrT. The electrode 5C is connected integrally with a transparent electrode layer 5b of the source drain electrodes 5A, 5B. An i-type semiconductor layer 4A formed by elongating an i-type semiconductor layer 4 and an n<+> type semiconductor layer 5D formed by elongating an n<+> type semiconductor layer 5a are provided to a part below the electrode 5C. Since the electrode 5C can be held at a higher position due to the presence of the layer 4A and 5D by this constitution, the stage difference between the connecting part of the electrode 5B to the electrode 5C is reduced. Thus, defective connection of the electrode 5B to the electrode 5C is prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置、特に、液晶表示部の各画素の
表示を薄膜トランジスタで制御する液晶表示装置に適用
して有効な技術に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a technique that is effective when applied to a liquid crystal display device, and particularly to a liquid crystal display device in which the display of each pixel of a liquid crystal display section is controlled by a thin film transistor. be.

〔従来技術〕[Prior art]

液晶表示装置は、液晶表示部の各画素の表示を薄膜トラ
ンジスタ(TPT)で制御している。この液晶表示装置
は、下部透明ガラス基板と上部透明ガラス基板との間の
空間に、液晶を封入して構成されている。下部透明ガラ
ス基板の内側(液晶側)の表面には、画素毎に設けられ
た透明画素電極と、それに印加される電圧を制御する画
素毎に設けられた薄膜トランジスタとが設けられている
。上部透明ガラス基板の内側(液晶側)の表面には、前
記透明画素電極と対向する共通透明画素電極が設けられ
ている。
In a liquid crystal display device, the display of each pixel in a liquid crystal display section is controlled by a thin film transistor (TPT). This liquid crystal display device is constructed by filling a space between a lower transparent glass substrate and an upper transparent glass substrate with liquid crystal. On the inner surface (liquid crystal side) of the lower transparent glass substrate, a transparent pixel electrode provided for each pixel and a thin film transistor provided for each pixel that controls the voltage applied thereto are provided. A common transparent pixel electrode facing the transparent pixel electrode is provided on the inner surface (liquid crystal side) of the upper transparent glass substrate.

逆スタガー構造の薄膜トランジスタとして、1986年
のジャパンディスプレイ(Japan Display
’86−The  6th  Internation
al  Display  Re5aarch  Co
nfarenCs、Po5t−Deadline Pa
per、5ession 8.PD 3)の第3図に記
載されているものが知られている。この薄膜トランジス
タは1次のように形成されている。
In 1986, Japan Display introduced a thin film transistor with an inverted stagger structure.
'86-The 6th International
al Display Re5aarch Co
nfarenCs, Po5t-Deadline Pa
per, 5ession 8. The one shown in Figure 3 of PD 3) is known. This thin film transistor is formed in a first-order manner.

まず、薄膜トランジスタ形成領域において、下部透明ガ
ラス基板の表面上に、ゲート電極を形成する。この後、
ゲート電極上にゲート絶縁膜として使用される絶縁膜を
形成する。
First, a gate electrode is formed on the surface of a lower transparent glass substrate in a thin film transistor formation region. After this,
An insulating film used as a gate insulating film is formed on the gate electrode.

次に、前記ゲート電極上の絶縁膜上に、チャネル形成領
域として使用されるアモーファスシリコン層及びその上
部に一対のソース・ドレイン電極を形成する。ソース・
ドレイン電極は、高濃度のn゛型型詰結晶シリコン層C
r層を順次積層して形成されている。前記アモーファス
シリコン層とソース・ドレイン電極とは、夫々の形成層
を順次積層した後、エツチングマスクを用いて夫々の形
成層を一括にエツチングすることで形成されている。
Next, on the insulating film on the gate electrode, an amorphous silicon layer used as a channel formation region and a pair of source/drain electrodes are formed on the amorphous silicon layer. sauce·
The drain electrode is a highly concentrated n-type packed crystal silicon layer C.
It is formed by sequentially laminating r layers. The amorphous silicon layer and the source/drain electrodes are formed by sequentially stacking the respective formation layers and then etching the respective formation layers all at once using an etching mask.

次に、前記絶縁膜上に透明画素電極(ITO)を形成す
る。透明画素電極は、スパッタで形成される。透明画素
電極は、薄膜トランジスタのソース・ドレイン電極上に
も形成されそれに接続されている。
Next, a transparent pixel electrode (ITO) is formed on the insulating film. The transparent pixel electrode is formed by sputtering. The transparent pixel electrode is also formed on and connected to the source and drain electrodes of the thin film transistor.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明者は、前述の液晶表示装置の液晶表示部の不良解
析の結果、前記薄膜トランジスタのソース・ドレイン電
極と透明画素電極との接続不良が多発する事実を発見し
た0本発明者の検討によれば、この接続不良は、薄膜ト
ランジスタの7モ一フアスシリコン層(チャネル形成領
域)及びソース・ドレイン電極で形成される段差形状に
起因するものであると考察してLする。つまり、接続不
良は、前記段差部における透明画素電極のステップカバ
レッジが悪く、断線するために生じる。前記アモーファ
スシリコン層は、チャネル形成領域の電流容量を確保す
る等のため、400[nml程度の膜厚で形成されてい
る。前記ソース・ドレイン電極は、11G[n+a]程
度の膜厚で形成されている。一方、同様に、透明画素電
極と同一工程で形成される映像信号線(垂直信号線)に
おいても断線する事実が本発明者によって発見された。
As a result of failure analysis of the liquid crystal display section of the liquid crystal display device described above, the inventor discovered that connection failures between the source/drain electrodes of the thin film transistors and the transparent pixel electrodes frequently occur. For example, consider that this connection failure is caused by the step shape formed by the 7-morphous silicon layer (channel formation region) and source/drain electrodes of the thin film transistor. In other words, the connection failure occurs because the step coverage of the transparent pixel electrode in the stepped portion is poor, resulting in disconnection. The amorphous silicon layer is formed to have a thickness of about 400 nm in order to ensure current capacity in the channel forming region. The source/drain electrodes are formed with a film thickness of about 11G[n+a]. On the other hand, the inventor of the present invention similarly discovered that video signal lines (vertical signal lines) formed in the same process as transparent pixel electrodes also break.

このため、点欠陥が多発し、液晶表示装置の歩留りが低
下する。
Therefore, point defects occur frequently and the yield of liquid crystal display devices decreases.

本発明の目的は、液晶表示装置の歩留りを向上すること
が可能な技術を提供することにある。
An object of the present invention is to provide a technique that can improve the yield of liquid crystal display devices.

本発明の他の目的は、液晶表示装置において。Another object of the present invention is a liquid crystal display device.

薄膜トランジスタと透明画素電極との接続不良を防止す
ることが可能な技術を提供することにある。
An object of the present invention is to provide a technique that can prevent poor connection between a thin film transistor and a transparent pixel electrode.

本発明の他の目的は、液晶表示装置において、映像信号
線の断線を防止することが可能な技術を提供することに
ある。
Another object of the present invention is to provide a technique that can prevent disconnection of video signal lines in a liquid crystal display device.

本発明の他の目的は、液晶表示装置の製造工程を低減す
ることが可能な技術を提供することにある。
Another object of the present invention is to provide a technique that can reduce the manufacturing process of a liquid crystal display device.

本発明の前記ならびにその他の目的と新規な特徴は1本
明細書の記述及び添付図面によって明らかになるであろ
う。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち2代表的なものの概
要を簡単に説明すれば、下記のとおりである。
A brief overview of two typical inventions disclosed in this application is as follows.

薄膜トランジスタに透明画素電極が接続される液晶表示
装置において、前記薄膜トランジスタを形成する半導体
層を、前記透明画素電極の下部に延在させたことを特徴
とする。
A liquid crystal display device in which a transparent pixel electrode is connected to a thin film transistor is characterized in that a semiconductor layer forming the thin film transistor extends below the transparent pixel electrode.

〔作用〕[Effect]

上述した手段によれば、前記薄膜トランジスタの半導体
層に起因する段差形状を緩和することができるので、薄
膜トランジスタのソース・ドレイン電極と透明画素電極
との接続不良を防止することができる。また、同様に、
映像信号線の断線を防止することができる。
According to the above-described means, it is possible to reduce the step shape caused by the semiconductor layer of the thin film transistor, and therefore it is possible to prevent poor connection between the source/drain electrode of the thin film transistor and the transparent pixel electrode. Also, similarly,
Breakage of the video signal line can be prevented.

この結果、点欠陥を低減し、液晶表示装置の歩留りを向
上することができる。
As a result, point defects can be reduced and the yield of liquid crystal display devices can be improved.

以下1本発明の構成について、逆スタガー構造の薄膜ト
ランジスタを有する液晶表示装置に適用した一実施例と
共に説明する。
Hereinafter, the structure of the present invention will be described together with an embodiment in which it is applied to a liquid crystal display device having a thin film transistor with an inverted staggered structure.

なお、実施例を説明するための全回において。In addition, in all the times for explaining the example.

同−機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
Components having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.

〔発明の実施例〕[Embodiments of the invention]

本発明の一実施例である液晶表示装置の液晶表示部の要
部を第1図(要部平面図)で示し、第1図の■−■線で
切った断面を第2図で示す。
A main part of a liquid crystal display section of a liquid crystal display device according to an embodiment of the present invention is shown in FIG. 1 (a plan view of the main part), and FIG. 2 shows a cross section taken along the line ■--■ in FIG.

第1図及び第2図に示すように、液晶表示装置は、1 
、1 [m+ml程度の厚さを有する下部透明ガラス基
板1の内側(液晶側)の表面上に、逆スタガー構造の薄
膜トランジスタ(TPT)Tを有している。
As shown in FIGS. 1 and 2, the liquid crystal display device includes 1
, 1 A thin film transistor (TPT) T having an inverted staggered structure is provided on the inner surface (liquid crystal side) of a lower transparent glass substrate 1 having a thickness of approximately m+ml.

薄膜トランジスタTは、主に、ゲート電極2、ゲート絶
縁膜として使用される絶縁膜3、チャネル形成領域とし
て使用されるi型半導体層4.一対のソース・ドレイン
電極5A、5Bで構成されている。
The thin film transistor T mainly includes a gate electrode 2, an insulating film 3 used as a gate insulating film, an i-type semiconductor layer 4 used as a channel formation region. It is composed of a pair of source/drain electrodes 5A and 5B.

前記ゲート電極2は、下部透明ガラス基板1の表面に、
例えば、Cr層(又はその上にMo層を積層した複合膜
)で形成する。ゲート電極2は。
The gate electrode 2 is formed on the surface of the lower transparent glass substrate 1.
For example, it is formed of a Cr layer (or a composite film with a Mo layer laminated thereon). The gate electrode 2 is.

走査線(水平信号線)2Aに一体化されそれに接続され
ている。
It is integrated with and connected to the scanning line (horizontal signal line) 2A.

i型半導体層4は、絶縁膜3の上部に、アモーファスシ
リコン層又は多結晶シリコン層で形成されている。この
i型半導体層4は、1桁程度薄い30[n■]程度の薄
膜で形成されている。このように薄膜で形成されるi型
半導体層4は、誘起された光電流による薄膜トランジス
タTの誤動作を生じにくく、又バックライトの透過率が
高い特徴がある。
The i-type semiconductor layer 4 is formed of an amorphous silicon layer or a polycrystalline silicon layer on the insulating film 3. This i-type semiconductor layer 4 is formed of a thin film of about 30 [n■], which is about one order of magnitude thinner. The i-type semiconductor layer 4 formed of a thin film in this manner is characterized by being less likely to cause malfunction of the thin film transistor T due to induced photocurrent and having a high backlight transmittance.

一対のソース・ドレイン電極5A、5Bは、i型半導体
層4上に夫々離隔して設けられている。
A pair of source/drain electrodes 5A and 5B are provided on the i-type semiconductor layer 4 and spaced apart from each other.

ソース・ドレイン電極5A、5Bは1回路のバイアス極
性が変ると、動作上、ソースとドレインが入れ替わるよ
うに構成されている。つまり、薄膜トランジスタTは、
FETと同様に双方向性である。
The source/drain electrodes 5A and 5B are configured so that when the bias polarity of one circuit changes, the source and drain are interchanged in operation. In other words, the thin film transistor T is
Like FET, it is bidirectional.

ソース・ドレイン電極5A、6Bは、i型半導体層4に
接触する下層側から、高不純物濃度のn。
The source/drain electrodes 5A and 6B are formed of high impurity-concentrated n-type semiconductor layers starting from the lower layer side in contact with the i-type semiconductor layer 4.

型半導体層5a、ITO層5b、Mo層5cを順次積層
して形成されている。ざ型半導体層5aは、アモーファ
スシリコン層又は多結晶シリコン層で形成されており、
i型半導体層4との接触抵抗値を低減するように構成さ
れている。ITO層5bは、インジウム−スズ−オキサ
イドの化合物であり、透明性及び導電性を有している。
It is formed by sequentially stacking a type semiconductor layer 5a, an ITO layer 5b, and a Mo layer 5c. The square-shaped semiconductor layer 5a is formed of an amorphous silicon layer or a polycrystalline silicon layer,
It is configured to reduce the contact resistance value with the i-type semiconductor layer 4. The ITO layer 5b is a compound of indium-tin-oxide and has transparency and conductivity.

Mo層5cは、信号伝達速度を速くするために低抵抗値
を有しており、配線材料としても使用される。
The Mo layer 5c has a low resistance value in order to increase the signal transmission speed, and is also used as a wiring material.

薄膜トランジスタTの一方のソース・ドレイン電極5B
には1画素毎に設けられた透明画素電極(ITO)6G
が接続されている。透明画素電極5Cは、液晶表示部の
画素電極の一方を構成する。
One source/drain electrode 5B of thin film transistor T
Transparent pixel electrode (ITO) 6G provided for each pixel
is connected. The transparent pixel electrode 5C constitutes one of the pixel electrodes of the liquid crystal display section.

透明画素電極5Cは、ソース・ドレイン電極5A。The transparent pixel electrode 5C is the source/drain electrode 5A.

5BのITO層5bと同一製造工程でしかも同一材料で
形成されており、それと一体に構成され接続されている
・ この透明画素電極5Cの下部には、前記i型半導体層4
を延在させたi型半導体層4A及びが型半導体層5aを
延在されたざ型半導体層5Dが設けられている。
It is formed in the same manufacturing process and from the same material as the ITO layer 5b of 5B, and is integrally configured and connected thereto. Below the transparent pixel electrode 5C, the i-type semiconductor layer 4 is formed.
There are provided an i-type semiconductor layer 4A in which the i-type semiconductor layer 5a is extended, and a diagonal-shaped semiconductor layer 5D in which the diagonal-type semiconductor layer 5a is extended.

他方のソース・ドレイン電極5Aは、映像信号線(垂直
信号線)5Eと一体化されそれに接続されている。映像
信号線5Eは、ソース・ドレイン電極5A又は5Bと実
質的に同様の構造で構成されている。
The other source/drain electrode 5A is integrated with and connected to a video signal line (vertical signal line) 5E. The video signal line 5E has substantially the same structure as the source/drain electrode 5A or 5B.

このように、薄膜トランジスタTに透明画素電極5Cが
接続される液晶表示装置において、前記薄膜トランジス
タTを形成するi型半導体層4及びn・型半導体層5a
を、i型半導体層4A及びn◆型型半体体層5Dして透
明画素電極5Cの下部に延在させたことにより、i型半
導体層4A及びn゛型半導体層SDで透明画素電極5C
の位置を高くすることができるので、ソース・ドレイン
電極5Bと透明画素電極5Cとの接続部の段差形状を緩
和することができる。前記接続部の段差形状は。
In this way, in a liquid crystal display device in which a transparent pixel electrode 5C is connected to a thin film transistor T, the i-type semiconductor layer 4 and the n-type semiconductor layer 5a forming the thin-film transistor T are
By extending the i-type semiconductor layer 4A and the n◆-type half body layer 5D below the transparent pixel electrode 5C, the i-type semiconductor layer 4A and the n◆-type semiconductor layer SD form the transparent pixel electrode 5C.
Since the position of the transparent pixel electrode 5C can be raised, the stepped shape of the connection portion between the source/drain electrode 5B and the transparent pixel electrode 5C can be relaxed. What is the shape of the step at the connection part?

主に、ゲート電極2で形成されるだけである。したがっ
て、前記接続部の段差部における透明画素電極5C形成
層のステップカバレッジを向上し、ソース・ドレイン電
極5Bと透明画素電極5Cとの接続不良を防止すること
ができる。
It is mainly formed only by the gate electrode 2. Therefore, it is possible to improve the step coverage of the transparent pixel electrode 5C forming layer in the stepped portion of the connection portion, and to prevent poor connection between the source/drain electrode 5B and the transparent pixel electrode 5C.

しかも、前記i型半導体層4A及びn゛型型半体体層5
D、薄膜で形成しているので、誘起された光電流による
薄膜トランジスタTの誤動作を防止し、又バックライト
の透過率の低下を防止することができる。
Moreover, the i-type semiconductor layer 4A and the n-type half body layer 5
D. Since it is formed of a thin film, it is possible to prevent the thin film transistor T from malfunctioning due to the induced photocurrent, and also to prevent the transmittance of the backlight from decreasing.

また、同様に、映像信号、5g5Eを前記ソース・ドレ
イン電極5A又は5Bと実質的に同様の構造で構成する
ことにより、延在方向の段差形状を緩和することができ
るので、映像信号線5Eの断線を防止することができる
Similarly, by configuring the video signal 5g5E with substantially the same structure as the source/drain electrode 5A or 5B, the step shape in the extending direction can be alleviated, so that the video signal line 5g Disconnection can be prevented.

この結果、点欠陥を低減し、液晶表示装置の歩留りを向
上することができる。
As a result, point defects can be reduced and the yield of liquid crystal display devices can be improved.

薄膜トランジスタT及び透明画素電極SC上には、保護
膜6が設けられている。保護膜6は、主に、薄膜トラン
ジスタTを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良い酸化シリコン膜や窒化
シリコン膜で形成する。
A protective film 6 is provided on the thin film transistor T and the transparent pixel electrode SC. The protective film 6 is mainly formed to protect the thin film transistor T from moisture etc.
It is formed using a silicon oxide film or a silicon nitride film that is highly transparent and has good moisture resistance.

薄膜トランジスタT上の保護膜6の上部には、外部光が
チャネル形成領域として使用されるi型半導体層4に入
射されないように、遮蔽膜7が設けられている。遮蔽膜
7は、例えば、Cr層で形成されている。
A shielding film 7 is provided above the protective film 6 on the thin film transistor T to prevent external light from entering the i-type semiconductor layer 4 used as a channel formation region. The shielding film 7 is formed of, for example, a Cr layer.

薄膜トランジスタTは、ゲート電極2に正のバイアスを
印加すると、ソース−ドレイン間のチャネル抵抗が小さ
くなり、バイアスを零にすると、チャネル抵抗は大きく
なるように構成されている。
The thin film transistor T is configured such that when a positive bias is applied to the gate electrode 2, the channel resistance between the source and drain becomes small, and when the bias is reduced to zero, the channel resistance becomes large.

つまり、薄膜トランジスタTは、透明画素電極5Cに印
加される電圧を制御するように構成されている。
That is, the thin film transistor T is configured to control the voltage applied to the transparent pixel electrode 5C.

液晶9は、下部透明ガラス基板lと上部透明ガラス基板
10との間に形成された空間内に、液晶分子の向きを設
定する下部配向膜8及び上部配向膜14に規定され、封
入されている。
The liquid crystal 9 is defined and enclosed in a space formed between a lower transparent glass substrate l and an upper transparent glass substrate 10 by a lower alignment film 8 and an upper alignment film 14 that set the orientation of liquid crystal molecules. .

下部配向膜゛8は、下部透明ガラス基板1側の保護膜6
の上部に形成される。
The lower alignment film 8 is the protective film 6 on the lower transparent glass substrate 1 side.
is formed at the top of the

上部透明ガラス基板10の内側(液晶側)の表面には、
カラーフィルタ11、保護膜12.共通透明画素電極(
ITO)13及び前記上部配向膜14が順次積層して設
けられている。
On the inner surface (liquid crystal side) of the upper transparent glass substrate 10,
Color filter 11, protective film 12. Common transparent pixel electrode (
ITO) 13 and the upper alignment film 14 are sequentially stacked.

前記共通透明画素電極13は、下部透明ガラス基板1側
に画素毎に設けられた透明画素電極5Cに対向し、隣接
する他の共通透明電極13と一体に構成されている。
The common transparent pixel electrode 13 faces the transparent pixel electrode 5C provided for each pixel on the lower transparent glass substrate 1 side, and is configured integrally with another adjacent common transparent electrode 13.

カラーフィルタ11は、アクリル樹脂等の樹脂材料で形
成される染色基材を各画素毎に染料で染め分けることに
より形成されている。染料の染め分けは、フォトリソグ
ラフィ技術を用いて行っている。
The color filter 11 is formed by dyeing a dyed base material made of a resin material such as acrylic resin with a dye for each pixel. Dyeing is done using photolithography technology.

保護膜12は、前記カラーフィルタ11を異なる色に染
め分けた染料が液晶9に漏れることを防止するために設
けられている。保護膜12は1例えば、アクリル樹脂、
エポキシ樹脂等の透明樹脂材料で形成されている。
The protective film 12 is provided to prevent the dyes used to dye the color filters 11 into different colors from leaking into the liquid crystal 9. The protective film 12 is made of, for example, acrylic resin,
It is made of transparent resin material such as epoxy resin.

この液晶表示装置は、下部透明ガラス基板1側、上部透
明ガラス基板10側の夫々の層を別々に形成し、その後
、上下透明ガラス基板10及び1を重ね合せ1両者間に
液晶9を封入することによって組み立てられる。
In this liquid crystal display device, the layers on the lower transparent glass substrate 1 side and the upper transparent glass substrate 10 side are formed separately, and then the upper and lower transparent glass substrates 10 and 1 are stacked and liquid crystal 9 is sealed between them. It is assembled by

なお、第2図の中央部は、一画素部分の断面を示してい
る。左側は、透明ガラス基板!及び10の左側縁部分で
引出配線の存在する部分の断面を示している。右側は、
透明ガラス基板1及び10の右側縁部分で引出配線の存
在しない部分の断面を示している。
Note that the center portion of FIG. 2 shows a cross section of one pixel portion. The left side is a transparent glass substrate! The left side edge portion of 1 and 10 shows a cross section of the portion where the lead wiring is present. The right side is
A cross section of the right edge portion of the transparent glass substrates 1 and 10 where no lead wiring is present is shown.

第2図の左側、右側の夫々に示すシール材15は、液晶
9を封止するように構成されており、液晶封入口(図示
していない)を除く透明ガラス基板1及び10の線周囲
全体に沿って形成されている。シール材15は1例えば
、エポキシ樹脂で形成されている。
The sealing material 15 shown on the left and right sides of FIG. 2 is configured to seal the liquid crystal 9, and is designed to seal the entire circumference of the transparent glass substrates 1 and 10 except for the liquid crystal sealing opening (not shown). is formed along. The sealing material 15 is made of, for example, epoxy resin.

前記上部透明ガラス基板10側の共通透明画素電極13
は、少なくとも一個所において、銀ペースト材16によ
って、下部透明ガラス基板1側に形成された引出配線層
に接続されている。この引出配線層は、前述したゲート
電極2.ソース・ドレイン電極5A及び5Bの夫々と同
一製造工程で形成される。
Common transparent pixel electrode 13 on the upper transparent glass substrate 10 side
is connected to the lead wiring layer formed on the lower transparent glass substrate 1 side at least in one place by a silver paste material 16. This lead wiring layer is the gate electrode 2 described above. It is formed in the same manufacturing process as the source/drain electrodes 5A and 5B.

前記配向膜8.14、透明画素電極5C1共通透明画素
電極13.保護膜6、絶縁膜3の夫々の層は、シール材
15の内側に形成される。偏光板17は、下部透明ガラ
ス基板!、上部透明ガラス基板10の夫々の外側の表面
に形成されている。
The alignment film 8.14, the transparent pixel electrode 5C1, the common transparent pixel electrode 13. Each layer of the protective film 6 and the insulating film 3 is formed inside the sealing material 15. The polarizing plate 17 is a lower transparent glass substrate! , are formed on the outer surface of each of the upper transparent glass substrates 10.

次に、前記液晶表示装置の形成方法について、第3図乃
至第5図(各製造工程毎に示す液晶表示部の要部平面図
)及び第6図乃至第9図(各製造工程毎に示す液晶表示
部の要部断面図)を用いて簡単に説明する。なお、第6
図乃至第9図は、前記第1図の■−■線と同様な部分を
切断した断面図である。
Next, regarding the method of forming the liquid crystal display device, FIGS. 3 to 5 (plan views of main parts of the liquid crystal display section shown for each manufacturing process) and FIGS. This will be briefly explained using a cross-sectional view of a main part of a liquid crystal display section. In addition, the 6th
9 to 9 are cross-sectional views taken along the line 1--2 in FIG. 1.

まず、 7059板ガラスからなる下部透明ガラス基板
1を用意する。
First, a lower transparent glass substrate 1 made of 7059 plate glass is prepared.

次に、第3図及び第6図に示すように、下部透明ガラス
基板1の内側の表面上に、ゲート電極2及び走査線2A
を形成する。ゲート電極2及び走査線2Aは、下部透明
ガラス基板1の表面上に。
Next, as shown in FIGS. 3 and 6, gate electrodes 2 and scanning lines 2A are placed on the inner surface of the lower transparent glass substrate 1.
form. The gate electrode 2 and the scanning line 2A are on the surface of the lower transparent glass substrate 1.

例えば、スパッタで形成されるCr層を100[n膳]
程度の膜厚で形成した後、フォトリソグラフィ技術によ
りパターンニングすることで形成できる。
For example, 100[n] Cr layers are formed by sputtering.
It can be formed by forming a film with a certain thickness and then patterning it using photolithography technology.

次に、ゲート電極2及び走査線2Aを覆うように、絶縁
膜3を形成する。絶縁膜3は1例えば、マスクデポ法を
用い、プラズマCVDで形成される窒化シリコン膜で形
成し、300[nml程度の膜厚で形成する。
Next, an insulating film 3 is formed to cover the gate electrode 2 and the scanning line 2A. The insulating film 3 is formed, for example, of a silicon nitride film formed by plasma CVD using a mask deposition method, and is formed to have a film thickness of about 300 nm.

次に、下部透明ガラス基板1の実質的に全面であって。Next, substantially the entire surface of the lower transparent glass substrate 1 is covered.

#!i縁膜3の上部に、i型半導体層 n(−型半導体
層の夫々を順次積層する。i型半導体層、n1型半導体
層の夫々は、プラズマCVDで形成する。i型半導体層
は300[nml程度の膜厚、ざ型半導体層は300[
nml程度の膜厚で夫々形成するa n”型半導体層は
、i型半導体層と同様に、バックライトの透過率を高め
るために薄膜で形成する。つまり、薄膜トランジスタT
の半導体層としては、i型半導体層とn゛゛半導体層と
を合せて1000[nml程度以下に形成することが好
ましい。
#! An i-type semiconductor layer and an n-type semiconductor layer are sequentially laminated on the i-edge film 3. Each of the i-type semiconductor layer and the n1-type semiconductor layer is formed by plasma CVD. [A film thickness of about nml, a square-shaped semiconductor layer is 300 [
The a n" type semiconductor layers, each formed with a film thickness of about nml, are formed as thin films in order to increase the transmittance of the backlight, similarly to the i type semiconductor layer. In other words, the thin film transistor T
It is preferable that the total thickness of the i-type semiconductor layer and the n-type semiconductor layer is about 1000 nm or less as the semiconductor layer.

次に、前記ざ型半導体層の上部に、ITO層を形成する
。ITO層は、例えば、スパッタで形成し、120rn
m]程度の膜厚で形成する。このITO層は、i型半導
体層及びn゛゛半導体層の上部に形成し、薄膜トランジ
スタTと透明画素電極5cとの接続部分における段差形
状を緩和しているので。
Next, an ITO layer is formed on top of the square shaped semiconductor layer. The ITO layer is formed by sputtering, for example, and
The thickness of the film is approximately 100 m. This ITO layer is formed on the i-type semiconductor layer and the n-type semiconductor layer to reduce the step shape at the connection portion between the thin film transistor T and the transparent pixel electrode 5c.

ステップカバレッジが良好である。Good step coverage.

次に、第4図及び第7図に示すように、薄膜トランジス
タTのチャネル形成領域は除き、ITO層、n゛゛半導
体層、i型半導体層を順次パターンニングする。このパ
ターンニングの結果、薄膜トランジスタ形成領域におい
ては、チャネル形成領域として使用されるi型半導体層
4.一対のソース・ドレイン電極として使用されるざ型
半導体層5a及びITO層5bの夫々が形成される。ま
た、透明画素電極形成領域においては、i型半導体層4
A及びn°型型半体体層5D上部に、ITO層で形成さ
れた透明画素電極5Cが形成される。また。
Next, as shown in FIGS. 4 and 7, the ITO layer, the n-type semiconductor layer, and the i-type semiconductor layer are sequentially patterned, except for the channel formation region of the thin film transistor T. As a result of this patterning, in the thin film transistor formation region, the i-type semiconductor layer 4. is used as a channel formation region. A rectangular semiconductor layer 5a and an ITO layer 5b, which are used as a pair of source and drain electrodes, are respectively formed. In addition, in the transparent pixel electrode formation region, the i-type semiconductor layer 4
A transparent pixel electrode 5C made of an ITO layer is formed on the A and n° type half body layers 5D. Also.

映像信号線形成領域において、i型半導体層4、n゛型
型半体体層5aびITO層5bからなる映像信号線(5
E)が形成される。
In the video signal line formation region, a video signal line (5
E) is formed.

前記ITO層は、第7図に一点鎖線で示すフォトレジス
トマスクを用い、例えば、塩酸、硝酸及び純水を混合し
たエツチング液でウェットエツチングする。n゛゛半導
体層及びi型半導体層は、前記パターンニングされたI
TO層をマスクとして用い、SFGとCCl24との混
合ガスでドライエツチングする。
The ITO layer is wet-etched using a photoresist mask shown by a dashed line in FIG. 7 with an etching solution containing, for example, hydrochloric acid, nitric acid, and pure water. The n゛゛ semiconductor layer and the i-type semiconductor layer are formed by the patterned I
Using the TO layer as a mask, dry etching is performed with a mixed gas of SFG and CCl24.

このように、透明画素電極5cを形成するITO層をエ
ツチングマスクとして、薄膜トランジスタTを形成する
が型半導体層5b、i型半導体層5aの夫々を形成する
ことにより、後者のマスク形成工程をなくすことができ
るので、液晶表示装置の製造工程を低減することができ
る。
In this way, the thin film transistor T is formed using the ITO layer forming the transparent pixel electrode 5c as an etching mask, but by forming each of the type semiconductor layer 5b and the i-type semiconductor layer 5a, the latter mask forming step can be eliminated. Therefore, the manufacturing process of the liquid crystal display device can be reduced.

また、透明画素電極5Cを形成するITO層をエツチン
グマスクとして、薄膜トランジスタTと透明画素電極5
Cとの接続部分の段差形状を緩和するざ型半導体層5D
、i型半導体層4Aの夫々を形成することにより、後者
のマスク形成工程をなくすことができるので、液晶表示
装置の製造工程を低減することができる。映像信号線(
5E)についても同様である。
Further, using the ITO layer forming the transparent pixel electrode 5C as an etching mask, the thin film transistor T and the transparent pixel electrode 5 are etched.
A curved semiconductor layer 5D that alleviates the step shape at the connection portion with C.
By forming the i-type semiconductor layers 4A and 4A, the latter mask forming step can be omitted, so that the number of manufacturing steps for the liquid crystal display device can be reduced. Video signal line (
The same applies to 5E).

次に、第5図及び第8図に示すように、薄膜トランジス
タTのチャネル形成領域上のITO層5b及びn1型半
導体層5aを順次パターンニングし。
Next, as shown in FIGS. 5 and 8, the ITO layer 5b and the n1 type semiconductor layer 5a on the channel formation region of the thin film transistor T are sequentially patterned.

一対のソース・ドレイン電極(5A、5B)を形成する
。ソース・ドレイン電極(5A、5B)は、同図に一点
鎖線で示すフォトレジストマスクを用いて形成する。I
TO層5bは、前述のエツチング液でパターンニングし
、n゛型型半体体層5b、沸酸のエツチング液でパター
ンニングする。
A pair of source/drain electrodes (5A, 5B) are formed. The source/drain electrodes (5A, 5B) are formed using a photoresist mask indicated by a dashed line in the figure. I
The TO layer 5b is patterned using the above-mentioned etching solution, and the n-type half body layer 5b is patterned using a hydrochloric acid etching solution.

次に、前記第1図及び第9図に示すように、ソース・ド
レイン電極(5A、5B)、映像信号線(5E)を形成
するITO層5b上に、Mo層5Cを形成する1MO層
5cは1例えば、スパッタで形成した1100Cn]程
度の膜厚のMo層に、フォトレジストマスクを用い、硝
酸、リン酸、酢酸及び純水を混合したエツチング液でエ
ツチングすることにより形成される。この工程を施すこ
とにより、ソース・ドレイン電極5A及び5B、映像信
号線5Eの夫々が完成し、この結果、薄膜トランジスタ
Tが完成する。
Next, as shown in FIGS. 1 and 9, on the ITO layer 5b forming the source/drain electrodes (5A, 5B) and the video signal line (5E), a 1MO layer 5c forming a Mo layer 5C. is formed by etching a Mo layer with a thickness of about 1100Cn formed by sputtering, for example, with an etching solution containing a mixture of nitric acid, phosphoric acid, acetic acid, and pure water using a photoresist mask. By performing this step, the source/drain electrodes 5A and 5B and the video signal line 5E are completed, and as a result, the thin film transistor T is completed.

次に、保護膜6を形成することにより、薄膜トランジス
タT及び透明画素電極5Cが形成された下部透明ガラス
基板1が完成する。保護膜6は、例えばプラズマCVD
で形成した窒化シリコン膜で形成する。
Next, by forming the protective film 6, the lower transparent glass substrate 1 on which the thin film transistor T and the transparent pixel electrode 5C are formed is completed. The protective film 6 is formed by, for example, plasma CVD.
It is formed using a silicon nitride film formed in .

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
As above, the invention made by the present inventor has been specifically explained based on the above embodiments, but the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. Of course.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

液晶表示装置において、薄膜トランジスタと透明画素電
極との接続不良を防止することができるので、点欠陥を
低減し、歩留りを向上することが  ゛できる。
In a liquid crystal display device, poor connection between thin film transistors and transparent pixel electrodes can be prevented, so point defects can be reduced and yields can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は1本発明の一実施例である液晶表示装置の液晶
表示部の要部を示す要部平面図、第2図は、第1図の■
−■線で切った断面図、第3図乃至第5図は、各製造工
程毎に示す液晶表示部の要部平面図。 第6@乃至第913iilは、各製造工程毎に示す液晶
表示部の要部断面図である。 図中、1,10・・・透明ガラス基板、9・・・液晶、
2・・・ゲート電極、3・・・絶縁膜、4,4A・・・
i型半導体層、6A、5B・・・ソース・ドレイン電極
、5C・・・透明画素電極、5D、5a・・・が型半導
体層、5E・・・映像信号線、5b・・・ITO層、5
c・・・Mo層。 T・・・薄膜トランジスタである。 5!IJr  図 yl 3 図 遁4 口 A カ 5 図 第  乙   し] 第7 図
FIG. 1 is a plan view showing the main parts of the liquid crystal display section of a liquid crystal display device according to an embodiment of the present invention, and FIG. 2 is a plan view of the main parts shown in FIG.
The sectional view taken along the line -■, and FIGS. 3 to 5 are plan views of the main parts of the liquid crystal display section shown in each manufacturing process. 6th to 913iil are main part sectional views of the liquid crystal display section shown for each manufacturing process. In the figure, 1, 10...transparent glass substrate, 9...liquid crystal,
2... Gate electrode, 3... Insulating film, 4,4A...
i-type semiconductor layer, 6A, 5B... source/drain electrode, 5C... transparent pixel electrode, 5D, 5a... is type semiconductor layer, 5E... video signal line, 5b... ITO layer, 5
c...Mo layer. T: Thin film transistor. 5! Figure 7

Claims (1)

【特許請求の範囲】 1、薄膜トランジスタの一方のソース電極又はドレイン
電極に、透明画素電極が接続された液晶表示装置におい
て、前記薄膜トランジスタを形成する半導体層を、前記
透明画素電極の下部に延在させたことを特徴とする液晶
表示装置。 2、前記半導体層は、前記薄膜トランジスタのチャネル
領域を形成するi型半導体層、前記薄膜トランジスタの
ソース電極又はドレイン電極を形成するn^+型半導体
層、もしくは前記両者の半導体層であることを特徴とす
る特許請求の範囲第1項に記載の液晶表示装置。 3、前記透明画素電極は、前記半導体層上に形成されて
おり、前記半導体層は、前記透明画素電極をエッチング
マスクとして形成されていることを特徴とする特許請求
の範囲第1項又は第2項に記載の液晶表示装置。 4、前記半導体層は、100[nm]程度以下の薄膜で
形成されていることを特徴とする特許請求の範囲第3項
に記載の液晶表示装置。
[Claims] 1. In a liquid crystal display device in which a transparent pixel electrode is connected to one source electrode or drain electrode of a thin film transistor, a semiconductor layer forming the thin film transistor extends below the transparent pixel electrode. A liquid crystal display device characterized by: 2. The semiconductor layer is an i-type semiconductor layer forming a channel region of the thin film transistor, an n^+ type semiconductor layer forming a source electrode or a drain electrode of the thin film transistor, or both of the above semiconductor layers. A liquid crystal display device according to claim 1. 3. The transparent pixel electrode is formed on the semiconductor layer, and the semiconductor layer is formed using the transparent pixel electrode as an etching mask. The liquid crystal display device described in . 4. The liquid crystal display device according to claim 3, wherein the semiconductor layer is formed of a thin film of about 100 [nm] or less.
JP62054003A 1987-03-11 1987-03-11 Liquid crystal display device Pending JPS63221324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62054003A JPS63221324A (en) 1987-03-11 1987-03-11 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62054003A JPS63221324A (en) 1987-03-11 1987-03-11 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPS63221324A true JPS63221324A (en) 1988-09-14

Family

ID=12958413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62054003A Pending JPS63221324A (en) 1987-03-11 1987-03-11 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPS63221324A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244318A (en) * 1988-08-05 1990-02-14 Toshiba Corp Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244318A (en) * 1988-08-05 1990-02-14 Toshiba Corp Display device

Similar Documents

Publication Publication Date Title
KR0169385B1 (en) Thin film transistor substrate for liquid crystal and its manufacturing method
KR100316036B1 (en) Transverse electrical field type active matrix liquid crystal display apparatus and method for producing same
WO2017008370A1 (en) Manufacturing method of manufacturing array and color filter integrated-type liquid crystal display and structure of array and color filter integrated-type liquid crystal display
KR20040057798A (en) Liquid Crystal Display Device and Method for fabricating the same
JP2600929B2 (en) Liquid crystal image display device and method of manufacturing the same
JP2004199049A (en) Array substrate for liquid crystal display device and its manufacture method
JP5950638B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
JP2001188252A (en) Tft array substrate, its production method, and liquid crystal display device using same
JP2013097349A (en) Wiring structure, thin film transistor array substrate having the structure, and display device
KR101969429B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
TW200422748A (en) Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus
JP3819590B2 (en) Liquid crystal display element, liquid crystal display apparatus using the element, and reflective liquid crystal display apparatus
KR0160061B1 (en) Lcd and its production
JPH05158068A (en) Liquid crystal display device and its production
KR20080073573A (en) Liquid crystal panel and manufacturing method thereof
JPH0553146A (en) Liquid crystal display device
JP2000122096A (en) Reflective liquid crystal display device and its manufacture
JP2845900B2 (en) Liquid crystal display
JPS63221324A (en) Liquid crystal display device
JP2639980B2 (en) Liquid crystal display
JPH07175088A (en) Substrate for liquid crystal panel and its production
JPH09311327A (en) Liquid crystal display device
JP2652786B2 (en) Liquid crystal display
JP2009277733A (en) Thin film transistor and method of manufacturing the same
JPS6381327A (en) Liquid crystal display element