JPS6321511A - 試験用パルス発振装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、帯状材料の巻取径計測試験で用いられる試
験用パルス発振装置に関するものである。

〔従来の技術〕

第２図は従来の試験用パルス発生装置の一例を示すブロ
ック図である。図において、１は試験用パルス発振装置
であシ、２は原発振パルス発生器、３ａ＊３ｂはそれぞ
れ可変抵抗よ構成る入力回路、４ａ。

４ｂは前記原発振パルス発生器２からの原発振パルスと
、前記入力回路３ａあるいは３ｂよ多出力された信号が
入力され、それぞれその入力された信号の電圧に比例し
た周波数のパルス信号を出力する電圧・周波数変換器（
以下、Ｖ／Ｆ変換器という）で、前記試験用パルス発振
装置１はこれらの各回路１機器によって構成されている
。１０は前記Ｖ／Ｆ変換器４ａ及び４ｂからのパルス信
号を積算して帯状材料の巻取径を計測する巻取径計測装
置である。

次に動作について説明する。まず、入力回路３ａが手動
操作によって帯状材料の搬送速度に相当する一定電圧の
信号を出力するように調整され、出力された信号は原発
振パルス発生器２からの原発振パルスとともにＶβ変換
器４ａに入力される。Ｖβ変換器４ａは前記入力回路３
ａよ多入力された信号の電圧に基づいて帯状材料の搬送
速度に対応した周波数のパルス信号を巻取径計測装置１
０へ出力する。また、入力回路３ｂは巻取機あるいは払
出機（以下、巻取機等という）の回転数に比例した電圧
の信号が出力されるように逐次手動操作によって調整さ
れる。この入力回路３ｂからの信号も前述の場合と同様
に原発振パルスとともにｖβ変換器４ｂへ入力され、Ｖ
β変換器４ｂは巻取機等の回転数に比例した周波数のパ
ルス信号を逐次巻取径計測装置１０へ出力する。

巻取径計測装置１０ではこの両パルス信号をそれぞれ積
算して、巻取機等の回転数に比例した周波数のパルス信
号の積算値がある一定値に達した時点での、帯状材料の
搬送速度に対応した周波数のパルス信号の積算値を巻取
径として記録する。

〔発明が解決しようとする問題点〕

従来の試験用パルス発振装置は以上のように構成されて
いるので、巻取径計測装置へ出力するノくルス信号の周
波数は全て、入力回路の手動操作によって調整され、そ
の手動）（よる操作によって巻取径計測値が直接影響を
受けるため、実プロセスと同等の巻取計測値を常に得る
ことは困難であり、従ってこの巻取計測値を使用する他
の制御に対して不正確な入力を与えることになシ、巻取
径計測試験の不完全さによる製品品質の劣化を招くなど
の問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、帯状材料の巻取径計測試験において、実プロ
セスと同等の巻取径計測値が得られる試験用パルス発振
装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る試験用パルス発振装置は、所定の時間関
数の演算を行なう時間関数演算回路を設け、この時間関
数演算回路にタイミング回路よ少時間情報を与えて巻取
機等の回転数に比例した信号を出力させ、変換回路でこ
の信号の値に対応した周波数のパルス信号に変換するも
のである。

〔作　用〕

この発明における時間関数演算回路は、帯状材料の巻取
機等の回転数の時間変化を表現する関数を内蔵して、タ
イミング回路からの時間情報に基づいて前記時間関数の
演算を行ない、変換回路はこの時間関数演算回路の出力
する信号をその値に対応する周波数のパルス信号に変換
し、周波数の時間変化が実プロセスにおける巻取機等の
回転数の時間変化に良く対応したパルス信号を出力する
。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１はこの発明に係る試験用パルス発振装置
であり、２は原発振パルス発生器、３ａは可変抵抗よ構
成る入力回路、４ａ４ｂは入力信号をその値に対応した
周波数のパルス信号に変換する変換回路で、本笑施例に
おいては従来の場合と同様／ＣＶ／Ｆ変換器が用いられ
ている。６は前記原発振パルス発生器２からの原発振パ
ルスを分周してクロックパルスを生成するクロックパル
ス発生器、７はそのクロックパルスを積算して時１．１
管理を行なうタイミング回路、８は所定の時間関数を内
蔵し、前記タイミング回路７の出力する時間情報に基づ
いて前記時間関数の演算を行ない、その演算結果に対応
した電圧の信号を出力する時間関数演算回路である。こ
こで、この時間関数演算回路８の出力する信号はｖｉ変
換器４ｂＫまた前記入力回路３ａの出力する信号はＶ／
Ｆ変換器４ａに、それぞれ原発振パルス発生器２からの
原発振パルスとともに入力される。前記試験用パルス発
振装置１はこれらの各回路１機器によって構成されてい
る。また１０は第２図に示す従来のものと同等の巻取径
計測装置である。

前記時間関数演算回路８に内蔵されている時間関数とし
ては、 Ｎ−Ｋ１／　（ｔ　＋に２　）　　　　　　　・・・０
式である。ここで、■は帯状材料の搬送速度、Ｄは巻取
径、Ｎは巻取機等の回転数、Ｄｏは巻取径の初期値、ｄ
は帯状材料の厚さ、ｔは時間である。まのものを示して
いる。従って、■式は双曲線を示しており、巻取処理で
は羊調減少関数、払出処理では単調増加関数となってい
る。

次に動作について説明する。まず帯状材料の搬送速度に
相当する一定周波数のパルス信号をＶβ変換機４ａよシ
発生させるため、手動操作によって入力回路３ａを調整
しておく。次に、計測が開始されると、タイミング回路
７はクロックパルス発生回路６からのクロックパルスを
積算して、計測開始からの時間を示す時間情報を逐次生
成し、時間関数演算回路８へ送出する。時間関数演算回
路８は送られて来る前記時間情報に基づいて、前記■式
で示される時間関数の演算を逐次実行し、巻取機等の回
転数の時間変化に対応して電圧が変化する信号を出力す
る。この信号を原発振パルス発生器２よシの原発振パル
スとともに受けた■４変換器４ｂは、巻取機等の回転数
の時間変化に対応して周波数が変化するパルス信号を巻
取径計測装置１０へ送出する。巻取径計測装置１０では
、このＶβ変換器４ｂからの巻取機等の回転数に比例し
た周波数のパルス信号と、前記入力回路３ａの調整によ
ってＶ／１’変換器４ａより送出されている帯状材料の
搬送速度に対応した周波数のパルス信号を、それぞれ計
測開始時点よシ積算して、Ｖβ変換器４ｂからのパルス
信号の積算値がある一定値に達した時点におけるｖｉ変
換器４ａからのパルス信号の積算値を巻取径として記録
するなお、上記実施例ではタイミング回路７及び時間関
数演算回路８を試験用パルス発振装置１に内蔵したもの
を示したが、巻取径計測装置１０が制御用計算機に接続
されている場合、その制御用計算機内部にて時間関数演
算を行わせ、その計算結果をディジタル・アナログ変換
後、試験用パルス発振器に入力してもよく、上記実施例
と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば試験用パルス発振装置
の巻取機等の回転数に比例したパルス信号を、巻取機等
の回転数の時間変化を表現する時間関数を内蔵した時間
関数演算回路と、この時間関数演算回路に時間情報を与
えるタイミング回路によって生成するように構成したの
で、実プロセスにおける帯状材料の巻取処理あるいは払
出処理における巻取機等の回転数の時間変化に良く対応
したパルス信号が得られ、実プロセスと同等の巻取径計
測値を得ることが容易となり、この巻取計測値を使用す
る他の制御に対して正確な情報を入力することが可能と
なって、巻取径計測試験の不完全さによる製品品質の劣
化を招くようなことがなくなるなどの効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による試験用パルス発振装
置を示すブロック図、第２図は従来の試験用パルス発振
装置を示すブロック図である。 １は試験用パルス発振装置、２は原発振パルス発生器、
３ａ＊３ｂは入力回路、−４ａ　ｒ　４　ｂはｖ７ｐ変
換器、６はクロックパルス発生器、７はタイミング回路
、８は時間関数演算回路、１０は巻取径計測装置。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　三菱電機株式会社 、・−−〜。 代理人　弁理士　　１）　澤　　博　　昭す゛（外２名
）−

Claims (1)

【特許請求の範囲】
1. 　帯状材料の搬送速度に対応した周波数のパルス信号と
   、巻取機あるいは払出機の回転数に比例した周波数のパ
   ルス信号とを巻取径計測装置に与える試験用パルス発振
   装置において、前記巻取機あるいは払出機の回転数に比
   例した周波数のパルス信号を、所定のクロックパルスを
   積算して時間管理を行なうタイミング回路と、このタイ
   ミング回路からの時間情報に基づいて所定の時間関数の
   演算を行ない、前記巻取機あるいは払出機の回転数に比
   例した値の信号を出力する時間関数演算回路と、この時
   間関数演算回路から出力される信号をその値に対応した
   周波数のパルス信号に変換する変換回路とを用いて生成
   することを特徴とする試験用パルス発振装置。