JPS63208320A - Base driving circuit - Google Patents

Base driving circuit

Info

Publication number
JPS63208320A
JPS63208320A JP62040696A JP4069687A JPS63208320A JP S63208320 A JPS63208320 A JP S63208320A JP 62040696 A JP62040696 A JP 62040696A JP 4069687 A JP4069687 A JP 4069687A JP S63208320 A JPS63208320 A JP S63208320A
Authority
JP
Japan
Prior art keywords
current
base
transistor
winding
reverse bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62040696A
Other languages
Japanese (ja)
Inventor
Kiyomi Watanabe
清美 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP62040696A priority Critical patent/JPS63208320A/en
Publication of JPS63208320A publication Critical patent/JPS63208320A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To obtain the base driving circuit of a simple constitution by providing a current transformer having one secondary winding which induces a current with the current of the main line of a transistor (TR), a means which rectifies the secondary current on a half-wave basis and applies the current to the base, a switch which short- circuits this means and applies a reverse bias, and a start current switch between the collector and base. CONSTITUTION:When an FET 6 is turned on by a signal source 31, a base current flows to the primary winding 1a of the current transformer 1 and a main TR Q13. The winding ratio 1a/1b of the current transformer 1 is set nearly equal to the hFE of the Q13 and its black point side is plus. The Q13 turns on with the current flowing through the winding 16, a diode 2, the base and emitter of the Q13, and a reverse bias power source 4 and the power source 4 charges itself. The signal source 13 is turned on to turn of the FET 6 with the positive signal of a signal source 15 and then turns on an FET 5, and consequently winding 1b is short-circuited to apply a reverse bias to between the emitter and base of the Q13, which turns off speedily. A diode D14 allows a negative feedback current to flow when a load 12 is inductive, and a D11 and a resistance 16 are used to reset the current transformer 1. In this constitution, a driving power source reduces unnecessary bias power source capacity.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 不発明は大電力出力のトランジスタ・インバータあるい
はチョッパに用いられるトランジスタのベース駆動回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a transistor base drive circuit used in a high power output transistor inverter or chopper.

〔従来の技術〕[Conventional technology]

トランジスタを用いた大電力出力のためのインバータあ
るいはチョッパはトランジスタのベース電流が大きくな
る。そのための′!!流源が必要である。また、オフさ
せるときにはト〉ンジスタのオン期間中に応じた蓄積キ
ャリアを急速に消滅させ、オフ時の損失を減少させるた
め、トランジスタのベース・エミッタ間に逆バイアス電
圧全印加することが好ましい。
In an inverter or chopper that uses transistors to output high power, the base current of the transistor is large. That's why! ! A water source is required. Furthermore, when turning off the transistor, it is preferable to apply the full reverse bias voltage between the base and emitter of the transistor in order to rapidly eliminate accumulated carriers corresponding to the on-period of the transistor and reduce loss during off-time.

従来、この種の目的には、例えば85図に示す特許公開
公報昭61−第262089号に提案されている回路が
用いられていた。以下第5図について説明すると10a
、10bは直流電源、12は負荷回路、13a、13b
は主トランジスタ、14a、14bはダイオードであり
、15a、15bはベース駆動回路であり、1は交流母
線に設けられた変流器でろって、その2次巻m 1 a
 、 1 bはそれぞれベース駆動回路15a、15b
に接続されている。(ベース駆動回路15bは構成がベ
ース駆動回路15aと全く同一であり、その作用はベー
ス駆動回路15aと位相が180°ずれている以外は同
一なので以下説明ケ省く。) 増幅制御回路25の入力端子25a、25bにオフ信号
が印加されるとトランジスタ19がオン、トランジスタ
18とトランジスタ22がオフする。トランジスタ19
がオンするので、駆動電源21よジ抵抗器20、トラン
ジスタ19、主トランジスタ13aのベース・エミッタ
の経路で電流が流れ、主トランジスタ13aは導通をは
じめる。そして直流電源10aよジ主トランジスタ16
a、変流器1の1次巻線1a1負荷回路12の経路で電
流が流nはじめる。
Conventionally, for this kind of purpose, a circuit proposed in, for example, Japanese Patent Publication No. 61-262089 shown in FIG. 85 has been used. To explain Figure 5 below, 10a
, 10b is a DC power supply, 12 is a load circuit, 13a, 13b
is the main transistor, 14a and 14b are diodes, 15a and 15b are base drive circuits, and 1 is a current transformer installed on the AC bus, and its secondary winding m 1 a
, 1b are base drive circuits 15a and 15b, respectively.
It is connected to the. (The base drive circuit 15b has exactly the same configuration as the base drive circuit 15a, and its operation is the same except that it is out of phase with the base drive circuit 15a by 180 degrees, so the explanation will be omitted below.) Input terminal of the amplification control circuit 25 When an off signal is applied to 25a and 25b, transistor 19 is turned on and transistor 18 and transistor 22 are turned off. transistor 19
is turned on, a current flows through the drive power supply 21, the resistor 20, the transistor 19, and the base-emitter path of the main transistor 13a, and the main transistor 13a begins to conduct. And the main transistor 16 from the DC power supply 10a
a, current begins to flow n in the path of the primary winding 1a1 of the current transformer 1 and the load circuit 12.

そして変流器1の各巻線には黒点印ケ正とする電圧が誘
起さt52次巻線1aよジダイオード17、トランジス
タ19、主トランジスタ13aのベース・エミッタの経
路で電流が流れ、主トランジスタ13aは完全にオン状
態となる。次に増幅制御回路25の入力端子25a、2
5bにオフ信号が印加妊れるとトランジスタ19がオフ
、トランジスタ18とトランジスタ22がオンする。ト
ランジスタ18がオンして、変流器1からの電流供給が
なくなり、かつトランジスタ19がオフするので主トラ
ンジスタ13aはそのベース電波が0になる。そしてト
ランジスタ22がオンするため、逆バイアス電源24よ
り、主トランジスタ13aのエミッタ・ベース、抵抗器
26、トランジスタ22のコレクタ・エミッタの経路で
電流が流れ、主トランジスタ13aは逆バイアス印加さ
れ急速にオフ′jる〇このように、このペース駆動回路
はオン時は変流器より有効にベース電流エネルギ全主ト
ランジスタに与え、オフ時は逆バイアス電圧?印加でき
る。
A voltage indicated by a black dot is induced in each winding of the current transformer 1, and a current flows through the base-emitter path of the secondary winding 1a, the diode 17, the transistor 19, and the main transistor 13a. is completely turned on. Next, the input terminals 25a, 2 of the amplification control circuit 25
When an off signal is applied to 5b, transistor 19 is turned off, and transistors 18 and 22 are turned on. The transistor 18 is turned on, the current supply from the current transformer 1 is stopped, and the transistor 19 is turned off, so that the base radio wave of the main transistor 13a becomes zero. Then, since the transistor 22 is turned on, a current flows from the reverse bias power supply 24 through the emitter-base of the main transistor 13a, the resistor 26, and the collector-emitter of the transistor 22, and the main transistor 13a is applied with a reverse bias and is rapidly turned off. In this way, this pace drive circuit applies base current energy to all main transistors more effectively than the current transformer when it is on, and reverse bias voltage when it is off. Can be applied.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、従来のペース駆動回路に3いては駆動電源と逆
バイアス電源と全備える必要があり、OVt位より絶縁
する必要もあり、回路構成が複雑となり不経断となるの
みならず、回路の相互干渉盆ひきおこす問題点があった
。特にノ・−7ブリツジ回路、ブリッジ回路においては
この問題が障害となっている。
However, in the conventional pace drive circuit, it is necessary to have a drive power supply and a reverse bias power supply, and it is also necessary to insulate from the OVt level, which not only complicates the circuit configuration and causes uninterrupted circuits, but also There were problems that caused interference. This problem is especially a problem in No.-7 bridge circuits and bridge circuits.

〔問題点勿解決するための手段〕[Means to solve problems]

不発明はベース駆動回路における駆動電源全除去する手
段として、 インバータあるいはチョッパに用いられるトランジスタ
のペース駆動回路において 前記トランジスタの主線路の電流に付勢式れて延流全訪
起する少なくとも1つの2次巻線をw−iる変流器と、 前記2次巻線に誘起する電流全半波整流して前記トラン
ジスタのベースに供給するベース電流供給手段と、 前記ベース′亀流供給手段ケ短mすると共に、前記トラ
ンジスタに逆バイアス電圧を印加する第1のスイッチ手
段と、 前記トランジスタのコレクタとベース間に接続きれて起
動電流を供給する第2のスイッチ手段と全具備してなる
ことに%徴とTるベース駆動回路全提案するものである
The invention provides a means for completely removing the drive power source in the base drive circuit, in which at least one of the transistors in the pace drive circuit used in an inverter or a chopper is energized by the current in the main line of the transistor and causes a current to flow. a current transformer that connects the secondary winding; base current supply means for full-half-wave rectification of the current induced in the secondary winding and supply to the base of the transistor; and a first switch means for applying a reverse bias voltage to the transistor, and a second switch means connected between the collector and the base of the transistor to supply a starting current. A complete base drive circuit with characteristics is proposed.

〔作 川〕[Written by Kawa]

本発明によるペース駆動回路は、主トランジスタのオン
のための起動電流は主線路より供給嘔れ、定常ベース電
流は主線路の変′#L器よジ■効に供給さnるので駆動
電源は不要となる。逆バイアス電源については自己充電
作用かめるため電源容量は小芒くてすむ〇 〔実施例〕 第1図は不発明の一実施例であり、直流電源10より負
荷回路12、変流器101次巻線1a1および主トラン
ジスタ16に接続ちれ、主回路が構成でれる。主トラン
ジスタ16のコレクタ・ベース間にはN型FET6が並
列接続され等動的に主トランジスタhfe(z、%める
。主トランジスタ16をオンさせるためにはベース駆動
回路15の中のオン信号源61より正の信号盆発生し、
N型FET6 ’11”オンさせる。N型FET6がオ
ンすると直流電源10より負荷回路12、変流器1の1
次巻線1a、および主トランジスタ13のベースΦエミ
ッタの経路で主トランジスタ16にベース電流が流れは
じめる。ここで変流器1の巻線1aは1回巻き、1bは
10ないし100回巻で主トランジスタ16のhfeの
値と同程度の値とする。そして変流器1の各巻線には黒
点印側?正とする電圧がd起され、巻線1bからダイオ
ード2、主トランジスタ16のベース・エミッタ、逆バ
イアス電源4の経路で電流が流れ、主トランジスタ16
は完全にオン状態となる。同時に逆バイアス電源4は充
電される。
In the pace drive circuit according to the present invention, the starting current for turning on the main transistor is supplied from the main line, and the steady base current is supplied to the transformer of the main line. No longer needed. As for the reverse bias power supply, the power supply capacity needs to be small because it has a self-charging effect. [Embodiment] Figure 1 shows an embodiment of the invention, in which the DC power supply 10 is connected to the load circuit 12 and the first winding of the current transformer 10. It is connected to the line 1a1 and the main transistor 16 to form a main circuit. An N-type FET 6 is connected in parallel between the collector and base of the main transistor 16, and the main transistor hfe(z,%) is equidynamically turned on. A positive signal basin occurred from 61,
N-type FET 6 '11'' is turned on. When N-type FET 6 is turned on, the load circuit 12 and current transformer 1 are connected from the DC power supply 10.
A base current begins to flow into the main transistor 16 through the path of the next winding 1a and the base Φ emitter of the main transistor 13. Here, the winding 1a of the current transformer 1 has one turn, and the winding 1b has 10 to 100 turns, which is approximately the same value as the value of hfe of the main transistor 16. And is each winding of current transformer 1 on the black dot side? A positive voltage is generated, and a current flows from the winding 1b to the diode 2, the base/emitter of the main transistor 16, and the reverse bias power supply 4, and the main transistor 16
is completely turned on. At the same time, the reverse bias power supply 4 is charged.

次に主トランジスタ16をオフさせるにはオン信号源3
1ytOとし、オフ信号源51より正の信号全発生させ
る。オン信号源61が0でN型FET6がオフとなる。
Next, to turn off the main transistor 16, the on signal source 3
1ytO, and all positive signals are generated from the off signal source 51. When the ON signal source 61 is 0, the N-type FET 6 is turned off.

また、N型FE″r5がオンして、変流器1の巻線1b
の酵起電流がダイオード2會介してN型11’ET5で
短節される。さらにN型FET5がオンすることにより
、逆バイアス電源4が主トランジスタ16のエミッタ・
ベースに逆バイアスとして印加され、主トランジスタ1
6の蓄積キャリアは急速に打消され、オンする。ダイオ
ード14は負荷回路12が誘導性の@会の帰還電流を流
すため、主トランジスタ16に並列に逆方向に接続され
ている。
Also, the N-type FE″r5 turns on, and the winding 1b of the current transformer 1
The fermentation current is short-circuited by the N-type 11'ET5 via two diodes. Furthermore, by turning on the N-type FET 5, the reverse bias power supply 4 is connected to the emitter of the main transistor 16.
Applied as a reverse bias to the base of the main transistor 1
The accumulated carriers of 6 are rapidly canceled and turned on. The diode 14 is connected in parallel and in the opposite direction to the main transistor 16 so that the load circuit 12 carries an inductive feedback current.

ダイオード11と抵抗器16とは変流器1のリセット用
である。
The diode 11 and the resistor 16 are for resetting the current transformer 1.

第2図は本発明の他の実施例であって、第1図に示す回
路との相違は主トランジスタ16のオン起動電流?ダイ
オード61、コンデンサ62より形成されるスナバ回路
より抵抗器66ケ介して与えている点であるOこの回路
においてはスナバ回路のエネルギ全有効利用できる。
FIG. 2 shows another embodiment of the present invention, and the difference from the circuit shown in FIG. 1 is the on-starting current of the main transistor 16. In this circuit, all of the energy of the snubber circuit can be effectively utilized because it is provided through the resistor 66 from the snubber circuit formed by the diode 61 and the capacitor 62.

第6図は本発明全ハーフブリッジ・インバータに応用し
た結線図であり、2個の直流電源10.10’と21固
の主トランジスタ15 、13’とそれぞれの並列接続
ダイオード14.14’と2組の2次巻mk竹する変流
器1と負荷回路12と全図示のように接続し、主トラン
ジスタ16はベース駆動回路15により駆動し、主トラ
ンジスタ16′はベース駆動回路15′により駆動する
。変流器1において2巻線1bと1 b’は反対極性で
対称であるので、第1図に示すリセット用ダイオード1
1と抵抗器16tj:不要である。
FIG. 6 is a wiring diagram applied to a full half-bridge inverter according to the present invention, in which two DC power supplies 10, 10', main transistors 15, 13' of 21, and respective parallel-connected diodes 14, 14', 2 The secondary winding mk current transformer 1 and the load circuit 12 are connected as shown in the figure, the main transistor 16 is driven by the base drive circuit 15, and the main transistor 16' is driven by the base drive circuit 15'. . In the current transformer 1, the two windings 1b and 1b' have opposite polarities and are symmetrical, so the reset diode 1 shown in FIG.
1 and resistor 16tj: unnecessary.

第4図は不発明のさらに他の実施例であってオン信号源
61とオフ信号源51−個のオン・オフ信号源71によ
り形成するより具体的な回路が含まれる。
FIG. 4 shows still another embodiment of the present invention, which includes a more specific circuit formed by on-off signal sources 71 - an on-signal source 61 and an off-signal source 51.

まずオン信号源61について説明するとオン・オフ信号
源71の出力が高レベルH信号のとき、ダイオード65
?11″介してパルストランス66の1次巻線に印加さ
れ、その2次巻線よりダイオード62を介してオン信号
が発生し、N型FET3のゲート・ソース間にオン信号
が印加される。尚、抵抗器64はパルストランス66の
リセット用であり、抵抗器68はN型FET3のゲート
容童蓄積電窃放′屯用である。オン・オフ信号源71の
出力が低レベルL借号のときは、オン信号源61は出力
0となる。
First, to explain the ON signal source 61, when the output of the ON/OFF signal source 71 is a high level H signal, the diode 65
? 11'' to the primary winding of the pulse transformer 66, the secondary winding generates an on signal through the diode 62, and the on signal is applied between the gate and source of the N-type FET 3. , the resistor 64 is for resetting the pulse transformer 66, and the resistor 68 is for discharging the gate current accumulated in the N-type FET 3.The output of the on/off signal source 71 is at a low level. At this time, the ON signal source 61 has an output of 0.

次にオフ信号源51について説明すると、オン・オフ信
号源71の出力がH信号のとき、ダイオード58t−介
してパルストランス56の1次巻線に印加され、その2
次巻線よりH信号がダイオード55會介して信号反転器
を構成するP型FET52とN型FET53の各ゲート
に供給される。しかるに、P型FET52のソースとN
型FET53のドレインは相互接続されて、オフ信号#
51の出力となり、P型FET52のソースには主トラ
ンジスタ16のコレクタより、ダイオード66と抵抗器
67を介してツェナーダイオード69とコンデンサ40
の並列回路で降圧、平滑された直流電圧が印加されてい
る。したがってオン・オフ信号源71の出力がH信号の
とき、オフ信号源51の出力はL信号すなわち、オフ信
号としては0である。逆にオン・オフ信号源71がL信
号のとき、オフ信号源51の出力はH信号となる。尚、
抵抗器57はパルストランス56のリセット用であり、
抵抗器54はP型FET52とN型FET53のゲート
容量蓄積電荷の放電用である。
Next, explaining the off signal source 51, when the output of the on/off signal source 71 is an H signal, it is applied to the primary winding of the pulse transformer 56 through the diode 58t, and the second
The H signal is supplied from the next winding through a diode 55 to each gate of a P-type FET 52 and an N-type FET 53 that constitute a signal inverter. However, the source of P-type FET52 and N
The drains of type FETs 53 are interconnected to receive an off signal #
The source of the P-type FET 52 is connected to a Zener diode 69 and a capacitor 40 via a diode 66 and a resistor 67 from the collector of the main transistor 16.
A DC voltage that has been stepped down and smoothed by a parallel circuit is applied. Therefore, when the output of the on/off signal source 71 is an H signal, the output of the off signal source 51 is an L signal, that is, 0 as an off signal. Conversely, when the ON/OFF signal source 71 is an L signal, the output of the OFF signal source 51 is an H signal. still,
The resistor 57 is for resetting the pulse transformer 56,
The resistor 54 is for discharging the charges accumulated in the gate capacitance of the P-type FET 52 and the N-type FET 53.

尚、第1図乃至第4図においてFET5.6等はそれぞ
れ他の種類のスイッチ素子に交換しても同様の作用葡す
るものである。
Incidentally, in FIGS. 1 to 4, the FETs 5, 6, etc. can be replaced with other types of switching elements to achieve the same effect.

〔発明の効果〕〔Effect of the invention〕

不発明は以上のべたように主トランジスタのオン駆動電
流は主線路の変流器よ!l1M効に供給される。オフの
ための逆バイアス電源については、自己充電作用がある
ため、構成部品数の上からも電力効率の上からも経済的
である。
As mentioned above, the on-drive current of the main transistor is the current transformer of the main line! 11M effect is supplied. Since the reverse bias power supply for turning off has a self-charging effect, it is economical in terms of the number of components and power efficiency.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図および第4図は本発明の実施例であり、
第6図は本発明tハーフブリッジインバータに応用した
結線図であり、第5図は従来のベース駆動回路上水す図
である。 1・・・変流器   10 、10’・・・直流電源2
・・・ダイオード 13 、13’−主トランジスタ4
・−・逆バイアス電源 5,6・・・N型FET61・
・・オン信号源 15.15’、15a、15b・・・ベース駆動回路5
1・・・オフ信号源   21・・・駆動電源12・・
・負荷回路    24・・・逆バイアス電源10a、
10b・・・直流電源 25・・・増幅制御回路
1, 2 and 4 are examples of the present invention,
FIG. 6 is a wiring diagram applied to the half-bridge inverter of the present invention, and FIG. 5 is a diagram of a conventional base drive circuit. 1...Current transformer 10, 10'...DC power supply 2
...Diode 13, 13'-main transistor 4
・-・Reverse bias power supply 5, 6...N-type FET61・
...On signal source 15, 15', 15a, 15b...Base drive circuit 5
1... Off signal source 21... Drive power supply 12...
・Load circuit 24...reverse bias power supply 10a,
10b... DC power supply 25... Amplification control circuit

Claims (1)

【特許請求の範囲】 インバータあるいはチョッパに用いられるトランジスタ
のベース駆動回路において 前記トランジスタの主線路の電流に付勢されて電流を誘
起する少なくとも1つの2次巻線を有する変流器と、 前記2次巻線に誘起する電流を半波整流して前記トラン
ジスタのベースに供給するベース電流供給手段と、 前記ベース電流供給手段を短絡すると共に、前記トラン
ジスタに逆バイアス電圧を印加する第1のスイッチ手段
と、 前記トランジスタのコレクタとベース間に接続されて起
動電流を供給する第2のスイッチ手段 とを具備してなることを特徴とするベース駆動回路。
[Scope of Claims] A current transformer having at least one secondary winding that is energized by the current in the main line of the transistor to induce a current in a base drive circuit of a transistor used in an inverter or a chopper; base current supply means that half-wave rectifies the current induced in the next winding and supplies it to the base of the transistor; and a first switch means that short-circuits the base current supply means and applies a reverse bias voltage to the transistor. and second switch means connected between the collector and base of the transistor to supply a starting current.
JP62040696A 1987-02-24 1987-02-24 Base driving circuit Pending JPS63208320A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62040696A JPS63208320A (en) 1987-02-24 1987-02-24 Base driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62040696A JPS63208320A (en) 1987-02-24 1987-02-24 Base driving circuit

Publications (1)

Publication Number Publication Date
JPS63208320A true JPS63208320A (en) 1988-08-29

Family

ID=12587720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62040696A Pending JPS63208320A (en) 1987-02-24 1987-02-24 Base driving circuit

Country Status (1)

Country Link
JP (1) JPS63208320A (en)

Similar Documents

Publication Publication Date Title
USRE37510E1 (en) Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter
US5726869A (en) Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device
JP4620311B2 (en) External drive circuit for bridge type synchronous rectification
US4308577A (en) Base drive circuit
JPH08289538A (en) Dc-dc converter
US3975672A (en) Power supply with means to reduce on and off switching times of series regulated device
JP2638625B2 (en) MOS-FET gate drive circuit
US4974142A (en) Bootstrap drive for a switch-mode power converter
JPH09154276A (en) Synchronous rectifier circuit
JPS63208320A (en) Base driving circuit
JP3493273B2 (en) Power factor improvement circuit of three-phase rectifier
JPH069589Y2 (en) MOS-FET drive circuit
JPH0226813B2 (en)
JPH0681500B2 (en) Switching circuit
JPH0622560A (en) Dc-ac converter
JP2687289B2 (en) DC-DC converter
JPS63208319A (en) Base driving circuit
JPS63208318A (en) Base driving circuit
JPS5922790Y2 (en) Power regeneration switching regulator
JPH114578A (en) Voltage converter device
JPS642556Y2 (en)
JP3187411B2 (en) Self-oscillation type power conversion circuit
JP3366588B2 (en) Synchronous rectifier converter
JPS631592Y2 (en)
JPH0715213Y2 (en) Switching transistor drive circuit