JPS63208233A - Semiconductor device and its manufacture and taper carrier used for manufacture of the same - Google Patents

Semiconductor device and its manufacture and taper carrier used for manufacture of the same

Info

Publication number
JPS63208233A
JPS63208233A JP62040271A JP4027187A JPS63208233A JP S63208233 A JPS63208233 A JP S63208233A JP 62040271 A JP62040271 A JP 62040271A JP 4027187 A JP4027187 A JP 4027187A JP S63208233 A JPS63208233 A JP S63208233A
Authority
JP
Japan
Prior art keywords
tape carrier
tape
leads
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62040271A
Other languages
Japanese (ja)
Inventor
Hideya Otani
大谷 秀弥
Toshimitsu Momoi
桃井 敏光
Eiji Oi
大井 英二
Shuhei Sakuraba
桜庭 修平
Masayuki Morita
正行 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62040271A priority Critical patent/JPS63208233A/en
Publication of JPS63208233A publication Critical patent/JPS63208233A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

PURPOSE:To effectively conduct the operation test under the thermal environment by supplying the power supply voltage to all of a plurality of semiconductor pellet having the wirings for aging mounted on a tape carrier. CONSTITUTION:The main power supply wiring 10 electrically connected under the condition of branching the power supply lead in unit of each tape carrier 8 and the main ground lead electrically connected under the condition of branching the grounding lead are continuously formed in the major axis direction of a tape carrier 8 and the tape carrier 8 prepared forms the leads phi1, phi2 for control signal which is conductive in the major axis direction of tape carrier 8 through the wiring for aging of semiconductor pellet 2 tor simultaneous connection of multiple points. The power source voltage can be applied to all of a plurality of semiconductor pellets 2 by mounting them having the wirings for aging to the tape carrier 8 and thereby the control signals may be supplied. Thereby, operation tests of semiconductor pellets can be done simultaneously.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置およびその製造方法ならびにその
半導体装置の製法に用いられるテープキャリアに関する
〇 〔従来の技術〕 半導体装置の1つK、いわゆるテープキャリア(tap
e carrier)方式のものがある。この半導体装
置は、たとえばポリイミドからなる絶縁材からなるテー
プ(フィルム)に銅箔等を用いて所定形状の複数本のリ
ード(配線パターン)が形成されたテープキャリアを用
いてワイヤレスボンディング等が行なわれて製造される
ものである。すなわち、上記リードの一端にIC,LS
Iなどの集積回路が形成されている半導体ペレットの電
極を同時多点接合換言すればギヤングボンディングによ
り接合しt後、該リードの他端部を切り離し、該他端部
をプリント配線基板などの配線基板等の配線電極に接合
することにより、半導体装置の製造を行なうものである
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, a method for manufacturing the same, and a tape carrier used in the method for manufacturing the semiconductor device. tape carrier (tap
There is an e-carrier system. In this semiconductor device, wireless bonding is performed using a tape carrier in which a plurality of leads (wiring patterns) in a predetermined shape are formed using copper foil or the like on a tape (film) made of an insulating material such as polyimide. It is manufactured by In other words, IC and LS are connected to one end of the above lead.
After the electrodes of the semiconductor pellet on which an integrated circuit such as I is formed are bonded by simultaneous multi-point bonding, in other words, by gigantic bonding, the other end of the lead is cut off, and the other end is bonded to a printed wiring board, etc. Semiconductor devices are manufactured by bonding to wiring electrodes of wiring boards and the like.

上記テープキャリアは、絶縁材からなるテープに1つの
半導体ペレットの外部リードに相当するリードパターン
が形成され几テープキャリア単位(unit)が連続し
て複数個形成され几長尺状のものである。そして、上記
各テープキャリア単位に半導体ペレットをボンディング
した状態でテープキャリアをリールに巻き取りて保管す
ることが可能である。したがって、上記テープキャリア
方式は、半導体装置、たとえば時計や電卓などのいわゆ
るCOB (chip on board  :チツプ
オンボード)型半導体装置の製造の自動化に極めて好適
な技術である。
The tape carrier has an elongated shape in which a lead pattern corresponding to the external lead of one semiconductor pellet is formed on a tape made of an insulating material, and a plurality of tape carrier units are successively formed. Then, it is possible to wind up the tape carrier onto a reel and store it in a state in which semiconductor pellets are bonded to each tape carrier unit. Therefore, the tape carrier method is an extremely suitable technology for automating the manufacture of semiconductor devices, for example, so-called COB (chip on board) type semiconductor devices such as watches and calculators.

なお、テープキャリア方式については、1980年1月
14日、株式会社工業調査会発行、日本マイクロエレク
トロニクス協会編rIC化実装技術」P107以下に説
明がある。
The tape carrier method is explained in "IC Mounting Technology" edited by Japan Microelectronics Association, published by Kogyo Kenkyukai Co., Ltd., January 14, 1980, page 107 et seq.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、昨今の半導体装置においては、一段と高い信
頼性のものが要求され、それに応えるべ(信頼性試験の
1つとして、エージング(aging )が行なわれて
いる。このエージングは、半導体装置を加熱状態の熱的
環境のもとにおき、その半導体装置を電気的動作状態K
L、7’eもとでの試験である。
Nowadays, semiconductor devices are required to have even higher reliability, and in order to meet this demand, aging is carried out as one of the reliability tests.This aging involves heating the semiconductor device. The semiconductor device is placed in an electrical operating state K under a thermal environment of
This is a test under L, 7'e.

ところが、前記テープキャリア方式におい【は、半導体
装置のエージングが難しいという問題があり、特に電気
的動作試験であるところの電源電圧を印加し、さらに制
御信号を供給しなければ動作しない半導体装置について
は特に問題であることが本発明者により見い出された。
However, the tape carrier method has the problem that aging of semiconductor devices is difficult, especially for semiconductor devices that do not operate unless a power supply voltage is applied and a control signal is supplied during an electrical operation test. The inventors have found that this is particularly problematic.

上述したことを詳述すれば次のとおりである。The details of the above are as follows.

テープキャリア方式で製作された半導体装置は、そのリ
ードは35μm程度の厚みの銅箔で柔かく変形しやすい
ものである。そのため1個々の半導体装置での堆り扱い
が難しく容易ではない。これは、fi=にテープキャリ
ア方式で製作された半導体装置は小形なものであること
より、人手作業による搬送、試験の際のテスターへの組
み込み等が極めて困難である。し友がって、上述しtよ
うに、エージングの際も、薄膜でかつ柔かく変形しやす
いリードを有し、しかも小形形状のテープキャリア方式
の半導体装置の取り扱いが極めて困難である。さらK、
かかる薄膜でかつ柔かく変形しやすいリードに動作試験
用の端子を取り付は九り、小形形状の半導体装置の1つ
1つに対し均等でかつ適正な環境下でエージングを量的
試験を能率よく行なうことは、実際的には不可能に近い
ことである。
In a semiconductor device manufactured by the tape carrier method, the leads are made of copper foil with a thickness of about 35 μm and are soft and easily deformable. Therefore, it is difficult and not easy to handle the waste in each semiconductor device. This is because the semiconductor device manufactured using the tape carrier method is small, so it is extremely difficult to manually transport it or incorporate it into a tester during testing. However, as mentioned above, even during aging, it is extremely difficult to handle tape carrier-type semiconductor devices that are thin, have leads that are soft and easily deformed, and are small in size. Sara K,
Terminals for operation tests can be attached to such thin-film leads that are soft and easily deformable, and quantitative aging tests can be efficiently performed on each small-sized semiconductor device in an even and appropriate environment. It is practically impossible to do so.

それゆえ、これまでは、熱的環境条件での動作試験を従
来は十分に行なうことかで鎗なかっ九九め、不良品や潜
在的欠陥を有する半導体装置を正確に見い出すことが極
めて困難であった。
Therefore, it has been difficult to accurately identify defective products or semiconductor devices with latent defects because it has been difficult to conduct sufficient operation tests under thermal environmental conditions. Ta.

本発明の目的は、熱的環境下での動作試験を能率よく行
なえる半導体装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device that can be efficiently tested for operation under a thermal environment.

本発明の他の目的は、量的試験を効率よく行なえる半導
体装置を提供することにある。
Another object of the present invention is to provide a semiconductor device that allows efficient quantitative testing.

本発明のさらに他の目的は、適正な試験を終了し友後の
良品の高信頼度の半導体装置を提供するととにある。
Still another object of the present invention is to provide a high-reliability semiconductor device that has undergone proper testing and is of good quality.

本発明のさらにまた他の目的は、量的試験が能率よく行
なえる半導体装置の製造方法を提供することにある。
Still another object of the present invention is to provide a method for manufacturing a semiconductor device that allows efficient quantitative testing.

本発明のさらにまた他の目的は、量的動作試験が能率よ
く行なえるテープキャリアを提供することにある。
Yet another object of the present invention is to provide a tape carrier that allows quantitative performance testing to be performed efficiently.

本発明のさらに別の目的は、テープキャリア型半導体装
置について、半導体ペレットのエージングを可能にする
技術を提供することにある。
Still another object of the present invention is to provide a technique that enables aging of semiconductor pellets in a tape carrier type semiconductor device.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、各テープキャリア単位の電源リードを分枝し
友状態で電気接続され九電源幹線および各テープキャリ
ア単位のグランド用リードを分枝した状態で電気接続さ
れtグランド幹線が、それぞれテープキャリアの長軸方
向に連続形成され、かつそのテープキャリアに多点同時
接合を行なう半導体ペレットのエージング用配嶽を介し
てテープキャリアの長軸方向の導通が可能な制御信号用
リードが形成され几テープキャリアを用意し、該テープ
キャリアに上記エージング用配線を有する半導体ペレッ
トを搭載するととにより、搭載された複数個のすべての
半導体ペレットについて電源電圧を印加し、かつ制御信
号を供給することができることにより、任意長さのテー
プキャリアについて搭載されている全ての多数個の半導
体ペレットの動作試験を同時に行うことができる。
In other words, the power supply leads for each tape carrier unit are branched and electrically connected together, and the ground leads for each tape carrier unit are electrically connected in a branched state. A control signal lead is formed that allows conduction in the longitudinal direction of the tape carrier through an aging tray of semiconductor pellets that is continuously formed in the axial direction and simultaneously bonded to the tape carrier at multiple points. By preparing semiconductor pellets and mounting the semiconductor pellets having the aging wiring on the tape carrier, it is possible to apply a power supply voltage and supply a control signal to all of the plurality of semiconductor pellets mounted. Operational testing of all multiple semiconductor pellets loaded on a length of tape carrier can be performed simultaneously.

〔作用〕[Effect]

上記した手段によれば、テープキャリアに取り付けた状
態をもって、多数個の半導体装置を熱的環境下でしかも
動作状態をもりてエージングすなわち信頼性試験を行な
うことができる究め、量産試験効果が大で、能率良く信
頼性試験を行なうことができる。
According to the above-mentioned means, it is possible to perform aging, that is, reliability tests, on a large number of semiconductor devices in a thermal environment and in an operating state while attached to a tape carrier, and the mass production test effect is large. , reliability tests can be performed efficiently.

よって、高信頼度の半導体装置を提供することができる
Therefore, a highly reliable semiconductor device can be provided.

〔実施例〕〔Example〕

第1図は本発明の一実施例である半導体装置に搭載され
ている半導体ペレットの斜視図、第2図は上記半導体ペ
レットの■−■線矢視断面図であり、第3図は本実施例
の半導体装置の一部を示す断面図である。ま友、第4図
は本実施例の半導体装置の製造に適用されるテープキャ
リアを示す平面図、第5図は上記半導体ペレットのエー
ジングを示す説明図である。
FIG. 1 is a perspective view of a semiconductor pellet mounted on a semiconductor device according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of the semiconductor pellet taken along the line ■-■, and FIG. FIG. 2 is a cross-sectional view showing a part of an example semiconductor device. Friend, FIG. 4 is a plan view showing a tape carrier applied to manufacturing the semiconductor device of this embodiment, and FIG. 5 is an explanatory view showing aging of the semiconductor pellet.

本実施例の半導体装置は、いわゆるCOB (チップオ
ンボード)型半導体装置である。すなわち、プリント基
板からなる配線基板1に半導体ペレット2がフェイスア
ップの状態で取付けられ、該半導体ペレット2の電極パ
ッド3と配線基板1の電極1aとは35μm程度の厚み
の銅箔からなるリード4を介して電気的に接続されてい
る。そして、上記リード4の一部にはポリイミドフィル
ム5が接着されている。
The semiconductor device of this embodiment is a so-called COB (chip on board) type semiconductor device. That is, a semiconductor pellet 2 is attached face-up to a wiring board 1 made of a printed circuit board, and an electrode pad 3 of the semiconductor pellet 2 and an electrode 1a of the wiring board 1 are connected to a lead 4 made of copper foil with a thickness of about 35 μm. electrically connected via. A polyimide film 5 is adhered to a portion of the lead 4.

上記半導体装置に多点同時接合により搭載されている半
導体ペレット2には、第1図に示すように対向する複数
個の電極パッド3のうち、2辺に沿って形成されている
電極パッド3aと3bとの間および3cと3dとの間を
それぞれ短絡接続する配線6すなわち配線6aおよび6
bが形成されている。配線6a、6bは本実施例では、
エージング用配線として使用されている。
As shown in FIG. 1, the semiconductor pellet 2 mounted on the semiconductor device by multi-point simultaneous bonding has electrode pads 3a formed along two sides of a plurality of opposing electrode pads 3. 3b and between 3c and 3d, that is, wirings 6a and 6.
b is formed. In this embodiment, the wirings 6a and 6b are
Used as aging wiring.

上記電極パッド3c 、3dとエージング用配線6bの
関係を第2図に断面図として示す。上記工−ジング用配
線6a、6bは、通常の内部配線と同様にパッジページ
冒ン層の下にアルミニウム(AA)等で形成されており
、電極パッド3は上記パッシベーション層の穿孔部7a
に突出形成されている。この電極バッド3は、バンプ(
bump)電極構造となっており、たとえばエージング
用配線6a、6bの上にクロム(Cr)、銅(Cu)、
金(Au)を順次被着し九3層構造として形成すること
ができる。上記配線6a、6bの構造は、種々の態様を
とることができる。半導体ペレットの多層配線の製作時
に、配線6a、6bを同時に形成してもよく工程で作成
してもよい。多層配線と同時に形成する場合、2層、3
層という多層の内部配線をエージング用配線の形成に流
用してもよい。配意材料としては、アルミニウム、低抵
抗化され次長結晶シリコン層、高融点金属層であっても
よい。
The relationship between the electrode pads 3c and 3d and the aging wiring 6b is shown in a cross-sectional view in FIG. The wirings 6a and 6b for processing are formed of aluminum (AA) or the like under the passivation layer in the same way as normal internal wiring, and the electrode pads 3 are formed in the holes 7a of the passivation layer.
It is formed protrudingly. This electrode pad 3 has a bump (
For example, chromium (Cr), copper (Cu),
Gold (Au) can be sequentially deposited to form a 93-layer structure. The structure of the wirings 6a and 6b can take various forms. When manufacturing the multilayer wiring of semiconductor pellets, the wirings 6a and 6b may be formed at the same time or may be formed in a process. When forming multilayer wiring at the same time, 2 layers, 3 layers
A multilayer internal wiring called a layer may be used to form the aging wiring. The material may be aluminum, a low-resistance sub-crystalline silicon layer, or a high melting point metal layer.

本実施例の半導体装置は、第4図に示すテープキャリア
を用いて製造されるものである。このテープキャリア8
は、1つの半導体ペレッ)K適用される所定のリードパ
ターンを有するテープキャリア単位8aが図中右方向に
多数個連続して形成された長尺状のポリイミドフィルム
5をベースとして、それに配線パターンを形成し九もの
である。
The semiconductor device of this example is manufactured using the tape carrier shown in FIG. This tape carrier 8
is a long polyimide film 5 in which a large number of tape carrier units 8a each having a predetermined lead pattern applied to one semiconductor pellet are successively formed in the right direction in the figure, and a wiring pattern is formed on it. There are nine things to form.

そして、上記テープキャリア8の短軸方向の両サイドに
は送り孔9が一定のピッチでフィルム5全体にわたって
形成されている。
Further, on both sides of the tape carrier 8 in the minor axis direction, feed holes 9 are formed over the entire film 5 at a constant pitch.

また、上記送り孔9の外側に位置するフィルム5Vcは
、図中上部に電源幹配線10が、図中下部にグランド幹
配線11がそれぞれ長軸方向に直線状に連続形成されて
いる。
Further, in the film 5Vc located outside the feed hole 9, a power main wiring 10 is formed in the upper part of the drawing, and a ground main wiring 11 is formed continuously in a straight line in the longitudinal direction of the film 5Vc in the lower part of the drawing.

前記テープキャリア単位8aは、中央部に半導体ペレッ
ト搭載部12があり、該搭載部12の内側周囲に内端部
を有する複数個のリード4が所定形状に配列形成されて
いる。ま九、搭載部12の外側周囲には4つの貫通孔1
3が該搭載部を囲むようにして形成されており、上記各
リード4は該孔13Kai渡しされている。
The tape carrier unit 8a has a semiconductor pellet mounting part 12 in the center thereof, and a plurality of leads 4 having inner ends are arranged in a predetermined shape around the inner periphery of the mounting part 12. Also, there are four through holes 1 around the outside of the mounting part 12.
3 is formed to surround the mounting portion, and each lead 4 is passed through the hole 13Kai.

上記搭載部12に延在して配設され7’j IJ−ド4
のうち、電源用リード4aは前記電源幹11i10から
枝分れた形となっており、電気配線としてはそれらが一
体となっている。
The 7'j IJ-do 4 is arranged so as to extend to the mounting section 12.
Among them, the power supply lead 4a is branched from the power supply trunk 11i10, and they are integrated as an electrical wiring.

まt、上記搭載部12に延在して配設され九IJ−ド4
のうち、グランド用リード4bは前記グランド幹線11
から枝分れt形となっており、電気配線としては、それ
らが一体となっている。し九がって、チップキャリア8
に半導体ペレット2をギヤングボンディングし固定する
と、半導体ペレット2の電源用電極パッド3eおよびグ
ランド用電極パッド3fにそれぞれ上記電源用リード4
aおよびグランド用リード4bの内端部を接合すること
ができる。その結果、上記電源幹線10とグランド幹線
11との間に電源Eをセットし、所定の試験用電圧を印
加することにより、上記テープキャリア8Vc搭載され
t全ての多数個の半導体ペレット2に対して電源電圧を
印加することができるものである。
Also, the 9 IJ-do 4 is arranged to extend into the mounting section 12.
Among them, the ground lead 4b is connected to the ground main line 11.
It has a branched T-shape, and the electrical wiring is integrated. Chip carrier 8
When the semiconductor pellet 2 is fixed by gigantic bonding, the power supply lead 4 is attached to the power supply electrode pad 3e and the grounding electrode pad 3f of the semiconductor pellet 2, respectively.
The inner ends of the ground lead 4b and the ground lead 4b can be joined. As a result, by setting the power supply E between the power supply main line 10 and the ground main line 11 and applying a predetermined test voltage, all the semiconductor pellets 2 mounted on the tape carrier 8Vc were It is capable of applying a power supply voltage.

また、各テープキャリア単位8aKは、前記搭載部12
の左側および右側にもリード4が配設されているが、そ
のうち最上位に位置するものと最下位に位置するものの
2本が制御信号用リード4cおよび4dである。他のリ
ード4は、隣接するテープキャリア単位の間で電気的に
遮断されているが、上記制御信号用リード4cおよび4
dは、隣接するテープキャリア単位間で接続配線15に
より電気的に接続されている。
Further, each tape carrier unit 8aK is connected to the mounting section 12.
Leads 4 are also arranged on the left and right sides of the control signal, and two of them, one located at the top and the other at the bottom, are control signal leads 4c and 4d. The other leads 4 are electrically isolated between adjacent tape carrier units, but the control signal leads 4c and 4
d, adjacent tape carrier units are electrically connected by connection wiring 15.

上記テープキャリア8に、半導体ペレット2をボンディ
ングし固定すること、すなわちテープキャリアのり−ド
4と半導体ペレットのパッド電極3とを多点同時接合を
行なうことに・より、各テープキャリア単位8aにおい
て、上記制御信号用リード4cの内端部を電極バッド3
cまたは3dに接合させ、リード4dの内端部を3aま
九は3dに接合させることが可能である。したがって、
各テープキャリア単位8aに形成され比制御信号用リー
ド4cおよび4dは、上記半導体ペレット2に形成され
友エージング用配線6aおよび6bをそれぞれ通し【各
テープキャリア単位相互間が電気的に接続されることに
なる。その結果、制御信号用リードについても本発明の
半導体ペレットな用〜することによりテープキャリア8
の全体にわたりて電気的導通が達成されるものである。
By bonding and fixing the semiconductor pellet 2 to the tape carrier 8, that is, by simultaneously bonding the tape carrier glue 4 and the pad electrode 3 of the semiconductor pellet at multiple points, in each tape carrier unit 8a, Connect the inner end of the control signal lead 4c to the electrode pad 3.
It is possible to connect the inner end of the lead 4d to 3a or 3d. therefore,
The ratio control signal leads 4c and 4d formed on each tape carrier unit 8a are passed through the aging wiring 6a and 6b formed on the semiconductor pellet 2, respectively.[Each tape carrier unit is electrically connected] become. As a result, by using the semiconductor pellet of the present invention for control signal leads, the tape carrier 8
Electrical continuity is achieved throughout.

それゆえ、制御信号用リード4cに制御信号φ、を、制
御信号用リード4dに制御信号φ、を印加することによ
り、テープキャリア8の全体に多数個搭載されている半
導体ペレットに制御信号を同時に印加した状態での動作
試験を行なうことができる。
Therefore, by applying a control signal φ to the control signal lead 4c and a control signal φ to the control signal lead 4d, a control signal is simultaneously applied to a large number of semiconductor pellets mounted on the entire tape carrier 8. Operation tests can be performed with the voltage applied.

なお、エージング用配線6a 、6bは、必要に応じ切
断線処理を行なうことができる。
Note that the aging wiring lines 6a and 6b can be subjected to a cutting line treatment if necessary.

以上説明しt如く、上記テープキャリア8に半導体ペレ
ット2を搭載することにより、テープキャリア8の全体
について、その各半導体ペレット2のすべてに電源電圧
Eを印加し、かつ制御信号φ1.φ!を供給し九状態で
通電試験を行なうことができるものである。したがって
、上記通電試験を第5図に示すように、−巻として巻き
とられ比状態のテープキャリア8をコンパクトな状態で
複数個同時に熱恒温槽の中に入れることくより、多数個
の半導体ペレッ)Kついて、同時エージングを行なうこ
とができる。
As described above, by mounting the semiconductor pellets 2 on the tape carrier 8, the power supply voltage E is applied to all of the semiconductor pellets 2 on the entire tape carrier 8, and the control signal φ1. φ! It is possible to supply electricity and perform energization tests in nine states. Therefore, as shown in FIG. 5, the above-mentioned energization test is carried out using a large number of semiconductor pellets rather than placing a plurality of tape carriers 8 in a compact state into a thermal constant temperature bath at the same time. )K, simultaneous aging can be performed.

本実施例の半導体装置は、次のようにして製造される。The semiconductor device of this example is manufactured as follows.

先ず、ウェハ状態のシリコンウェハに熱拡散、酸化膜形
成、CVD膜形成などを行ない半導体集積回路2aを形
成すると共に、エージング用配線を含む多層配線層2b
を形成する。ついでウェハ状態でプローブ検査を行ない
エージング配線の良否判定のためのテストを行なう。次
に、半導体ペレット2が多点同時接合され念テープキャ
リア8について上記のエージングを行なり之後、各テー
プキャリア単位8a毎についてプローブ検査を行ない良
品のみを選別する。その良品の半導体ペレットが搭載さ
れtテープキャリア8a単位について前記第4図に示す
フィルムに形成されt貫通孔13の位置でリード4を切
断し、不要となりたテープキャリア部分を取りのぞくこ
とにより、半導体ペレット2および該ベレット2に接合
され几リード4が一体となった良品を得ることができろ
。その後、上記分離し九半導体ペレッ)2Vc接合され
ているリード4の先端部を前記配線基板1の電極1aに
接合することにより完成される。
First, thermal diffusion, oxide film formation, CVD film formation, etc. are performed on a silicon wafer in a wafer state to form a semiconductor integrated circuit 2a, and a multilayer wiring layer 2b including wiring for aging is formed.
form. Next, a probe inspection is performed in the wafer state to perform a test to determine the quality of the aging wiring. Next, the semiconductor pellets 2 are simultaneously bonded at multiple points and the above-mentioned aging is performed on the tape carrier 8. After that, a probe test is performed on each tape carrier unit 8a to select only non-defective products. For each tape carrier 8a on which the good semiconductor pellets are mounted, the leads 4 formed on the film shown in FIG. It is possible to obtain a good product in which the pellet 2 and the lead 4 joined to the pellet 2 are integrated. Thereafter, the tips of the leads 4, which have been separated and bonded to the nine semiconductor pellets (2Vc), are bonded to the electrodes 1a of the wiring board 1, thereby completing the process.

このようにして製造される本実施例の半導体装置は、前
記の如く十分なエージングが行なわれた半導体ペレット
2が搭載されているため、欠陥のない極めて信頼性の高
いものである。
The semiconductor device of this embodiment manufactured in this manner is defect-free and extremely reliable because it is equipped with the semiconductor pellet 2 that has been sufficiently aged as described above.

なお、上記テープキャリア8を用いれば、半導体ペレッ
トのエージングな行ないながら、またはエージング直後
K、隣接するテープキャリア単位の前記制御信号用リー
ド4cおよび4dをその接続部15で切断することによ
り、エージング直後に各テープキャリア単位8aの半導
体ペレット2についてプローブ検査を行なうことが可能
である。
If the tape carrier 8 is used, the control signal leads 4c and 4d of adjacent tape carrier units can be cut at their connecting portions 15 while the semiconductor pellets are being aged, or immediately after aging. It is possible to perform a probe test on the semiconductor pellets 2 of each tape carrier unit 8a.

したがって、エージング後に放置すると回復するために
見逃される潜在的欠陥についてもエージング直後にプロ
ーブ検査を行なえるために有効に検出することができる
Therefore, potential defects that would be overlooked because they would recover if left unattended after aging can be effectively detected because probe inspection can be performed immediately after aging.

ま九、エージングの方法としては、テープキャリアの一
部を切り取って、分割され友一部に搭載され九半導体ペ
レッ)2についてその都度電源、グランドおよび制御信
号等の電気的接続をして行なうものが考えられる。本実
施例に示すテープキャリア8には、上記のようなわずら
れしさはない。
9. The aging method involves cutting out a part of the tape carrier, dividing it into parts, mounting it on a separate part, and electrically connecting the power supply, ground, control signals, etc. to the semiconductor pellets (2) each time. is possible. The tape carrier 8 shown in this embodiment does not have the above-mentioned troubles.

テープキャリア8の全体についてすべての半導体ペレッ
トのエージングを同時に行なうことができるtめ、同一
作業時間内においては、上記一部の場合に比べ長時間エ
ージング、量的エージングが可能となる。それ故、半導
体装置の信頼性を大幅に向上することができるものであ
る。
Since all the semiconductor pellets on the entire tape carrier 8 can be aged at the same time, aging can be carried out for a longer time and quantitatively in the same working time than in the above-mentioned partial case. Therefore, the reliability of the semiconductor device can be greatly improved.

以上説明したように、本願において開示された新規な技
術によれば、以下に述べる効果を得ることができる。
As explained above, according to the novel technology disclosed in this application, the following effects can be obtained.

(1)各テープキャリア単位の電源用リードを分枝した
形で電気接続された電源幹線および各テープキャリアの
グランド用リードを分枝しt形で電気接続されたグラン
ド幹線が、それぞれ長軸方向に連続形成され、かつ搭載
する半導体ペレットのエージング用配線を介して長軸方
1の導通が可能な制御信号用リードが形成されたテープ
キャリアを用意し、核テープキャリアに上記エージング
用配線を有する半導体ペレットを搭載することにより、
搭載された多数個のすべての半導体ペレットについて電
源を印加し、かつ制御信号を供給することができること
により、任意長さのテープキャリアについて搭載されて
いる全ての半導体ペレットの動作(導通)試験を同時に
行なうことができる。
(1) A power main line electrically connected by branching the power supply leads of each tape carrier unit and a ground main line branching the ground leads of each tape carrier and electrically connected in a T-shape, respectively, in the longitudinal direction. A tape carrier is prepared in which a control signal lead is formed continuously on the semiconductor pellet and is capable of conduction in the longitudinal direction 1 through the aging wiring of the semiconductor pellet to be mounted, and the core tape carrier has the aging wiring. By loading semiconductor pellets,
By applying power and supplying control signals to all the semiconductor pellets mounted on a large number of semiconductor pellets, it is possible to simultaneously test the operation (continuity) of all the semiconductor pellets mounted on a tape carrier of any length. can be done.

(2)上記動作(導通)試験を所定温度に加熱して行な
うことにより、任意長さのテープキャリアに搭載された
多数個の半導体ペレットの全てについて同時にエージン
グな行なうことかできる。
(2) By performing the above operation (continuity) test by heating to a predetermined temperature, it is possible to simultaneously age all of a large number of semiconductor pellets mounted on a tape carrier of arbitrary length.

(3)前記(2)により、大量の半導体ペレットについ
て同時エージングが可能であるため、所定時間内に量的
試験が能率よく行なえ、テープキャリア型半導体装置の
コスト低減を達成できる。
(3) According to (2) above, it is possible to simultaneously age a large number of semiconductor pellets, so quantitative testing can be performed efficiently within a predetermined time, and cost reduction of tape carrier type semiconductor devices can be achieved.

(4)前記(3)と同様の理由により、量的試験を能率
よく行なうことができ、多数個の半導体ペレットをコン
パクトな状態でエージングが行なえる結果、長時間エー
ジングを行なうことができる九め、半導体装置の信頼性
を同上できる。
(4) For the same reasons as in (3) above, quantitative tests can be carried out efficiently, and aging can be carried out over a long period of time as a result of aging a large number of semiconductor pellets in a compact state. , the reliability of the semiconductor device can be improved.

(5)前記(2) Kより、半導体ペレットのエージン
グを行なう場合、該エージング中まtは直後に隣接する
テープキャリア単位間の制御信号用リードな切断するこ
とにより、テープギヤリア単位の半導体ペレットについ
てエージング直後のプローブ検査ができる。そのため、
経時回復性欠陥をグローブ検査により発見することがで
きることより、信頼度の高い半導体装置を顧客に提供す
ることができる。
(5) According to (2) K above, when aging semiconductor pellets, during or immediately after aging, semiconductor pellets in tape gear units are aged by cutting control signal leads between adjacent tape carrier units. Immediate probe inspection is possible. Therefore,
Since defects that recover over time can be discovered through glove inspection, highly reliable semiconductor devices can be provided to customers.

(6)前記(1)〜(5) Kより、高信頼性のテープ
キャリア型半導体装置を安価に顧客に提供できる。
(6) From (1) to (5) K above, highly reliable tape carrier type semiconductor devices can be provided to customers at low cost.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明し文が、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変東可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained based on examples, it is understood that the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist of the invention. Needless to say.

半導体ペレット2の多層配線層2bの形成と同時ま念は
別工程で形成する試験用配l#Lf>としては、制御信
号用パッド電極3aと3b間あるいは3Cと3d間の電
気的短絡配線構造であればよい。そこで、前記パッド間
の短絡配線としては、多層配線層における配線層とは別
のジャンパー(jumper)線を使用してもよい。こ
のジャンパー線は、必要に応じ切断分離する作業の場合
、簡単に行なえるという効果がある。
The test wiring #Lf, which is formed in a separate process at the same time as the multilayer wiring layer 2b of the semiconductor pellet 2, is an electrical short-circuit wiring structure between the control signal pad electrodes 3a and 3b or between 3C and 3d. That's fine. Therefore, a jumper wire separate from the wiring layer in the multilayer wiring layer may be used as the short-circuit wiring between the pads. This jumper wire has the advantage that it can be easily cut and separated if necessary.

電源幹線およびグランド幹線は、テープキャリアの送り
孔の外側の余白フィルム領域に形成し念ものを示したが
、これに限るものでなく、他の余白部分のフィルム領域
を利用するものであってもよい。
Although the power supply main line and the ground main line are formed in the blank film area outside the perforation hole of the tape carrier, the present invention is not limited to this, and it is also possible to use other blank film areas. good.

ま之、テープキャリアにおいては、制御信号用リードを
、図中上端と下端に位置する2本のリードとして形成さ
れたものを示したが、制御信号用リードの本数もその形
成位置、形状パターンも実施例のものに限るものではな
い。し九がって、上記制御信号用リードが接続される半
導体ペレットのエージング用配線も同様に実施例に示さ
れ念ものに限られない。
However, in the tape carrier, the control signal leads are shown as two leads located at the top and bottom ends in the figure, but the number of control signal leads, their formation positions, and shape patterns also vary. It is not limited to the examples. Therefore, the wiring for aging of the semiconductor pellet to which the control signal lead is connected is also shown in the embodiment and is not limited to what is shown in the embodiment.

さらに、テープキャリア単位のフィルムの形状またはそ
こに形成されているリードパターン等も、実施例に示す
ものに限らないことはいうまでもない。
Furthermore, it goes without saying that the shape of the film of each tape carrier, the lead pattern formed thereon, etc. are not limited to those shown in the examples.

以上の説明では主として本発明者によってなされ九発明
をその背景となっt利用分野である、いわゆるCOB型
半導体装置に適用し友場合について説明し友が、それに
限定されるものではなく、念とえば、テープキャリア方
式を採用する半導体装置であれば、パッケージ等の外形
に関係なく全ての半導体装置に適用して有効な技術であ
る。
In the above explanation, the nine inventions made by the present inventor are mainly applied to a so-called COB type semiconductor device, which is the field of application as a background, and the invention is not limited thereto. This is an effective technique that can be applied to all semiconductor devices that adopt the tape carrier method, regardless of the external shape of the package or the like.

本発明は、テープキャリア状態のままで、多数個の半導
体ペレットをエージング、熱環境動作試験、各種の試験
を各々の半導体ペレットを人手により取り扱わない状態
で行なえるものである。したがって、T A B (T
ape Automated Bonding)製品の
本発明の半導体装置は、従来極めて困難であり九量的試
験を人手を介さすに自動的に行なえ、試験工程が極めて
能率よくできるものである。
The present invention allows a large number of semiconductor pellets to be subjected to aging, thermal environment operation tests, and various tests without having to manually handle each semiconductor pellet while in the tape carrier state. Therefore, T A B (T
The semiconductor device of the present invention, which is a product of Ape Automated Bonding, can perform quantitative testing automatically without human intervention, which has been extremely difficult in the past, and the testing process can be performed extremely efficiently.

本発明の半導体装置は、熱的環境下での動作試験を能率
よく行なえる。
The semiconductor device of the present invention can efficiently perform an operation test in a thermal environment.

本発明の半導体装置は、量的試験を効率よく行なえる。The semiconductor device of the present invention enables efficient quantitative testing.

本発明は、適正な試験を終了しt後の良品の高信頼度の
半導体装置を提供することにある。
An object of the present invention is to provide a non-defective and highly reliable semiconductor device after completing appropriate tests.

本発明は、量的試験が能率よく行なえる半導体装置の製
造方法を提供することができる。
The present invention can provide a method for manufacturing a semiconductor device in which quantitative testing can be performed efficiently.

本発明は、量的動作試験が能率よく行なえるテープキャ
リアを提供することができる。
INDUSTRIAL APPLICATION This invention can provide the tape carrier which can perform a quantitative operation test efficiently.

〔発明の効果〕〔Effect of the invention〕

本願によって開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

本発明は、各テープキャリア単位の電源リードを分枝し
た状態で電気接続され九電源幹線および各テープキャリ
ア単位のグランド用リードを分枝した状態で電気接続さ
れたグランド幹線が、それぞれテープキャリアの長軸方
向に連続形成され、かつそのテープキャリアに多点同時
接合を行なう半導体ベレットのエージング用配線を介し
てテープキャリアの長軸方向の導通が可能な制御信号用
リードが形成され友テープキャリアを用意し、該テープ
キャリアに上記エージング用配線を有する半導体ベレッ
トを搭載することにより、搭載された複数個のすべての
半導体ベレットについて電源電圧を印加し、かつ制御信
号を供給することができることにより、任意長さのテー
プキャリアについて搭載されている全ての多数個の半導
体ベレットの動作試験を同時に行なうことができる。こ
のことより、テープキャリアに取り付は次状態をもって
多数個の半導体装置を熱的環境下でしかも動作状態をも
ってエージングすなわち信頼性試験を行なうことができ
る几め、貴意試験効果が大で、能率良く信頼性試験を行
なうことができる。よって、高信頼度の半導体装置を提
供することができる。
In the present invention, nine power supply main lines are electrically connected with the power leads of each tape carrier unit being branched, and nine power supply main lines are electrically connected with the ground leads of each tape carrier unit being branched. A control signal lead is formed that is continuous in the longitudinal direction of the tape carrier and can conduct electricity in the longitudinal direction of the tape carrier through the aging wiring of the semiconductor pellet which is simultaneously bonded to the tape carrier at multiple points. By preparing a semiconductor pellet and mounting a semiconductor pellet having the above-mentioned aging wiring on the tape carrier, a power supply voltage can be applied to all the mounted semiconductor pellets, and a control signal can be supplied. The operation of all the multiple semiconductor pellets mounted on a length of tape carrier can be tested simultaneously. From this, it is possible to perform aging, that is, reliability testing, on a large number of semiconductor devices in a thermal environment and in an operating state by attaching them to a tape carrier, which has a great testing effect and is efficient. Reliability tests can be performed. Therefore, a highly reliable semiconductor device can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による一実施例である半導体装置に搭載
されている半導体ベレットの斜視図、第2図は上記半導
体ベレットの■−■線矢視拡大断面図、 第3図は本実施例の半導体装置の一部を示す概略断面図
、 第4図は本実施例の半導体装置の製造に適用されるテー
プキャリアの概略を示す平面図、第5図は上記半導体ベ
レットのエージングを示す概略説明図である。 1・・・配線基板、2・・・半導体ベレット、3,3a
。 3b 、3c 、3d・・・電極パッド、3e・・・電
源用電極パッド、3f・・・グランド用電極パッド、4
・・・リード、4a・・・電源用リード、4b・・・グ
ランド用リード、5・・・ポリイミドフィルム、6,6
a・・・エージング用配線、7・・・パッジベーン1フ
層、7a・・・穿孔部、8・・・テープキャリア、8a
・・・単位キャリア、9・・・送り孔、10・・・電源
幹線、11・・・グランド幹線、12・・・搭載部、1
3・・・孔、14・・・恒温槽、15・・・接続部、φ
1.φ、・・・制御信号用リード、E・・・電源。 第   l  図 第2図 第   3  図 第  4  図
FIG. 1 is a perspective view of a semiconductor pellet mounted on a semiconductor device according to an embodiment of the present invention, FIG. 2 is an enlarged cross-sectional view of the semiconductor pellet as viewed from the line ■-■, and FIG. 3 is an embodiment of the present invention. 4 is a schematic cross-sectional view showing a part of the semiconductor device of this embodiment, FIG. 4 is a plan view showing an outline of a tape carrier applied to manufacturing the semiconductor device of this example, and FIG. 5 is a schematic explanation showing aging of the semiconductor pellet described above. It is a diagram. 1... Wiring board, 2... Semiconductor pellet, 3, 3a
. 3b, 3c, 3d...electrode pad, 3e...electrode pad for power supply, 3f...electrode pad for ground, 4
...Lead, 4a...Power supply lead, 4b...Ground lead, 5...Polyimide film, 6,6
a... Wiring for aging, 7... Pudge vane 1st layer, 7a... Perforation part, 8... Tape carrier, 8a
...Unit carrier, 9...Spring hole, 10...Power main line, 11...Ground main line, 12...Mounting section, 1
3... Hole, 14... Constant temperature chamber, 15... Connection part, φ
1. φ: Control signal lead, E: Power supply. Figure l Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 1、絶縁性テープに形成されているテープキャリア方式
の複数本のリードにワイヤレスボンディングにより半導
体ペレットのパッド電極が固着されている半導体装置に
おいて、四角形の半導体ペレットの1辺の近傍に形成さ
れている少なくとも1個の制御信号入力用パッド電極と
、前記辺に対向する辺の近傍に形成されている少なくと
も1個のパッド電極とが導電体により電気接続されてい
ることを特徴とする半導体装置。 2、長尺形状の絶縁性テープに複数本のリードを有する
配線パターンが形成されているテープキャリア単位が、
一定の離間間隔をもって多数個形成されているテープキ
ャリアであって、相互に隣接するテープキャリア単位の
制御信号入力用リードが、導電性リードによって短絡結
線されており、しかもテープの長軸方向に少なくとも1
本以上の幹線リードがテープのほぼ全長に延在して設け
られてなり、前記幹線リードから分枝されたリードがそ
れに対応する各々のテープキャリア単位のリードに短絡
結線されているテープキャリアを用意する工程と、 四角形の半導体ペレットの1辺の近傍に形成されている
少なくとも1個の制御信号入力用パッド電極と、前記辺
に対向する辺の近傍に形成されている少なくとも1個の
パッド電極とが導電体により電気接続されている半導体
ペレットを用意する工程と、 前記テープキャリアの複数本のリードに前記半導体ペレ
ットの複数個のパッド電極をワイヤレスボンディングに
より多点同時接合を行なう工程と、 前記テープキャリアの制御信号入力用リードに制御信号
を印加すると共に、幹線リードに電源電圧を印加した状
態で半導体ペレットの動作試験を行なう工程とを少なく
とも含むことを特徴とする半導体装置の製造方法。 3、長尺形状の絶縁性テープに複数本のリードを有する
配線パターンが形成されているテープキャリア単位が、
一定の離間間隔をもつて多数個形成されているテープキ
ャリアにおいて、相互に隣接するテープキャリア単位の
制御信号入力用リードが、導電性リードによって短絡結
線されており、しかもテープの長軸方向に少なくとも1
本以上の幹線リードがテープのほぼ全長に延在して設け
られてなり、前記幹線リードから分枝されたリードがそ
れに対応する各々のテープキャリア単位のリードに短絡
結線されていることを特徴とするテープキャリア。
[Claims] 1. In a semiconductor device in which a pad electrode of a semiconductor pellet is fixed to a plurality of tape carrier type leads formed on an insulating tape by wireless bonding, one side of a rectangular semiconductor pellet is At least one pad electrode for control signal input formed nearby and at least one pad electrode formed near the side opposite to the side are electrically connected by a conductor. semiconductor device. 2. A tape carrier unit in which a wiring pattern having multiple leads is formed on a long insulating tape,
A plurality of tape carriers are formed at regular intervals, and the control signal input leads of adjacent tape carrier units are short-circuited by conductive leads, and at least 1
A tape carrier is prepared in which more than one trunk lead is provided extending over almost the entire length of the tape, and leads branched from the trunk lead are short-circuited to the corresponding lead of each tape carrier unit. at least one pad electrode for control signal input formed near one side of the rectangular semiconductor pellet; and at least one pad electrode formed near the side opposite to said side. a step of preparing a semiconductor pellet electrically connected by a conductor; a step of simultaneously bonding a plurality of pad electrodes of the semiconductor pellet to a plurality of leads of the tape carrier at multiple points by wireless bonding; A method for manufacturing a semiconductor device, comprising at least the step of applying a control signal to a control signal input lead of a carrier and testing the operation of a semiconductor pellet while applying a power supply voltage to a main lead. 3. A tape carrier unit in which a wiring pattern having multiple leads is formed on a long insulating tape,
In tape carriers formed in large numbers at regular intervals, the control signal input leads of adjacent tape carrier units are short-circuited by conductive leads, and at least in the longitudinal direction of the tape. 1
The tape is characterized in that at least one main lead is provided extending over almost the entire length of the tape, and the leads branched from the main lead are short-circuited to the corresponding lead of each tape carrier unit. tape carrier.
JP62040271A 1987-02-25 1987-02-25 Semiconductor device and its manufacture and taper carrier used for manufacture of the same Pending JPS63208233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62040271A JPS63208233A (en) 1987-02-25 1987-02-25 Semiconductor device and its manufacture and taper carrier used for manufacture of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62040271A JPS63208233A (en) 1987-02-25 1987-02-25 Semiconductor device and its manufacture and taper carrier used for manufacture of the same

Publications (1)

Publication Number Publication Date
JPS63208233A true JPS63208233A (en) 1988-08-29

Family

ID=12575972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62040271A Pending JPS63208233A (en) 1987-02-25 1987-02-25 Semiconductor device and its manufacture and taper carrier used for manufacture of the same

Country Status (1)

Country Link
JP (1) JPS63208233A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484627A (en) * 1987-09-26 1989-03-29 Toshiba Corp Film carrier
JPH0499542U (en) * 1991-01-25 1992-08-27
US5578919A (en) * 1992-10-30 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Method of testing semiconductor device and test apparatus for the same
US5766983A (en) * 1994-04-29 1998-06-16 Hewlett-Packard Company Tape automated bonding circuit with interior sprocket holes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484627A (en) * 1987-09-26 1989-03-29 Toshiba Corp Film carrier
JPH0499542U (en) * 1991-01-25 1992-08-27
US5578919A (en) * 1992-10-30 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Method of testing semiconductor device and test apparatus for the same
US5766983A (en) * 1994-04-29 1998-06-16 Hewlett-Packard Company Tape automated bonding circuit with interior sprocket holes

Similar Documents

Publication Publication Date Title
US4977441A (en) Semiconductor device and tape carrier
KR900002689B1 (en) Semiconductor device and process the tape carrier used in said process
US5315241A (en) Method for testing integrated circuits
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
JPH08306743A (en) Semiconductor package and semiconductor device
US4843191A (en) Interconnection technique using dielectric layers
JP2001338955A (en) Semiconductor device and its manufacturing method
JPH05196691A (en) Tester for semiconductor chip
JPH0691143B2 (en) TAB tape
JP3052074B2 (en) Burn-in test substrate for integrated circuit chip and method for manufacturing know good die using the same
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
JPH0658926B2 (en) Dynamic chip burn-in tape structure
JP3484705B2 (en) Semiconductor wafer
JPS63208233A (en) Semiconductor device and its manufacture and taper carrier used for manufacture of the same
JPH02156547A (en) Flexible board and method of testing integrated circuit
JP2001110858A (en) Semiconductor device, its manufacturing method, and burn-in device
JPH05160215A (en) Evaluation tool for semiconductor device
JP2002280693A (en) Method for mounting electronic part
US20180190572A1 (en) Method of manufacturing semiconductor products, corresponding semiconductor product and device
JP2000012621A (en) Semiconductor device and its manufacture
JPH09116245A (en) Electronic parts, substrate for manufacturing them, and their manufacture
JPH06104316A (en) Film carrier tape
JPH08101242A (en) Circuit inspection method of circuit wiring board
JPS62271443A (en) Semiconductor device
JPH04144147A (en) Film carrier tape and semiconductor device using the same