【発明の詳細な説明】[Detailed description of the invention]
［産業上の利用分野］
本発明はＩＣカードに係り、特にデータの高速伝送を企
図したＩＣカードに関する。
［従来技術およびその問題点］
従来のＩＣカードは、その規格（ＩＳＯ）上から外部と
のデータの入出力は直列方式に制限されている。
第５図は、ＩＳＯ規格のＩＣカードの概略的構成図であ
る。
同図に示すように、カード１内にはＣＰＵ２およびメモ
リ３が設けられ、ＣＰＵ２はＳＩＯ端子を通して直列で
データの入出力を行い、またメモリ３に対してデータの
読出し／書込みの制御を行う。
しかしながら、上記ＩＣカードでは直列入出力方式であ
るために、内蔵メモリ３の大容量化に伴ないデータの入
出力に要する時間が長くなるという問題点を有していた
。たとえば、８１９２バイトを９６００ｂｐｓで伝送す
ると、約９秒を要する。
第６図は、ＩＳＯ規格外のＩＣカードの一例の概略的構
成図である。
同図に示すように、このＩＣカードは、カードｌに内蔵
されたメモリ４のデータ端子、アドレス端子等をカード
表面上に形成したものである。このために、データの並
列入出力を行うことができ、データ伝送の時間を上記従
来例に比べて約１／８に短縮することができる。
しかしながら、入出力制御を行うＣＰＵがないために、
データを十分に保護できないという問題点を宥していた
。[Industrial Application Field] The present invention relates to an IC card, and particularly to an IC card intended for high-speed data transmission. [Prior Art and its Problems] Due to the standard (ISO) of the conventional IC card, data input/output with the outside is limited to a serial method. FIG. 5 is a schematic configuration diagram of an IC card conforming to the ISO standard. As shown in the figure, a CPU 2 and a memory 3 are provided in the card 1, and the CPU 2 inputs and outputs data in series through an SIO terminal, and also controls reading/writing of data to/from the memory 3. However, since the above-mentioned IC card uses a serial input/output method, there is a problem in that the time required for data input/output increases as the capacity of the built-in memory 3 increases. For example, transmitting 8192 bytes at 9600 bps takes about 9 seconds. FIG. 6 is a schematic configuration diagram of an example of an IC card that does not comply with ISO standards. As shown in the figure, this IC card has data terminals, address terminals, etc. of a memory 4 built into the card 1 formed on the surface of the card. Therefore, data can be input and output in parallel, and the data transmission time can be reduced to about ⅛ compared to the conventional example. However, since there is no CPU to perform input/output control,
This solved the problem of not being able to adequately protect data.
【問題点を解決するための手段】[Means to solve the problem]
本発明によるＩＣカードは、
少なくともデータの入出力制御を行うＩＣカードにおい
て、
データの並列入出力手段を有することを特徴とする。An IC card according to the present invention is characterized in that the IC card that controls at least data input/output includes parallel data input/output means.
【作用】[Effect]
並列入出力手段な設けることよって、内蔵メモリが大容
量であっても、データ伝送に要する時間を大幅に短縮す
ることができる。
たとえば、ＩＳＯ準拠の直列入出力端子を有するＩＣカ
ードに、並列入出力端子を併設する。初期状態ではＩＳ
Ｏに準拠して直列入出力を行うが、必要に応じて並列入
出力に切換え、高速データ伝送を行う、これによって、
ＩＳＯに準拠したＩＣカードと互換性を保ちながら、実
質的データ伝送速度を向上させることができる。By providing parallel input/output means, the time required for data transmission can be significantly reduced even if the built-in memory has a large capacity. For example, an IC card having an ISO-compliant serial input/output terminal is provided with a parallel input/output terminal. In the initial state, IS
Serial input/output is performed in accordance with O, but if necessary, it can be switched to parallel input/output for high-speed data transmission.
The actual data transmission speed can be improved while maintaining compatibility with ISO-compliant IC cards.
【実施例】【Example】
以下、本発明の実施例を図面を参照しながら詳細に説明
する。
第１図は１本発明によるＩＣカードの一実施例の概略的
構成図である。
同図において、カード１内にＣＰＵｌ０およびメモリ１
１が内蔵されている。メモリ１１はＣＰＵｌ０からの制
御信号およびアドレス信号によってデータを入力又は出
力する。
ＣＰＵＩＧは電源端子ｖｃｃ、直列入出力端子ＳＩＯ、
クロック端子ＣＬＫ、リセット端子Ｒ５Ｔ、並列入出力
端子ＰＩＯ、リクエスト端子ＲＱＴ％ レディ端子ＲＤ
Ｙおよび接地端子ＧＮＤと各々接続されている。
次に、本実施例の特徴的な動作を説明する。
第２図は１本実施例の動作を説明するためのタイミング
チャートである。
同図において、端子ＲＱＴに入力する信号は、外部から
カードへのデータ伝送の要求信号であす、本実施例では
ローレベルの時にデータ伝送が要求されていることを示
す。
端子ＲＤＹから出力される信号は、逆にカードがデータ
入力可能か否かを示す信号であり、ハイレベルの時には
可能、逆にローレベルの時にはカードがデータ出力状態
にあることを示す。
また、端子ＳＩＯの信号は、直列処理モード時に入出力
データであるが、並列処理モード時にはＰＩＯ端子にデ
ータが設定完了したことを示すストローブ信号となる。
まず、初期状態において、ＣＰＵｌ０は端子ＳｌＯを通
して必要なデータの入出力を行う、端子ＳＩＯを通して
の情報交換の中で、外部より並列処理へのモード切換え
命令が入力すると、直ちにＣＰＵｌ０は処理モードを並
列処理モードへ切換える。そして端子ＲＤＹからローレ
ベルを出力し、モードを切換えた旨の信号を端子ＰＩＯ
から出力する（期間Ｔｏｋ）。
外部からカードへデータが伝送される場合は、まず、端
子ＲＤＹの信号がハイレベルで入力可能状態にあり、こ
の状態で端子ＲＱＴにローレベルが入力する。これによ
って外部から端子ＰＩＯを通して並列データが入力する
（期間ＴＩｎ）。
カードから外部ヘデータな伝送する場合は、端子ＲＤＹ
からローレベルを出力し、端子ＰＩＯから並列データを
出力する（期間Ｔｏｕｔ）。
また、データの入出力を行わない期間はカード内部での
処理期間となる。
なお、上記端子ＲＤＹおよびＲＱＴは、！端子で構成す
ることも可能である。また、データの出力タイミングを
時間間隔で管理するならば、ストローブ信号その他の信
号を用いなくとも、データの開始および終了文字を採用
することで、データ伝送を行うこともできる。
第３図は、本実施例における端子配列の一例を示す説明
図である。
同図に示すように、ＩＳＯ準拠の端子１〜Ｂと重ならな
いように端子Ａ−Ｊを増設する０図示するように配列す
れば、端子の配置効率が良い、また、本実施例のカード
はＩＳＯ準拠のカードと互換性を有する。
端子Ａ−ＤおよびＦ−Ｉが上述した８ビツトの並列端子
Ｐ！０であり、端子ＥがＲＱＴ、端子ＪがＲＤＹである
。
第４図は、本実施例の概略的平面図である。同図に示す
ように、カードｌの適当な位置に第３図に示す端子から
なる端子部１２を形成する。これによってリーダライタ
のコンタクト部の構造も簡単となる。またカードの強度
の点を考慮して、はぼ図示するような位置関係で端子部
１２を設けるとよい。
［発明の効果ｊ
以上詳細に説明したように、本発明によるＩＣカードは
、並列入出力手段を設けることよって、内蔵メモリが大
容量であっても、データ伝送に要する時間を大幅に短縮
することができる。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic diagram of an embodiment of an IC card according to the present invention. In the same figure, CPU 10 and memory 1 are in card 1.
1 is built-in. The memory 11 inputs or outputs data in response to control signals and address signals from the CPU10. CPUIG is a power supply terminal vcc, a series input/output terminal SIO,
Clock terminal CLK, reset terminal R5T, parallel input/output terminal PIO, request terminal RQT% ready terminal RD
Y and the ground terminal GND. Next, the characteristic operation of this embodiment will be explained. FIG. 2 is a timing chart for explaining the operation of this embodiment. In the figure, the signal input to terminal RQT is a request signal for data transmission from the outside to the card. In this embodiment, when it is at a low level, it indicates that data transmission is requested. The signal output from the terminal RDY is a signal indicating whether or not the card is capable of data input; when it is at a high level, it is possible, and when it is at a low level, it indicates that the card is in a data output state. Further, the signal at the terminal SIO is input/output data in the serial processing mode, but becomes a strobe signal indicating that data has been set to the PIO terminal in the parallel processing mode. First, in the initial state, CPU10 inputs and outputs necessary data through terminal SIO. During information exchange through terminal SIO, when a mode switching command to parallel processing is input from the outside, CPU10 immediately changes the processing mode to parallel processing. Switch to processing mode. Then, a low level is output from the terminal RDY, and a signal indicating that the mode has been switched is sent to the terminal PIO.
(period Tok). When data is transmitted from the outside to the card, first, the signal at the terminal RDY is at a high level and ready for input, and in this state, a low level is input at the terminal RQT. As a result, parallel data is input from the outside through the terminal PIO (period TIn). When transmitting data from the card to the outside, use terminal RDY.
A low level is output from the terminal PIO, and parallel data is output from the terminal PIO (period Tout). Furthermore, the period in which no data is input or output is a processing period within the card. Note that the above terminals RDY and RQT are ! It is also possible to configure it with terminals. Further, if data output timing is managed at time intervals, data transmission can be performed by using data start and end characters without using strobe signals or other signals. FIG. 3 is an explanatory diagram showing an example of the terminal arrangement in this embodiment. As shown in the figure, the terminals A to J should be added so as not to overlap with the ISO-compliant terminals 1 to B. If the terminals are arranged as shown in the figure, the arrangement of the terminals will be efficient. Compatible with ISO compliant cards. Terminals A-D and F-I are the above-mentioned 8-bit parallel terminal P! 0, terminal E is RQT, and terminal J is RDY. FIG. 4 is a schematic plan view of this embodiment. As shown in the figure, a terminal portion 12 consisting of the terminal shown in FIG. 3 is formed at an appropriate position on the card l. This also simplifies the structure of the contact section of the reader/writer. Further, in consideration of the strength of the card, it is preferable to provide the terminal portions 12 in a positional relationship as shown in the figure. [Effects of the Inventionj] As explained in detail above, the IC card according to the present invention can significantly reduce the time required for data transmission even if the built-in memory has a large capacity by providing parallel input/output means. Can be done.
【図面の簡単な説明】[Brief explanation of the drawing]
第１図は１本発明によるＩＣカードの一実施例の概略的
構成図。
第２図は、本実施例の動作を説明するためのタイミング
チャート、
第３図は、本実施例における端子配列の一例を示す説明
図、
第４図は、本実施例の概略的平面図、
第５図は、ＩＳＯ規格のＩＣカードの概略的構成図、
第６図は、ＩＳＯ規格外のＩＣカードの一例の概略的構
成図である。
ｌ＠―・カード
１０・・・ＣＰＵ
１１−−・メモリ
ＰＩＯ・―・並列入出力端子
代理人 弁理士 山 下 積 子
箱１図
第２図
第３図
ｘｓｏ文Ｔｈ） ｊｌｌｌＬＪ夕１創１テ（ＰＩ
Ｏ）Ｉ Ｔｃｃ Ａ ｂ。
８ＲＦｕｌ１４ｂ＠
ｂ７
Ｊ ＲＯＹ
第４図
第５図 第６図FIG. 1 is a schematic diagram of an embodiment of an IC card according to the present invention. FIG. 2 is a timing chart for explaining the operation of this embodiment, FIG. 3 is an explanatory diagram showing an example of a terminal arrangement in this embodiment, and FIG. 4 is a schematic plan view of this embodiment. FIG. 5 is a schematic block diagram of an IC card that conforms to the ISO standard, and FIG. 6 is a schematic block diagram of an example of an IC card that does not comply with the ISO standard. l@--Card 10...CPU 11--Memory PIO--Parallel input/output terminal agent Patent attorney Seki Yamashita Child box 1 Figure 2 Figure 3 xso text Th) (P.I.
O) I Tcc A b. 8RFul14b@b7 J ROY Figure 4 Figure 5 Figure 6