JP3113267B2 - IC card - Google Patents
IC cardInfo
- Publication number
- JP3113267B2 JP3113267B2 JP02277519A JP27751990A JP3113267B2 JP 3113267 B2 JP3113267 B2 JP 3113267B2 JP 02277519 A JP02277519 A JP 02277519A JP 27751990 A JP27751990 A JP 27751990A JP 3113267 B2 JP3113267 B2 JP 3113267B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- card
- memory
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はICカードに関し、特に、ICカードにおける外
部へのデータ送信機能に関する。Description: TECHNICAL FIELD The present invention relates to an IC card, and more particularly, to an external data transmission function of an IC card.
現在普及している磁気カードに代わって、将来はICカ
ードの普及が見込まれている。このICカードは、現在ま
でにいくつかのタイプの共通仕様が定められており、限
られた用途については、既に実用化が図られている。一
般的なICカードは、CUP、ROM、RAM、EEPROM、そしてこ
れらの素子と外部の装置とを接続するための入出力端子
を備えている。ROMは書換不能なメモリであり、CPUを制
御するためのプログラムを保持するプログラムエリアと
して用いられる。RAMは書換可能なメモリであり、CPUが
動作するためのワークエリアとして用いられる。また、
EEPROMは、所定の書換電圧を印加することにより書換可
能となるメモリであり、ユーザーデータを記録するため
のユーザエリアとして用いられる。このユーザエリアに
は、磁気カードに比べて大量のユーザデータを記録する
ことができ、また、カード自身がCPUを備えている点で
磁気カードと大きく異なり、今後は様々な利用が期待さ
れている。IC cards are expected to spread in the future in place of magnetic cards that are now popular. As for this IC card, several types of common specifications have been determined so far, and practical use has already been achieved for limited uses. A general IC card has a CUP, a ROM, a RAM, an EEPROM, and input / output terminals for connecting these elements to an external device. The ROM is a non-rewritable memory and is used as a program area for holding a program for controlling the CPU. RAM is a rewritable memory, and is used as a work area for the CPU to operate. Also,
The EEPROM is a memory that can be rewritten by applying a predetermined rewrite voltage, and is used as a user area for recording user data. In this user area, a larger amount of user data can be recorded than a magnetic card, and the card itself is greatly different from a magnetic card in that it has a CPU, and various uses are expected in the future. .
ICカードに対するデータのアクセスは、読取／書込装
置にこのICカードを挿入し、ICカード側の入出力端子と
読取／書込装置側の入出力端子とを電気的に接触させ、
両者間で信号のやりとりを行うことによりなされる。し
たがって、ICカードは、EEPROM内のユーザデータを入出
力端子を介して外部に送信する機能を有する。このた
め、従来のICカードには、RAM内に通信用バッファとし
て用いる領域が定義されており、この通信用バッファ内
のデータを入出力端子に送出するプログラムが用意され
ている。To access data to the IC card, insert the IC card into the read / write device, and make the input / output terminals on the IC card and the read / write device electrically contact with each other.
This is done by exchanging signals between the two. Therefore, the IC card has a function of transmitting user data in the EEPROM to the outside via the input / output terminal. For this reason, in the conventional IC card, an area used as a communication buffer is defined in the RAM, and a program for transmitting data in the communication buffer to the input / output terminal is prepared.
しかしながら、上述した従来のICカードには、データ
を外部に送信する場合、RAM内に定義された通信用バッ
ファの容量の制約を受けるという問題がある。すなわ
ち、EEPROM内の送信対象となるデータ（以下、送信デー
タと呼ぶ）を、まずEEPROMからRAM内の通信用バッファ
内に転送した後、この通信用バッファ内のデータを入出
力端子に送出するという作業を行わねばならない。した
がって、１回の処理で送信可能なデータ量は、この通信
用バッファの容量を越えることができない。一般に、IC
カードに内蔵されるRAMの容量は、一般のコンピュータ
などに比べて非常に少なく、通信用バッファの容量も限
られたものとなる。このため、長いデータを送信する場
合、送信処理の手順が複雑になっていた。However, the above-described conventional IC card has a problem that when data is transmitted to the outside, the capacity of the communication buffer defined in the RAM is restricted. That is, data to be transmitted in the EEPROM (hereinafter referred to as transmission data) is first transferred from the EEPROM to a communication buffer in the RAM, and then the data in the communication buffer is transmitted to the input / output terminal. Work must be done. Therefore, the amount of data that can be transmitted in one process cannot exceed the capacity of the communication buffer. Generally, IC
The capacity of the RAM built into the card is very small as compared with a general computer or the like, and the capacity of the communication buffer is also limited. For this reason, when transmitting long data, the procedure of the transmission process is complicated.
そこで本発明は、通信用バッファの容量の制約を受け
ることなしに、送信処理を行うことのできるICカードを
提供することを目的とする。Therefore, an object of the present invention is to provide an IC card that can perform transmission processing without being limited by the capacity of a communication buffer.
本発明は、CPUと、このCPUを制御するためのプログラ
ムを保持する書換不能な第１のメモリと、CPUが動作す
るためのワークエリアとして用いられる書換可能な第２
のメモリと、ユーザーデータを記録するためのユーザエ
リアとして用いられ、所定の書換電圧の印加により書換
可能となる第３のメモリと、外部と信号をやりとりする
ための入出力端子と、を備え、第１のメモリ内のプログ
ラムに基づいて、第３のメモリ内の所定の送信データ
を、入出力端子を介して外部に送信する機能をもったIC
カードにおいて、 第２のメモリ内に、送信データの先頭アドレスとデー
タ長とに関する情報からなる送信リストを作成し、CPU
がこの送信リストに基づいて、第３のメモリから送信デ
ータを所定単位ごとに順次入出力端子に送出する処理を
行うようにしたものである。The present invention provides a CPU, a non-rewritable first memory holding a program for controlling the CPU, and a rewritable second memory used as a work area for operating the CPU.
And a third memory which is used as a user area for recording user data and is rewritable by application of a predetermined rewrite voltage, and an input / output terminal for exchanging signals with the outside, An IC having a function of transmitting predetermined transmission data in a third memory to an external device via an input / output terminal based on a program in the first memory.
In the card, in the second memory, a transmission list including information on the start address of the transmission data and the data length is created, and the CPU
In this configuration, based on this transmission list, processing for sequentially transmitting transmission data from the third memory to the input / output terminal in predetermined units is performed.
本発明に係るICカードでは、RAM内の通信用バッファ
には、送信データそのものは転送されない。その代わ
り、送信データの先頭アドレスとデータ長とに関する情
報からなる送信リストが作られる。CPUは、この送信リ
ストに基づいて、EEPROM内の送信データを所定単位ごと
に取り出し、これを順次入出力端子へ送出してゆく。送
信リスト自身のデータ量は、送信データそのものに比べ
て極めて小さい。したがって、通信用バッファの容量の
制約を受けることなしに、送信処理を行うことができる
ようになる。In the IC card according to the present invention, the transmission data itself is not transferred to the communication buffer in the RAM. Instead, a transmission list including information on the start address of transmission data and the data length is created. The CPU extracts transmission data in the EEPROM in predetermined units based on the transmission list, and sequentially sends the data to the input / output terminals. The data amount of the transmission list itself is extremely small as compared with the transmission data itself. Therefore, the transmission processing can be performed without being restricted by the capacity of the communication buffer.
以下、本発明を図示する実施例に基づいて説明する。
第１図は、一般的なICカードを読取／書込装置に接続し
た状態を示すブロック図である。ICカード10内には、３
種類のメモリ、すなわち、ROM11,RAM12,EEPROM13と、CP
U14とが内蔵されている。ROM11は書換不能なメモリであ
り、CPU14を制御するためのプログラムを保持するプロ
グラムエリアとして用いられる。RAM12は書換可能なメ
モリであり、CPUが動作するためのワークエリアとして
用いられる。また、EEPROM13は、所定の書換電圧を印加
することにより書換可能となるメモリであり、ユーザー
データを記録するためのユーザエリアとして用いられ
る。Hereinafter, the present invention will be described based on the illustrated embodiments.
FIG. 1 is a block diagram showing a state in which a general IC card is connected to a reading / writing device. 3 inside the IC card 10
Types of memories, namely ROM11, RAM12, EEPROM13, CP
U14 and built-in. The ROM 11 is a non-rewritable memory, and is used as a program area for holding a program for controlling the CPU 14. The RAM 12 is a rewritable memory, and is used as a work area for the operation of the CPU. The EEPROM 13 is a memory that can be rewritten by applying a predetermined rewrite voltage, and is used as a user area for recording user data.
読取／書込装置20との間には、６本の信号線が接続さ
れるため、この信号線を接続するための６つの入出力端
子がICカード10上に設けられる。各信号線の用途は次の
とおりである。Since six signal lines are connected to the read / write device 20, six input / output terminals for connecting these signal lines are provided on the IC card 10. The use of each signal line is as follows.
（１）信号線I/O ICカード10と読取／書込装置20との間で双方向にデー
タを受け渡しするために用いられる。(1) Signal line I / O Used to transfer data bidirectionally between the IC card 10 and the read / write device 20.
（２）信号線RST 読取／書込装置20側からICカード10側へリセット信号
を与えるために用いられる。(2) Signal line RST This is used to supply a reset signal from the read / write device 20 to the IC card 10.
（３）信号線CLK 読取／書込装置20側からICカード10側へクロック信号
を与えるために用いられる。(3) Signal line CLK Used to supply a clock signal from the read / write device 20 to the IC card 10.
（４）信号線VCC 読取／書込装置20側からICカード10側へVCC電圧を供
給するために用いられる。(4) Signal line VCC Used to supply a VCC voltage from the read / write device 20 to the IC card 10.
（５）信号線GND 読取／書込装置20側からICカード10側へGND電圧を供
給するために用いられる。(5) Signal line GND Used to supply GND voltage from the read / write device 20 to the IC card 10 side.
（６）信号線VPP 現在は用いられていない。(6) Signal line VPP Currently not used.
本発明の特徴は、EEPROM13内の送信データを、信号線
I/Oを介して読取／書込装置20側へ送信する機能にあ
る。まず、従来のICカードにおけるこの送信機能を第２
図を参照して説明する。従来のICカードでは、第２図に
示すように、RAM12内の所定の領域に、通信用バッファ
が定義されている。そして、EEPROM13内の送信対象とな
るデータ（送信データ）は、ひとまず、この通信用バッ
ファ内に転送される。この後、通信用バッファ内のデー
タが１バイト単位で取り出され、シリアルデートとして
信号線I/Oに順次送出されてゆく。このようなデータ送
出方法は、通信用バッファの容量による制約を受けると
いう問題があることは、前述したとおりである。A feature of the present invention is that transmission data in the EEPROM 13 is
It has a function of transmitting data to the read / write device 20 via I / O. First, this transmission function of the conventional IC card
This will be described with reference to the drawings. In the conventional IC card, a communication buffer is defined in a predetermined area in the RAM 12, as shown in FIG. Then, data to be transmitted in the EEPROM 13 (transmission data) is first transferred to the communication buffer. Thereafter, the data in the communication buffer is taken out in 1-byte units, and sequentially sent out to the signal line I / O as a serial date. As described above, such a data transmission method has a problem of being restricted by the capacity of the communication buffer.
これに対し、本発明のICカードにおける送信機能を第
３図を参照して説明する。第３図に示すように、RAM12
内の所定の領域に、通信用バッファが定義される点は、
従来のICカードと同様である。ただ、この通信用バッフ
ァには、送信データそのものは転送されない。単に、送
信リストが作成されるだけである（この意味では、本来
「バッファ」と呼ぶべき領域ではないが、ここでは、従
来のICカードと対比する上で、「通信用バッファ」と呼
ぶことにする）。この送信リストは、送信データの先頭
アドレスＡと、送信データのデータ長Ｌと、を記述した
ものである。CPU14は、この送信リストを参照しなが
ら、EEPROM13内の送信データを信号線I/Oに直接送出す
る。これは、たとえば次のようにすればよい。まず、CP
U14は、送信リスト内に記述された送信データの先頭ア
ドレスＡを読出し、これを所定のレジスタ（あるいは、
RAM12内の所定のアドレス）に保存する。そして、EEPRO
M13内のアドレスＡで示される場所から、送信データの
１バイト目を読出し、これをシリアルデータに変換して
信号線I/Oに送出する。続いて、レジスタ内のアドレス
Ａをインクリメントし、このインクリメントされた値で
示されるEEPROM13内の場所から、送信データの２バイト
目を読出し、これを同様にシリアルデータに変換して送
出する。こうして、アドレス値をインクリメントして
は、データを１バイト単位で読出して送出する作業を繰
り返してゆく。そして、送出したデータのバイト数が、
送信リスト内に記述されたデータ長Ｌに達したところ
で、作業を終了すればよい。On the other hand, the transmission function of the IC card of the present invention will be described with reference to FIG. As shown in FIG.
The point where a communication buffer is defined in a predetermined area within
It is the same as a conventional IC card. However, the transmission data itself is not transferred to this communication buffer. It simply creates a transmission list (in this sense, it is not an area that should be called "buffer", but here it is called "communication buffer" in comparison with conventional IC cards. Do). This transmission list describes the start address A of the transmission data and the data length L of the transmission data. The CPU 14 sends the transmission data in the EEPROM 13 directly to the signal line I / O while referring to the transmission list. This may be performed as follows, for example. First, CP
U14 reads the start address A of the transmission data described in the transmission list and stores it in a predetermined register (or
(A predetermined address in the RAM 12). And EEPRO
The first byte of the transmission data is read from the location indicated by the address A in M13, converted to serial data, and transmitted to the signal line I / O. Subsequently, the address A in the register is incremented, the second byte of the transmission data is read from the location in the EEPROM 13 indicated by the incremented value, and this is similarly converted into serial data and transmitted. In this way, after the address value is incremented, the operation of reading and transmitting data in units of one byte is repeated. And the number of bytes of the transmitted data is
When the data length L described in the transmission list is reached, the operation may be completed.
第４図は、本発明のICカードにおいて、EEPROM13内の
ｎ組のデータ（データ1,データ2,…，データｎ）をすべ
て送信する場合に作られる送信リストの一例を示す図で
ある。この例では、送信データの先頭アドレスを２バイ
ト、データ長を１バイトで構成したリストが作られてい
る。図で、送信リスト内のL1,L2,…,Lnは、それぞれEEP
ROM13内のデータ1,データ2,…，データｎのデータ長を
示し、A1,A2,…,Anは、それぞれEEPROM13内のデータ1,
データ2,…，データｎの先頭アドレスを示す。また、送
信リスト内の１バイトのデータＥは、送信リストがこれ
で終了したことを示す。このように、複数の送信データ
についての送信リストが作られた場合、CPU14は、各送
信データについて、送信処理を繰り返すことになる。こ
のように、送信データのデータ長が長くなっても、送信
データが複数あっても、通信用バッファに作られる送信
リストは非常に短いデータですむ。したがって、通信用
バッファの容量による制約を受けることなしに、送信処
理を行うことができる。FIG. 4 is a diagram showing an example of a transmission list created when all n sets of data (data 1, data 2,..., Data n) in the EEPROM 13 are transmitted in the IC card of the present invention. In this example, a list is created in which the start address of the transmission data is composed of 2 bytes and the data length is composed of 1 byte. In the figure, L1, L2, ..., Ln in the transmission list are EEP
The data lengths of data 1, data 2,..., Data n in the ROM 13 are shown, and A1, A2,.
.. Indicate the start address of data n. Also, 1-byte data E in the transmission list indicates that the transmission list has been completed. As described above, when the transmission list for a plurality of transmission data is created, the CPU 14 repeats the transmission processing for each transmission data. As described above, even if the data length of the transmission data is long or there are a plurality of transmission data, the transmission list created in the communication buffer can be very short data. Therefore, the transmission process can be performed without being restricted by the capacity of the communication buffer.
以上、本発明を一実施例について説明したが、本発明
はこの実施例のみに限定されるものではなく、この他に
も種々の態様で実施可能である。特に、送信リストを参
照しながらCPUが行う具体的な送信処理方法は、この他
どのような方法を採ってもかまわない。また、送信リス
トは、送信データの先端アドレスとデータ長とを含んだ
情報を示すものであれば、どのようなフォーマットのも
のでもかまわない。As described above, the present invention has been described with respect to one embodiment. However, the present invention is not limited to this embodiment, and can be implemented in various other modes. In particular, a specific transmission processing method performed by the CPU while referring to the transmission list may employ any other method. The transmission list may be of any format as long as it indicates information including the leading address of the transmission data and the data length.
以上のとおり、本発明はICカードによれば、RAM内の
通信用バッファに、送信データそのものを転送する代わ
りに送信リストを作成し、この送信リストに基づいてEE
PROM内の送信データを送信するようにしたため、通信用
バッファの容量の制約を受けることなしに、送信処理を
行うことができるようになる。As described above, according to the present invention, according to the IC card, a transmission list is created in the communication buffer in the RAM instead of transmitting the transmission data itself, and EE is performed based on the transmission list.
Since the transmission data in the PROM is transmitted, the transmission processing can be performed without being restricted by the capacity of the communication buffer.
第１図は一般的はICカードを読取／書込装置に接続した
状態を示すブロック図、第２図は従来のICカードにおけ
る送信機能を説明する図、第３図は本発明のICカードに
おける送信機能を説明する図、第４図は本発明のICカー
ドにおける複数組の送信データについての送信リストの
一例を示す図である。FIG. 1 is a block diagram generally showing a state in which an IC card is connected to a read / write device, FIG. 2 is a diagram explaining a transmission function in a conventional IC card, and FIG. 3 is a diagram in an IC card of the present invention. FIG. 4 is a diagram illustrating a transmission function, and FIG. 4 is a diagram illustrating an example of a transmission list for a plurality of sets of transmission data in the IC card of the present invention.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06K 19/07 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) G06K 19/07
Claims (1)
ムを保持する書換不能な第１のメモリと、前記CPUが動
作するためのワークエリアとして用いられる書換可能な
第２のメモリと、ユーザーデータを記録するためのユー
ザエリアとして用いられ、所定の書換電圧の印加により
書換可能となる第３のメモリと、外部と信号をやりとり
するための入出力端子と、を備え、前記プログラムに基
づいて、前記第３のメモリ内の所定の送信データを、前
記入出力端子を介して外部に送信する機能をもったICカ
ードにおいて、 前記第２のメモリ内に、前記送信データの先頭アドレス
とデータ長とに関する情報からなる送信リストを作成
し、前記CPUがこの送信リストに基づいて、前記第３の
メモリから前記送信データを所定単位ごとに順次前記入
出力端子に送出する処理を行うように構成したことを特
徴とするICカード。1. A non-rewritable first memory for holding a CPU, a program for controlling the CPU, a rewritable second memory used as a work area for operating the CPU, A third memory that is used as a user area for recording data and is rewritable by application of a predetermined rewriting voltage, and an input / output terminal for exchanging signals with the outside; and An IC card having a function of transmitting predetermined transmission data in the third memory to the outside via the input / output terminal, wherein a start address and a data length of the transmission data are stored in the second memory. The CPU creates a transmission list composed of information on the transmission list, and the CPU sequentially transmits the transmission data from the third memory to the input / output terminal in predetermined units based on the transmission list. IC card characterized by being configured to perform processing for output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02277519A JP3113267B2 (en) | 1990-10-16 | 1990-10-16 | IC card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02277519A JP3113267B2 (en) | 1990-10-16 | 1990-10-16 | IC card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152489A JPH04152489A (en) | 1992-05-26 |
| JP3113267B2 true JP3113267B2 (en) | 2000-11-27 |
Family
ID=17584727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02277519A Expired - Fee Related JP3113267B2 (en) | 1990-10-16 | 1990-10-16 | IC card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3113267B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006099435A (en) * | 2004-09-29 | 2006-04-13 | Toshiba Corp | Portable electronic apparatus and communication control method for the same |
-
1990
- 1990-10-16 JP JP02277519A patent/JP3113267B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04152489A (en) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386539A (en) | IC memory card comprising an EEPROM with data and address buffering for controlling the writing/reading of data to EEPROM | |
| US20070005829A1 (en) | Memory card having memory element and card controller thereof | |
| CA2136991A1 (en) | Reading data from a smart card | |
| KR19990007270A (en) | Memory Management Method | |
| JP3480746B2 (en) | Portable electronic devices | |
| JP2002108714A (en) | Memory device and access limiting method | |
| KR101083366B1 (en) | Memory system and method for setting data transfer speed between host and memory card | |
| JP3113267B2 (en) | IC card | |
| JP4486828B2 (en) | Semiconductor memory card, computer readable program | |
| JP2000218044A (en) | Portable electronic game equipment | |
| JP3625879B2 (en) | Information recording medium with memory check function | |
| JP3512252B2 (en) | Information recording medium with built-in CPU | |
| JP3718564B2 (en) | IC card | |
| JP3088866B2 (en) | IC card | |
| JPH0435780B2 (en) | ||
| JP4492987B2 (en) | IC card with self-display function | |
| JPS61211788A (en) | Ic card | |
| JP2808358B2 (en) | IC card | |
| JP3088867B2 (en) | IC card | |
| JP3166168B2 (en) | Data recording method using IC card | |
| JP2598056B2 (en) | Portable electronic devices | |
| JPH06119506A (en) | Ic card | |
| JP2850049B2 (en) | IC card | |
| JPH03276383A (en) | Communication system for ic card | |
| JPH06119507A (en) | Ic card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |