JPS6320013B2 - - Google Patents
Info
- Publication number
- JPS6320013B2 JPS6320013B2 JP7677283A JP7677283A JPS6320013B2 JP S6320013 B2 JPS6320013 B2 JP S6320013B2 JP 7677283 A JP7677283 A JP 7677283A JP 7677283 A JP7677283 A JP 7677283A JP S6320013 B2 JPS6320013 B2 JP S6320013B2
- Authority
- JP
- Japan
- Prior art keywords
- mark
- pattern
- photomask
- substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000000758 substrate Substances 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体集積回路などの半導体装置を製
造する際に、写真食刻工程に用いられるフオトマ
スクの位置合わせマークの形状に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field to which the Invention Pertains] The present invention relates to the shape of alignment marks on a photomask used in a photolithography process when manufacturing semiconductor devices such as semiconductor integrated circuits.
半導体装置製造のための写真食刻工程では、半
導体基板上に所望のパターンが所望の位置に正し
く形成されるように、フオトマスクと半導体基板
を整合させるための位置合わせマークをフオトマ
スク上に設けておき、このマークを基準にして、
フオトマスクと半導体基板を重ね合わせることが
一般に行われている。このフオトマスク上のマー
クの形状は、例えば第1図の1または2に示すご
とく、十字形または角形などが通常用いられてお
り、使用目的に応じて黒色または透明としてい
る。これらのマークを用いてフオトマスクを半導
体基板に位置合わせするときは、これらマークが
微細な形状であるから、100〜200倍の顕微鏡で拡
大して目視で行われるのが普通であつてマーク自
体の大きさを極端に小さくすることはできない。
例えばネガレジストを使用し黒色のしや光マーク
を用いた場合は、このマークの大きさが、フオト
レジストの解像力が十分保たれている範囲であれ
ば、マークのパターンはレジストに転写され、こ
の部分のレジストを除去した後は、半導体基板例
えばSiなどの表面が露出することになる。実際の
半導体装置の製造における写真食刻工程では、こ
のようにSi地が露出した状態のもとに、マークに
よるフオトマスクとSi基板との位置合わせを行う
ことが多い。
In the photolithography process for manufacturing semiconductor devices, alignment marks are provided on the photomask to align the photomask and the semiconductor substrate so that a desired pattern is correctly formed at the desired position on the semiconductor substrate. , based on this mark,
It is common practice to overlap a photomask and a semiconductor substrate. The shape of the mark on this photomask is usually a cross or a square, as shown in 1 or 2 in FIG. 1, for example, and is black or transparent depending on the purpose of use. When aligning a photomask with a semiconductor substrate using these marks, since these marks have minute shapes, it is usually done visually under a microscope magnified 100 to 200 times, and the marks themselves are It is not possible to make the size extremely small.
For example, when using a negative photoresist and using a black optical mark, the pattern of the mark will be transferred to the resist and this After removing a portion of the resist, the surface of the semiconductor substrate, such as Si, will be exposed. In the photolithography process in the actual manufacture of semiconductor devices, the photomask and the Si substrate are often aligned using marks with the Si substrate exposed in this manner.
しかしながら、その後の工程でSi基板が食刻さ
れる腐食液を用いて、エツチングが行われる場合
には、マークのパターンの転写により露出したSi
地が、このSi基板エツチングのために同時にエツ
チングされるので、マークのパターンは必要以上
に大きく拡大してしまう。その結果、次工程以後
のフオトマスクと半導体基板との位置合わせの精
度が悪くなり、ときにはこの半導体基板に形成さ
れている機能素子の領域までエツチングが及んで
しまい、半導体素子の特性を著しく損ねたりする
という欠点が生じる。第2図は転写されたマーク
の形状がエツチングにより拡大された状態を示し
たものであり、例えば第1図に示した十字形のマ
ークが3で表わした領域まで拡がつてしまうこと
を意味している。 However, when etching is performed using a corrosive solution that etches the Si substrate in the subsequent process, the exposed Si is etched by the transfer of the mark pattern.
Since the ground is simultaneously etched for this Si substrate etching, the mark pattern becomes larger than necessary. As a result, the accuracy of alignment between the photomask and the semiconductor substrate after the next process deteriorates, and sometimes the etching extends to the area of functional elements formed on the semiconductor substrate, significantly impairing the characteristics of the semiconductor element. There is a drawback. Figure 2 shows the state in which the shape of the transferred mark has been enlarged by etching.For example, this means that the cross-shaped mark shown in Figure 1 has expanded to the area indicated by 3. ing.
このような問題を避けるためには、次工程で半
導体チツプのエツジ部でマスク合わせするなどの
方法が可能ならば、位置合わせのマークをなくし
てしまうか、または本発明者らの発明による特願
昭55−49756号明細書(特開昭56−146891号公報
参照)に記載したマーク自体が基板上へ転写され
ないように微細にする方法も考えられる。例えば
タイヤフラム形半導体圧力センサのように、Si半
導体基板に深い溝堀り工程を有する素子の写真食
刻工程では、半導体基板の両面にマスク合わせを
必要とするが、この場合は、次工程のSi表面エツ
チングのために、位置合わせマークの転写パター
ンを残しておかなければならない。 In order to avoid such problems, if it is possible to use a method such as mask alignment at the edge of the semiconductor chip in the next process, it is possible to eliminate the alignment marks, or to apply a patent application based on the invention of the present inventors. It is also conceivable to consider a method of making the mark described in the specification of 1984-49756 (see Japanese Patent Application Laid-open No. 56-146891) fine so that the mark itself is not transferred onto the substrate. For example, in the photo-etching process for elements such as tire flam type semiconductor pressure sensors, which have a deep groove digging process in the Si semiconductor substrate, it is necessary to align masks on both sides of the semiconductor substrate. For Si surface etching, a transfer pattern of alignment marks must be left.
これに対して、前述したような、Si基板のエツ
チングに起因する位置合わせマークの形状が拡大
するのを最小限に止めるために、マークの形状を
あらかじめ小さくしておくことが考えられるが、
これではSi基板との両面フオトマスク位置合わせ
が困難になるという欠点があり、適切な解決策と
はならない。 On the other hand, in order to minimize the enlargement of the shape of the alignment mark due to etching of the Si substrate as mentioned above, it is possible to reduce the shape of the mark in advance.
This has the disadvantage that alignment of the double-sided photomask with the Si substrate becomes difficult, and is not an appropriate solution.
本発明は上述の欠点を除去し、半導体基板のエ
ツチングにより、転写されたパターンの形状が拡
大されるのを最小限に止めることができる位置合
わせマーク形状を有するフオトマスクを提供する
ことにある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks and provide a photomask having an alignment mark shape that can minimize enlargement of the transferred pattern shape due to etching of a semiconductor substrate.
本発明はフオトレジストの解像できる寸法より
小さな寸法と、大きな寸法とを、組合わせ配置し
た位置合わせマークとすることにより達成され
る。
The present invention is achieved by forming an alignment mark by combining and arranging a size smaller than the resolvable size of the photoresist and a size larger than the resolvable size of the photoresist.
以下本発明を実施例に基づき説明する。 The present invention will be explained below based on examples.
第3図は本発明の一実施例であり、フオトマス
ク上に設けた位置合わせマークの輪郭形状を示し
たものである。第3図においてフオトレジスト解
像できる寸法よりやや大きな寸法を有する十字形
パターン1aの周囲を、フオトレジストの解像で
きる寸法よりやや小さな寸法を有する角形パター
ン4が、全体のパターン形状として十字形パター
ン1aより大きくて、これと相似形の輪郭を有す
るように多数個配置された状態を示している。 FIG. 3 is an embodiment of the present invention, and shows the contour shape of a positioning mark provided on a photomask. In FIG. 3, a cross-shaped pattern 1a having dimensions slightly larger than that which can be resolved by the photoresist is surrounded by a rectangular pattern 4 having dimensions slightly smaller than dimensions which can be resolved by the photoresist, forming a cross-shaped pattern as the overall pattern shape. This figure shows a state in which a large number of them are arranged so that they are larger than 1a and have contours similar to this.
例えば、Si基板上に1μmのネガレジストを塗布
した場合、このネガレジストが解像できるパター
ンは4μm程度の間隔であり、これより微細なパ
ターンは光のまわり込みや現像時の膨潤などによ
り、パターンとしては解像されず、レジスト膜へ
の転写はなされない。第4図はフオトマスク上に
設けた微細なパターンの上から光がまわり込んで
レジストを感光させる状況を示したものであり、
Si基板5に塗布したネガレジスト6に黒色マーク
7を有するフオトマスク8を合わせて露光したと
きに、光9がマーク7の下のレジストにまで達す
ることを示している。このことからわかるよう
に、第3図におけるフオトマスク上の微細な角形
パターン4はSi基板上に、このフオトマスクを合
わせて露光したとき、Si基板上のフオトレジスト
には解像されず、フオトレジストが解像できる寸
法より大きな寸法の十字形パターン1aのみが転
写されることになる。このようにすれば、例えば
両面マスク合わせにおけるフオトマスク同志の位
置合わせをするときにも、微小な角形パターン4
が大きな十字形パターン1aのまわりを取囲んで
いて、マーク全体としては大きな輪郭の十字形と
なつているから、位置合わせはフオトマスクに設
けたマークの最大外径寸法を用いて容易に行うこ
とができ、実際にフオトレジストに転写されるパ
ターンは、必要とする小さな形状が得られる。勿
論、これらのマークのパターン形状は、情況に応
じていかなる形をとつても差支えない。 For example, when a 1 μm negative resist is coated on a Si substrate, the patterns that this negative resist can resolve are approximately 4 μm apart, and patterns finer than this will be affected by light wraparound and swelling during development. The image is not resolved and is not transferred to the resist film. Figure 4 shows a situation in which light enters from above a fine pattern provided on a photomask and exposes the resist.
It is shown that when a negative resist 6 coated on a Si substrate 5 is exposed with a photomask 8 having a black mark 7, light 9 reaches the resist below the mark 7. As can be seen from this, when the fine rectangular pattern 4 on the photomask in Figure 3 is exposed on the Si substrate with this photomask, it is not resolved on the photoresist on the Si substrate, Only the cross-shaped pattern 1a having a size larger than that which can be resolved will be transferred. In this way, for example, when aligning photomasks in double-sided mask alignment, the minute square pattern 4
surrounds the large cross-shaped pattern 1a, and the mark as a whole has a large cross-shaped outline, so positioning can be easily performed using the maximum outer diameter dimension of the mark provided on the photomask. The pattern actually transferred to the photoresist can have the required small shape. Of course, the pattern shapes of these marks may take any shape depending on the situation.
第5図は第3図における十字形パターンの代り
に角形パターンとしたものであり、大きな角形パ
ターン2aのまわりを、小さな角形パターン4が
取囲んでおり、マーク全体としては大きな角形パ
ターン2aより大きな輪郭をもつた相似形となつ
ている。また、他の異る実施例としては、第6図
に示すように、帯状パターン2bの中に小さな角
形パターン4を配置することにより、このマーク
が転写されて露出するSi地の面積を最小に抑える
ことができる。 In Figure 5, a square pattern is used instead of the cross pattern in Figure 3, and a large square pattern 2a is surrounded by small square patterns 4, and the mark as a whole is larger than the large square pattern 2a. They are similar shapes with outlines. In addition, as another different embodiment, as shown in FIG. 6, by arranging a small rectangular pattern 4 within the strip pattern 2b, the area of the Si ground to which this mark is transferred and exposed can be minimized. It can be suppressed.
以上説明したように、本発明によれば、写真食
刻工程に用いられるフオトマスク上に設ける半導
体基板との位置合わせマークに、フオトレジスト
が解像できる寸法よりやや大きな寸法のパターン
と、フオトレジストが解像できる寸法よりやや小
さい寸法のパターンとを組合せ配置し、全体のマ
ークとして輪郭が大きくなるように構成してあ
り、半導体基板とフオトマスクの位置合わせは、
その大きな輪郭をもつたマークを用いて行うこと
ができるから極めて容易となるばかりでなく、小
さなマークの形状を有する部分は露光してもパタ
ーンがレジストに転写されず、したがつてレジス
トに転写される方の大きな形状のマークにより露
出した半導体基板の下地は、次工程のエツチング
のために必要以上に拡大することなく、最小限に
止めることができ、以後の工程におけるフオトマ
スクの位置合わせの精度の悪さや、半導体基板に
形成されている機能素子までも損うということが
全くなくなり、写真食刻工程の作業能率と製品歩
留りの向上に著しく寄与するものである。
As explained above, according to the present invention, the alignment mark with the semiconductor substrate provided on the photomask used in the photolithography process includes a pattern with a size slightly larger than that which can be resolved by the photoresist, and a pattern of the photoresist. Patterns with dimensions slightly smaller than those that can be resolved are arranged in combination so that the overall mark has a large outline, and the alignment of the semiconductor substrate and photomask is
Not only is it extremely easy to perform this process using a mark with a large outline, but the pattern is not transferred to the resist even when exposed to light in areas with a small mark shape; The underlying surface of the semiconductor substrate exposed by the larger mark on the second side can be kept to a minimum without being enlarged unnecessarily for etching in the next process, which improves the accuracy of photomask alignment in subsequent processes. This completely eliminates any damage to the functional elements formed on the semiconductor substrate, and significantly contributes to improving the working efficiency and product yield of the photolithography process.
第1図はフオトマスクに設けるマークの外形
図、第2図はパターンが拡大エツチングされる概
念図、第3図、第5図、第6図は本発明によるマ
ークの外形図、第4図は微細なマークをもつたフ
オトマスクの光の透過を示す概念図である。
1,1a……十字形マーク、2,2a……角形
マーク、3……拡大領域、4……微小角形マー
ク、5……Si基板、6……フオトレジスト、7…
…黒色マーク、8……フオトマスク、9……光の
方向。
Figure 1 is an outline diagram of a mark provided on a photomask, Figure 2 is a conceptual diagram of a pattern enlarged and etched, Figures 3, 5, and 6 are outline diagrams of a mark according to the present invention, and Figure 4 is a microscopic diagram. FIG. 2 is a conceptual diagram showing the transmission of light through a photomask with marks. 1, 1a... Cross mark, 2, 2a... Square mark, 3... Enlarged area, 4... Minute square mark, 5... Si substrate, 6... Photoresist, 7...
...Black mark, 8...Photomask, 9...Direction of light.
Claims (1)
寸法を有するパターンの周辺に、フオトレジスト
が解像できる寸法より小さい寸法を有するパター
ンを多数個配置し、前記大きい寸法を有するパタ
ーンと相似形の輪郭を有する位置合わせマークを
備えたことを特徴とするフオトマスク。1. A large number of patterns having dimensions smaller than the dimensions that can be resolved by the photoresist are arranged around a pattern having dimensions larger than those that can be resolved by the photoresist, and each pattern has an outline similar to the pattern having the larger dimensions. A photo mask characterized by having alignment marks.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58076772A JPS59202632A (en) | 1983-04-30 | 1983-04-30 | Photomask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58076772A JPS59202632A (en) | 1983-04-30 | 1983-04-30 | Photomask |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59202632A JPS59202632A (en) | 1984-11-16 |
JPS6320013B2 true JPS6320013B2 (en) | 1988-04-26 |
Family
ID=13614872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58076772A Granted JPS59202632A (en) | 1983-04-30 | 1983-04-30 | Photomask |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59202632A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4902899A (en) * | 1987-06-01 | 1990-02-20 | International Business Machines Corporation | Lithographic process having improved image quality |
JP2855868B2 (en) * | 1990-03-12 | 1999-02-10 | 富士通株式会社 | Laser trimming alignment mark, semiconductor device, and method of manufacturing semiconductor device |
-
1983
- 1983-04-30 JP JP58076772A patent/JPS59202632A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59202632A (en) | 1984-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101140027B1 (en) | Method of producing phase shift masks | |
US5300379A (en) | Method of fabrication of inverted phase-shifted reticle | |
JP3257593B2 (en) | Method for manufacturing semiconductor device | |
US6300018B1 (en) | Photolithography mask having a subresolution alignment mark window | |
US6027859A (en) | Semiconductor substrate having extended scribe line test structure and method of fabrication thereof | |
JPS6320013B2 (en) | ||
US20040151989A1 (en) | Photo mask, method of manufacturing electronic device, and method of manufacturing photo mask | |
JP4876357B2 (en) | Substrate having character symbol portion and method for processing the character symbol portion | |
US6830702B2 (en) | Single trench alternating phase shift mask fabrication | |
JPH0276214A (en) | Alignment mark of glass mask in photolithography process | |
JPH06252031A (en) | Aligner and exposure method | |
JP3120345B2 (en) | Phase shift mask and semiconductor device | |
JPS6223862B2 (en) | ||
US20040105961A1 (en) | Intra-cell mask alignment for improved overlay | |
JPH0355815B2 (en) | ||
JP2908649B2 (en) | Phase shift mask and method of manufacturing the same | |
KR0151228B1 (en) | Photomask for preparing resist pattern | |
JPS60194457A (en) | Photomask | |
JPS63298347A (en) | Pattern forming method | |
KR100216675B1 (en) | Bias checking method in photo etching process | |
KR100299520B1 (en) | Reticle of semiconductor device and mask process using the same | |
KR0119920B1 (en) | Photomask for resolution measurement of exposure device | |
JPS61270823A (en) | Manufacture of semiconductor device | |
JP3507996B2 (en) | A pair of photomasks and a method for processing front and back surfaces of a transparent substrate using the same | |
KR0185785B1 (en) | Method of manufacturing phase shift mask |