JPS6319960Y2 - - Google Patents

Info

Publication number
JPS6319960Y2
JPS6319960Y2 JP16049880U JP16049880U JPS6319960Y2 JP S6319960 Y2 JPS6319960 Y2 JP S6319960Y2 JP 16049880 U JP16049880 U JP 16049880U JP 16049880 U JP16049880 U JP 16049880U JP S6319960 Y2 JPS6319960 Y2 JP S6319960Y2
Authority
JP
Japan
Prior art keywords
transistor
output
devices
terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16049880U
Other languages
Japanese (ja)
Other versions
JPS5784002U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16049880U priority Critical patent/JPS6319960Y2/ja
Publication of JPS5784002U publication Critical patent/JPS5784002U/ja
Application granted granted Critical
Publication of JPS6319960Y2 publication Critical patent/JPS6319960Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【考案の詳細な説明】 この考案は、オートフアンクシヨンシステムに
おいて、コントロール信号を直流電圧とすること
により、二つ以上の機器が動作状態にあるとき、
フアンクシヨンは最後に操作した機器に切り換
え、表示手段を動作させ、他の動作中の機器は停
止警告として表示手段を点滅させるようにしたオ
ートフアンクシヨンシステムの停止警告表示装置
に関する。
[Detailed description of the invention] This invention uses DC voltage as the control signal in an autofunction system, so that when two or more devices are in operation,
This invention relates to a stop warning display device for an auto-function system, in which the function switches to the last operated device and operates the display means, and the display means of other operating devices flashes as a stop warning.

一般に、オートフアンクシヨンには、コントロ
ール信号として、直流電圧を用いるものと、パル
ス信号を用いるものとがあるが、前者は常に最後
に操作した機器が有効(ラストワン優先)になる
とは限らず、また、フアンクシヨンスイツチによ
る手動切換よりも、複雑な操作が必要となる場合
もある。一方、後者はラストワン優先の動作が可
能である。
In general, autofunctions use DC voltage or pulse signals as control signals, but the former does not always enable the device operated last (last one priority). In addition, more complicated operations may be required than manual switching using a function switch. On the other hand, the latter allows last-one priority operation.

いずれの場合も、アンプ側から停止信号を出さ
ないシステム構成では、二つ以上の機器が動作を
続ける場合があるため、使用者が手動で停止させ
ねばならないが、失念するおそれが大である。
In either case, in a system configuration in which a stop signal is not issued from the amplifier side, two or more devices may continue to operate, and the user must manually stop the device, but there is a high risk of forgetting to do so.

この考案は、上記の点にかんがみなされたもの
で、二つ以上の機器が動作している場合に、フア
ンクシヨンがその機器に切り換わつていないもの
は表示手段を点滅させ、使用者に対する停止警告
表示とすることにより、使用者が手動で停止する
のを忘れることを防止できるオートフアンクシヨ
ンシステムの停止警告表示装置を提供することを
目的とする。
This invention was developed in consideration of the above points, and when two or more devices are operating, if the function has not been switched to that device, the display means blinks, and the user is prompted to stop the device. An object of the present invention is to provide a stop warning display device for an autofunction system that can prevent a user from forgetting to stop the system manually by displaying a warning.

以下、この考案のオートフアンクシヨンシステ
ムの停止警告表示装置の実施例について図面に基
づき説明する。
Embodiments of the stop warning display device for an autofunction system of this invention will be described below with reference to the drawings.

図はその一実施例の構成を示す回路図である。
図中のT1,T2は入力端子である。入力端子T1
はテープカウント信号TCが入力されるようにな
つており、入力端子T2にはフオノカウント信号
PCが入力されるようになつている。テープカウ
ント信号TCおよびフオノカウント信号PCはとも
にアクテイブローのDC信号である。
The figure is a circuit diagram showing the configuration of one embodiment.
T 1 and T 2 in the figure are input terminals. The tape count signal TC is input to the input terminal T 1 , and the phono count signal is input to the input terminal T 2 .
The PC is now being input. Both the tape count signal TC and the phono count signal PC are active low DC signals.

入力端子T1はインバータIN1,パルス化回路P1
を介してラツチ回路L1の入力端子D1に接続され
ている。同様にして、入力端子T2はインバータ
IN2およびパルス化回路P2を介してラツチ回路L2
の入力端子D2に接続されている。ラツチ回路L1
L2はそれぞれDタイプのフリツプフロツプ回路
が使用されている。
Input terminal T 1 is inverter IN 1 , pulse generator P 1
to the input terminal D1 of the latch circuit L1 . Similarly, input terminal T 2 is connected to the inverter.
latch circuit L 2 via IN 2 and pulsing circuit P 2
is connected to input terminal D 2 of Latch circuit L 1 ,
Each of L2 uses a D type flip-flop circuit.

上記パルス化回路P1,P2の各出力端は2入力
のオアゲートOR1の第1,第2の入力端に接続さ
れており、このオアゲートOR1の出力端はラツチ
回路L1,L2の各クロツク入力端CK1,CK2に接続
されている。
Each output terminal of the above-mentioned pulsing circuits P 1 and P 2 is connected to the first and second input terminals of a two-input OR gate OR 1 , and the output terminal of this OR gate OR 1 is connected to a latch circuit L 1 , L 2 . are connected to the clock input terminals CK 1 and CK 2 .

ラツチ回路L1の出力端Q1の出力はスイツチS1
を制御するようになつているとともに、2入力の
オアゲートOR2の第1の入力端に送出されるよう
になつている。ラツチ回路L1の出力端1は抵抗
R1を介してトランジスタTr2のベースに接続され
ている。
The output of the output terminal Q 1 of the latch circuit L 1 is the output of the switch S 1
It is designed to control and also to be sent to the first input terminal of a two-input OR gate OR2 . Output terminal 1 of latch circuit L 1 is a resistor
It is connected to the base of transistor Tr 2 via R 1 .

また、ラツチ回路L2の出力端Q2の出力はスイ
ツチS2を制御するようになつているとともに、2
入力のオアゲートOR3の第1の入力端に送出する
ようになつている。ラツチ回路L2の出力端Q2
抵抗R2を介して、トランジスタTr6のベースに接
続されている。
Further, the output of the output end Q2 of the latch circuit L2 is designed to control the switch S2 , and
It is adapted to be sent to the first input terminal of the input OR gate OR3 . The output terminal Q2 of the latch circuit L2 is connected to the base of the transistor Tr6 via a resistor R2 .

上記インバータIN1の出力端はオアゲートOR2
の第2の入力端に接続されており、また、インバ
ータIN2の出力端はオアゲートOR3の第2の入力
端に接続されている。このオアゲートOR2の出力
端は抵抗R3を介してトランジスタTr4のベースに
接続され、オアゲートOR3の出力端は抵抗R4
介してトランジスタTr8のベースに接続されてい
る。
The output terminal of the above inverter IN 1 is an OR gate OR 2
The output terminal of the inverter IN 2 is connected to the second input terminal of the OR gate OR 3 . The output terminal of this OR gate OR 2 is connected to the base of a transistor Tr 4 via a resistor R 3 , and the output terminal of the OR gate OR 3 is connected to the base of a transistor Tr 8 via a resistor R 4 .

一方、符号1はフリツプ・フロツプ回路(以
下、FFと略称する)であり、このFF1の出力は
抵抗R5を介してトランジスタTr1のベースに接続
されているとともに、抵抗R6を介してトランジ
スタTr5のベースに接続されている。
On the other hand, reference numeral 1 is a flip-flop circuit (hereinafter abbreviated as FF), and the output of this FF1 is connected to the base of transistor Tr 1 via resistor R 5 , and is connected to the base of transistor Tr 1 via resistor R 6 . Connected to the base of Tr 5 .

トランジスタTr1のエミツタはトランジスタ
Tr2のコレクタに接続され、トランジスタTr1
コレクタは抵抗R7を介して電源端子T3に接続さ
れている。電源端子T3には+8Vの電圧が印加さ
れている。
The emitter of transistor Tr 1 is a transistor
It is connected to the collector of transistor Tr 2 , and the collector of transistor Tr 1 is connected to power supply terminal T 3 via resistor R 7 . A voltage of +8V is applied to the power supply terminal T3 .

トランジスタTr1のコレクタは抵抗R8を通し
て、トランジスタTr3のベースに接続されてい
る。トランジスタTr3のエミツタはトランジスタ
Tr4のコレクタに接続されており、トランジスタ
Tr3のコレクタは発光ダイオードD1(表示手段と
して使用されている)、抵抗R9を介して電源端子
T3に接続されている。
The collector of transistor Tr 1 is connected through a resistor R 8 to the base of transistor Tr 3 . The emitter of transistor Tr 3 is a transistor
It is connected to the collector of Tr 4 and the transistor
The collector of Tr 3 is connected to the light-emitting diode D 1 (used as a display means), the power terminal via the resistor R 9
Connected to T3 .

また、トランジスタTr5のコレクタは抵抗R10
を介して電源端子T3に接続されているとともに、
抵抗R11を通してトランジスタTr7のベースに接
続されている。トランジスタTr5のエミツタはト
ランジスタTr6のコレクタに接続されている。
Also, the collector of transistor Tr 5 is connected to resistor R 10
is connected to the power terminal T 3 through
It is connected to the base of transistor Tr 7 through resistor R 11 . The emitter of transistor Tr 5 is connected to the collector of transistor Tr 6 .

トランジスタTr7のエミツタはトランジスタ
Tr8のコレクタに直結され、トランジスタTr7
コレクタは発光ダイオードD2(表示手段として使
用されている)および抵抗R12を介して、電源端
子T3に接続されている。
The emitter of transistor Tr 7 is a transistor
It is directly connected to the collector of Tr 8 , and the collector of transistor Tr 7 is connected to the power supply terminal T 3 via a light emitting diode D 2 (used as a display means) and a resistor R 12 .

上記トランジスタTr2,Tr4,Tr6,Tr8の各エ
ミツタは電源端子T4に接続されている。電源端
子T4には−8Vの電圧が印加されている。
The emitters of the transistors Tr 2 , Tr 4 , Tr 6 and Tr 8 are connected to the power supply terminal T 4 . A voltage of -8V is applied to the power supply terminal T4 .

一方、T5,T6はそれぞれ入力端子を示す。入
力端子T5はフオノ信号(レコードよりの再生信
号)が入力されるようになつており、入力端子
T6には、テープからの再生信号が入力されるよ
うになつている。
On the other hand, T 5 and T 6 each indicate an input terminal. Input terminal T5 is designed to receive a phono signal (playback signal from a record);
The playback signal from the tape is input to T6 .

入力端子T5に入力されるフオノ信号はイコラ
イザアンプ2およびスイツチS2を介して、パワー
アンプ(図示せず)に送出されるようになつてお
り、また、入力端子T6に入力される再生信号は
スイツチS1を介してこのパワーアンプに送出され
るようになつている。
The phono signal input to input terminal T5 is sent to a power amplifier (not shown) via equalizer amplifier 2 and switch S2 , and the reproduction signal input to input terminal T6 is sent to a power amplifier (not shown). The signal is sent to this power amplifier via switch S1 .

次に、以上のように構成されたこの考案のオー
トフアンクシヨンシステムの停止警告表示装置の
動作について説明する。いま、テープデツキのプ
レイスイツチ(図示せず)を操作して、動作状態
になると、テープカウント信号TCがハイレベル
(以下、「H」と言う)からローレベル(以下、
「L」と言う)に変化し、入力端子T1を経てイン
バータIN1に印加される。この「L」のテープカ
ウント信号TCがインバータIN1に印加されるこ
とにより、インバータIN1の出力が「H」にな
る。
Next, the operation of the stop warning display device for the autofunction system of this invention constructed as described above will be explained. Now, when the play switch (not shown) of the tape deck is operated and the tape deck is activated, the tape count signal TC changes from high level (hereinafter referred to as "H") to low level (hereinafter referred to as "H").
(referred to as "L") and is applied to the inverter IN1 via the input terminal T1 . By applying this "L" tape count signal TC to the inverter IN1 , the output of the inverter IN1 becomes "H".

このインバータIN1の出力はパルス化回路P1
パルスに変換され、ラツチ回路L1の入力端子D1
に印加されるとともに、オアゲートOR1を通して
ラツチ回路L1,L2のクロツク入力端子CK1,CK2
に正方向のパルスが加わる。
The output of this inverter IN 1 is converted into pulses by the pulse generator P 1 and is then applied to the input terminal D 1 of the latch circuit L 1 .
is applied to the clock input terminals CK 1 and CK 2 of the latch circuits L 1 and L 2 through the OR gate OR 1 .
A pulse in the positive direction is applied to .

これにより、ラツチ回路L1の出力端Q1の出力
は「H」となり、出力端は「L」となる。出力
端Q1の出力が「H」となるから、スイツチS1(フ
アンクシヨンスイツチ部)はオンとなる。つま
り、フアンクシヨンはテープポジシヨンとなる。
As a result, the output of the output terminal Q1 of the latch circuit L1 becomes "H", and the output terminal becomes "L". Since the output of the output terminal Q1 becomes "H", the switch S1 (function switch section) is turned on. In other words, the function becomes the tape position.

これと同時に、ラツチ回路L1の出力端Q1
「H」の出力はオアゲートOR2,抵抗R3を通して
トランジスタTr4のベースに印加され、オン状態
になる。このとき、抵抗R7,R8を介してトラン
ジスタTr3にベース電圧が印加されており、トラ
ンジスタTr3もオン可能状態になつている。した
がつて、トランジスタTr4がオンになることによ
り、トランジスタTr3がオンとなり、トランジス
タTr3,Tr4を通して発光ダイオードD1が点灯す
る。
At the same time, the "H" output of the output terminal Q1 of the latch circuit L1 is applied to the base of the transistor Tr4 through the OR gate OR2 and the resistor R3 , thereby turning it on. At this time, the base voltage is applied to the transistor Tr 3 via the resistors R 7 and R 8 , and the transistor Tr 3 is also in an on-enabled state. Therefore, by turning on the transistor Tr 4 , the transistor Tr 3 turns on, and the light emitting diode D 1 lights up through the transistors Tr 3 and Tr 4 .

この状態のまま、プレーヤのスタートスイツチ
(図示せず)を操作して、動作状態にすると、入
力端子T2にはフオノカウント信号PCが「L」と
なつて入力され、インバータIN2で反転されて、
その出力端には「H」のフオノカウント信号が現
われる。この「H」のフオノカウント信号PCは
パルス化回路P2でパルス化されてラツチ回路L2
の入力端子D2に印加される。
In this state, when the player's start switch (not shown) is operated to put it into operation, the phono count signal PC is input to the input terminal T2 as "L", and is inverted by the inverter IN2. hand,
A phono count signal of "H" appears at its output terminal. This "H" phono count signal PC is pulsed by the pulse generator P2 and sent to the latch circuit L2.
is applied to the input terminal D 2 of .

これと同時に、パルス化回路P2の出力はオア
ゲートOR1を通してラツチ回路L1,L2のクロツ
ク入力端CK1,CK2に正のパルスが印加される。
このとき、ラツチ回路L1の入力端子D1は「L」
のままであるから、ラツチ回路L1の出力端Q1
「L」で、出力端1は「H」となり、したがつ
て、スイツチS1はオフとなる。その結果、テープ
のフアンクシヨン状態が解除される。
At the same time, a positive pulse is applied from the output of the pulsing circuit P2 to the clock input terminals CK1 , CK2 of the latch circuits L1 , L2 through the OR gate OR1 .
At this time, the input terminal D1 of the latch circuit L1 is "L"
Therefore, the output terminal Q1 of the latch circuit L1 is at "L" and the output terminal 1 is at "H", so that the switch S1 is turned off. As a result, the tape is released from its functional state.

また、ラツチ回路L1の出力端1の「H」の出
力により、トランジスタTr2がオンとなり、FF1
の出力が抵抗R5を通してトランジスタTr1のベー
スに印加しており、このトランジスタTr1がFF1
の出力により、オン,オフの状態を繰り返し、発
光ダイオードD1は点滅状態となる。つまり、テ
ープのフアンクシヨン状態の表示動作が停止され
る。
In addition, due to the "H" output of the output terminal 1 of the latch circuit L 1 , the transistor Tr 2 is turned on, and FF1
The output of FF1 is applied to the base of transistor Tr 1 through resistor R 5 , and this transistor Tr 1
Due to the output, the light emitting diode D 1 repeats the on and off state and enters a blinking state. In other words, the display operation of the tape function state is stopped.

一方、ラツチ回路L2の入力端子D2およびクロ
ツク入力端CK2に正のパルスが加えられるから、
ラツチ回路L2の出力端Q2が「H」で、出力端2
が「L」となつており、トランジスタTr6がオフ
で、トランジスタTr5もオフとなる。
On the other hand, since a positive pulse is applied to the input terminal D 2 and the clock input terminal CK 2 of the latch circuit L 2 ,
The output terminal Q 2 of the latch circuit L 2 is "H", and the output terminal 2
is "L", transistor Tr 6 is off, and transistor Tr 5 is also off.

また、ラツチ回路L2の出力端Q2の出力が「H」
であるから、スイツチS2が動作してフアンクシヨ
ンはフオノ状態となる。そして、この「H」の出
力により、オアゲートOR3を通してトランジスタ
Tr8がオンとなり、トランジスタTr7は抵抗R10
R11を介してベースバイアスが与えられ、トラン
ジスタTr7もオンとなり、発光ダイオードD2がオ
ンとなる。これにより、フオノ状態のフアンクシ
ヨンの表示を行う。
Also, the output of the output terminal Q2 of the latch circuit L2 is "H".
Therefore, switch S2 is activated and the function enters the phono state. Then, this "H" output causes the transistor to pass through the OR gate OR3 .
Tr 8 is turned on, transistor Tr 7 is connected to resistor R 10 ,
A base bias is applied via R11 , transistor Tr7 is also turned on, and light emitting diode D2 is turned on. As a result, the function in the phono state is displayed.

また、インバータIN1の出力端、すなわち、A
点はテープデツキを停止しないかぎりオンであ
り、トランジスタTr1のオン,オフ動作(FF1の
出力による)にともない、発光ダイオードD1
点滅状態を続けている。
Also, the output terminal of inverter IN 1 , that is, A
The dot remains on unless the tape deck is stopped, and the light emitting diode D1 continues to blink as the transistor Tr1 turns on and off (according to the output of FF1).

以上のように、この考案のオートフアンクシヨ
ンシステムの停止警告表示装置によれば、二つ以
上の機器が動作状態にあるとき、フアンクシヨン
は最後に操作した機器に切り換え、表示手段を点
灯させるとともに、他の動作中の機器は停止警告
として表示灯を点滅させるようにしたので、使用
者の失念防止を期することができる。
As described above, according to the stop warning display device of the autofunction system of this invention, when two or more devices are in operation, the function switches to the last operated device, lights up the display means, and Since the indicator light of other operating devices flashes as a stop warning, it is possible to prevent the user from forgetting.

【図面の簡単な説明】[Brief explanation of the drawing]

図は、この考案のオートフアンクシヨンシステ
ムの停止警告表示装置の一実施例の構成を示す回
路図である。 Tr1〜Tr8……トランジスタ、R1〜R12……抵
抗、1……フリツプ・フロツプ回路、2……イコ
ライザアンプ、S1〜S2……スイツチ、L1〜L2
…ラツチ回路、P1〜P2……パルス化回路、IN1
IN2……インバータ、OR1〜OR3……オアゲート。
The figure is a circuit diagram showing the structure of one embodiment of the stop warning display device for the autofunction system of this invention. Tr 1 to Tr 8 ...transistor, R1 to R12 ...resistance, 1...flip-flop circuit, 2...equalizer amplifier, S1 to S2 ...switch, L1 to L2 ...
...Latch circuit, P 1 ~ P 2 ... Pulse circuit, IN 1 ,
IN 2 ...Inverter, OR 1 ~ OR 3 ...OR gate.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 二つ以上の機器の動作状態をそれぞれ保持する
とともに上記二つ以上の機器のうち最後に動作状
態となつた機器に対してフアンクシヨンの切換制
御を行う複数の保持手段と、上記二つ以上の機器
のうち最後に動作状態となつた機器に対応する上
記保持手段の出力により点灯表示を行い上記機器
に対応する数の表示手段と、上記二つ以上の機器
のうち動作状態であるにもかかわらずフアンクシ
ヨンが切り換わつていない機器に対応する上記表
示手段を点滅表示させる手段とよりなるオートフ
アンクシヨンシステムの停止警告表示装置。
A plurality of holding means each holding the operating state of the two or more devices and controlling the function switching of the device that last became in the operating state among the two or more devices; and the two or more devices. A lighting display is performed by the output of the holding means corresponding to the device that last became operational among the devices, and a number of display means corresponding to the devices are displayed, and even though the device is in the operational state among the two or more devices, A stop warning display device for an autofunction system, comprising means for blinking the display means corresponding to a device whose function has not been switched.
JP16049880U 1980-11-10 1980-11-10 Expired JPS6319960Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16049880U JPS6319960Y2 (en) 1980-11-10 1980-11-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16049880U JPS6319960Y2 (en) 1980-11-10 1980-11-10

Publications (2)

Publication Number Publication Date
JPS5784002U JPS5784002U (en) 1982-05-24
JPS6319960Y2 true JPS6319960Y2 (en) 1988-06-03

Family

ID=29519483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16049880U Expired JPS6319960Y2 (en) 1980-11-10 1980-11-10

Country Status (1)

Country Link
JP (1) JPS6319960Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932207A (en) * 1982-08-17 1984-02-21 Benitoon:Kk Automatic selector of input signal
JPS60132695U (en) * 1984-02-09 1985-09-04 三洋電機株式会社 Display device for audio equipment

Also Published As

Publication number Publication date
JPS5784002U (en) 1982-05-24

Similar Documents

Publication Publication Date Title
JPS6319960Y2 (en)
JPS6041035Y2 (en) Tape recorder display circuit
JPH0325304Y2 (en)
JPS642248Y2 (en)
JPS5928505Y2 (en) Tape recorder recording mode display device
KR900009754Y1 (en) Reservation recording circuit of vtr
JPS6125109Y2 (en)
KR880002807Y1 (en) Power automatic breaking circuit of video tape recorder
JPS6120668Y2 (en)
JPS6017956Y2 (en) switching circuit
JPS5917010Y2 (en) display circuit
KR950001241B1 (en) Circuit for automatically selecting music in tape recorder
JPH0142821Y2 (en)
JPS6325533Y2 (en)
JPH0233270Y2 (en)
JPH0430667Y2 (en)
JPS6125106Y2 (en)
JPH0229535Y2 (en)
JPH0240590Y2 (en)
JPH0685238B2 (en) Control circuit of magnetic recording / reproducing apparatus
KR900009028Y1 (en) Starting system for tape dubbing
JP2518981Y2 (en) Display device
JPS59210552A (en) Tape recorder
KR860001519Y1 (en) Automatic music tunning circuit of tape recorder
JPS58102354A (en) Display circuit for operation of tape recorder