JPS6319843Y2 - - Google Patents

Info

Publication number
JPS6319843Y2
JPS6319843Y2 JP1980065273U JP6527380U JPS6319843Y2 JP S6319843 Y2 JPS6319843 Y2 JP S6319843Y2 JP 1980065273 U JP1980065273 U JP 1980065273U JP 6527380 U JP6527380 U JP 6527380U JP S6319843 Y2 JPS6319843 Y2 JP S6319843Y2
Authority
JP
Japan
Prior art keywords
signal
counter
clear
oscillation
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980065273U
Other languages
Japanese (ja)
Other versions
JPS56168812U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980065273U priority Critical patent/JPS6319843Y2/ja
Publication of JPS56168812U publication Critical patent/JPS56168812U/ja
Application granted granted Critical
Publication of JPS6319843Y2 publication Critical patent/JPS6319843Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/72Electric energy management in electromobility

Description

【考案の詳細な説明】 本考案は、車輛を所定の速度で自動的に走行さ
せる装置で、特に走行中に設定された車輛の速度
を即時に音声合成装置又は光表示器等の報知装置
を介して運転者に伝える自動速度制御装置に関す
る。
[Detailed description of the invention] The present invention is a device that automatically makes a vehicle run at a predetermined speed. In particular, the set speed of the vehicle is immediately transmitted to a notification device such as a voice synthesizer or a light display while the vehicle is running. This invention relates to an automatic speed control device that conveys information to the driver via the vehicle.

従来の自動速度制御装置においては、例えば第
1図に示すような回路構成がとられていた。その
回路構成及びその動作を簡単に説明する。図にお
いて、1は制御信号発生回路で、スイツチ回路等
から成り、、スイツチを閉成すると緩やかに立上
るハイレベルのクリア信号及びスタート信号が出
力される。2は発振開始制御端子S及び発振停止
制御端子Rを有する発振器で、RSフリツプフロ
ツプ、無安定発振器等からなり、発振開始制御端
子Sに上記制御信号発生回路1からハイレベルの
スタート信号が供給されると発振を開始し後述の
比較器6からハイレベルのストツプ信号が供給さ
れるまで発振を持続する。3はカウンタで、クリ
ア端子CLを有し、上記制御信号発生回路1から
ハイレベルのクリア信号が該クリア端子CLに供
給されるとクリア信号が該カウンタの閾値より大
きくなり、前回の計数結果がクリアされ零にされ
る。その後、クリア端子CLがローレベルの状態
になると、上記発振器2からの出力パルスの数
(出力周波数)を計数し、バイナリ信号に変換し
て出力する。また、該カウンタ3は、上記発振器
2から出力パルスの供給が停止されると計数を停
止し、今までに計数した計数結果を出力し続け
る。4はデイジタル・アナログ変換器で、上記カ
ウンタ3からのバイナリ信号をアナログ量の電圧
に変換している。6は比較器で、上記デイジタ
ル・アナログ変換器4からの電圧と入力端子5に
外部から供給された実走速度に比例した電圧とを
比較し、前記両電圧が一致するとハイレベルのス
トツプ信号を上記発振器2のリセツト端子Rにフ
イードバツクし、発振を停止させる。また該比較
器6は、上記デイジタル・アナログ変換器4から
の電圧が入力端子5に外部から供給される電圧よ
り大きいと出力をハイレベルの状態にし、小さい
と出力をローレベルの状態にし、これを後述のバ
ルブ駆動回路8に供給する。8はバルブ駆動回路
で、運転者によつて、制御信号発生回路1のスイ
ツチが閉成されることによつて設定され、入力端
子7に供給される設定速度と実走速度との差の絶
対値に比例した電圧及び前記比較器6からの出力
論理を受けて、これらの関係に基づいてスロツト
ルバルブ(不図示)の開閉度合を調節している。
すなわち、バルブ駆動回路8は前記比較器6から
ハイレベルの信号が供給されると前記設定速度と
実走速度との差の絶対値に対応した分だけスロツ
トルバルブを開放し、車両を加速する。また前記
比較器6からローレベルの信号が供給されると前
記絶対値に対応した分だけスロツトルバルブを閉
成し、車両を減速する。また入力端子7に供給さ
れる電圧が零のときは、比較器6の出力の状態に
かかわらずスロツトルバルブが設定速度に応じた
開放度合を保持する。たとえば自動定速走行した
いときは、制御信号発生回路1のスイツチを閉成
するとハイレベルのクリア信号がカウンタ3のク
リア端子CLに供給されカウンタ3をクリアし、
さらにハイレベルのスタート信号を発振器2のス
タート端子Sに供給して、発振器2が所定の発振
周波数で発振させられる。この発振周波数をカウ
ンタ3で計数し、デイジタル・アナログ変換器4
を介して前記カウンタ3からのバイナリ信号が所
定の電圧に変換され、スイツチが閉成されること
によつて車速が設定される。この変換された電圧
と入力端子5に供給された電圧とが比較器6で比
較されると、この比較器6は、スロツトルバルブ
を開放するハイレベルの信号又は閉成するローレ
ベルの信号をバルブ駆動回路8に供給している。
そして、バルブ駆動回路は、外部からの入力端子
7に供給された設定速度と実走速度との差の絶対
値に比例した電圧に比例してスロツトルバルブを
開放又は閉成の方向に作動させ車輛を加速したり
減速させたりして一定の速度で走行させている。
この様に、従来装置において加速途中に設定速度
を速度設定スイツチを押して設定した場合、速度
は、フイードバツク制御されているため設定速度
を中心にして大きくなつたり小さくなつたりを繰
り返して徐々に設定速度に収れんしていくので速
度が一定速度になるまでに多少の時間が必要であ
つた。このために運転者が速度計をみて正確な設
定速度を確認するためにはこの所定の時間後でな
くてはできなかつた。また、設定速度を確認する
ためには運転者は、運転中に速度計に目を移す必
要があるため安全走行の点からも余り好ましいも
のとは言い難かつた。
A conventional automatic speed control device has a circuit configuration as shown in FIG. 1, for example. The circuit configuration and its operation will be briefly explained. In the figure, reference numeral 1 denotes a control signal generation circuit, which is comprised of a switch circuit, etc., and when the switch is closed, a high level clear signal and start signal that rise slowly are output. 2 is an oscillator having an oscillation start control terminal S and an oscillation stop control terminal R, and is composed of an RS flip-flop, an astable oscillator, etc., and a high level start signal is supplied to the oscillation start control terminal S from the control signal generation circuit 1. oscillation is continued until a high level stop signal is supplied from comparator 6, which will be described later. 3 is a counter having a clear terminal CL; when a high-level clear signal is supplied from the control signal generating circuit 1 to the clear terminal CL, the clear signal becomes larger than the threshold of the counter, and the previous counting result is Cleared and set to zero. Thereafter, when the clear terminal CL becomes a low level state, the number of output pulses (output frequency) from the oscillator 2 is counted, converted into a binary signal, and output. Further, the counter 3 stops counting when the supply of output pulses from the oscillator 2 is stopped, and continues to output the counting results counted so far. 4 is a digital-to-analog converter which converts the binary signal from the counter 3 into an analog voltage. A comparator 6 compares the voltage from the digital-to-analog converter 4 with a voltage proportional to the actual running speed supplied from the outside to the input terminal 5, and when the two voltages match, it outputs a high-level stop signal. Feedback is provided to the reset terminal R of the oscillator 2 to stop oscillation. Further, the comparator 6 sets the output to a high level state when the voltage from the digital-to-analog converter 4 is higher than the voltage supplied from the outside to the input terminal 5, and sets the output to a low level state when it is smaller. is supplied to a valve drive circuit 8, which will be described later. Reference numeral 8 denotes a valve drive circuit, which is set by the driver by closing the switch of the control signal generation circuit 1, and is used to control the absolute difference between the set speed supplied to the input terminal 7 and the actual running speed. In response to the voltage proportional to the value and the output logic from the comparator 6, the opening/closing degree of the throttle valve (not shown) is adjusted based on these relationships.
That is, when the valve drive circuit 8 receives a high-level signal from the comparator 6, it opens the throttle valve by an amount corresponding to the absolute value of the difference between the set speed and the actual running speed, thereby accelerating the vehicle. . Further, when a low level signal is supplied from the comparator 6, the throttle valve is closed by an amount corresponding to the absolute value to decelerate the vehicle. Further, when the voltage supplied to the input terminal 7 is zero, the throttle valve maintains the degree of opening corresponding to the set speed regardless of the state of the output of the comparator 6. For example, when you want to automatically drive at a constant speed, when you close the switch of the control signal generation circuit 1, a high-level clear signal is supplied to the clear terminal CL of the counter 3, and the counter 3 is cleared.
Further, a high level start signal is supplied to the start terminal S of the oscillator 2, and the oscillator 2 is caused to oscillate at a predetermined oscillation frequency. This oscillation frequency is counted by a counter 3 and converted to a digital-to-analog converter 4.
The binary signal from the counter 3 is converted into a predetermined voltage via the switch, and the vehicle speed is set by closing the switch. When this converted voltage and the voltage supplied to the input terminal 5 are compared by a comparator 6, the comparator 6 generates a high level signal to open the throttle valve or a low level signal to close the throttle valve. It is supplied to the valve drive circuit 8.
Then, the valve drive circuit operates the throttle valve in the direction of opening or closing in proportion to the voltage that is supplied to the input terminal 7 from the outside and is proportional to the absolute value of the difference between the set speed and the actual running speed. A vehicle is accelerated or decelerated to make it travel at a constant speed.
In this way, in conventional devices, when the set speed is set by pressing the speed setting switch during acceleration, the speed is controlled by feedback, so the set speed is gradually increased and decreased around the set speed. It took some time for the speed to reach a constant speed. For this reason, the driver must check the speedometer and confirm the correct set speed only after this predetermined time has elapsed. Furthermore, in order to confirm the set speed, the driver must keep an eye on the speedometer while driving, which is not very desirable from the point of view of safe driving.

本考案は、従来のこの種欠点を除去するために
なされたもので、自動速度制御装置内のカウンタ
によつて計数される設定速度に比例した数のパル
スを同時に外部に設けられた速度読込み回路によ
つて読み込み、正確な設定速度情報を運転者に通
報することが出来る自動速度制御装置を提供する
ことを目的とする。
The present invention was devised to eliminate this kind of drawback of the conventional technology, and uses an external speed reading circuit to simultaneously transmit a number of pulses proportional to the set speed counted by a counter in the automatic speed control device. It is an object of the present invention to provide an automatic speed control device that can read accurate speed setting information to a driver.

以下、本考案を第2図に示した実施例に基づい
て説明する。図中同一符号は同一機能を表わすも
ので、その説明を省略する。第2図において、カ
ウンタ3とデイジタル・アナログ変換器4とがワ
ンチツプ化され、他のカウンタ(速度読み込み回
路)12と音成合成装置13とが他回路と別基板
で車輛内にリード線によつて配線されている場合
について説明したものである。まず9は第1バツ
フアで、制御信号発生回路1からの立上りの緩や
かなクリア信号を波形整形すると共に電流増幅を
行ないカウンタ3と後述の第2バツフア10に供
給している。第1バツフア9からのクリア信号
は、第2バツフア10によつて電流増幅され他の
カウンタ12のクリア端子CLに供給されている。
ここで、第2バツフア10は、前記リード線に誘
導されるノイズによつてカウンタ3が誤動作する
のを防止している。11は第3バツフアで、発振
器2の出力パルス(出力周波数)を電流増幅し他
のカウンタ12に供給している。ここで上記第2
バツフア10からハイレベルのクリア信号が他の
カウンタ12に供給されると他のカウンタ12の
計数値は、クリアされ零になる。その後、他のカ
ウンタ12のクリア端子CLがローレベルの状態
になると上記第3バツフア11からのパルスを計
数し、バイナリ信号に変換して出力する。13は
音声合成装置(報知装置)で、制御信号発生回路
1からのハイレベルのスタート信号によつてトリ
ガされると上記他のカウンタ12からのバイナリ
信号を入力し、所定時間後にこのバイナリ信号を
音声にしている。なお上記カウンタ3及び他のカ
ウンタ12は、エツジトリガ及びレベルトリガの
両方で作動する素子で、上記第1バツフア9及び
第2バツフア10からクリア信号が夫々のクリア
端子CLに供給されると、その立上り時にカウン
タ3及び12は、同時にクリアされる。また上記
の実施例ではスタート信号で音声合成装置13を
作動させたが、クリア信号又は比較器6からのス
トツプ信号を用いてもよい。また音声合成装置1
3に替えて光表示器であつても機能上変りはな
い。さらに上記実施例では第2バツフア10及び
第3バツフア11を用いたが、カウンタ3及び他
のカウンタ12を同一基板上に設ける場合には不
用となる。そして、カウンタ3の他に同一構成の
他のカウンタ12を用いているがカウンタ3から
のバイナリ信号を直接音声合成装置等の報知装置
13に入力してもよい。このとき第2バツフア1
0及び第3バツフア11は、不用となる。
The present invention will be explained below based on the embodiment shown in FIG. The same reference numerals in the figures represent the same functions, and their explanations will be omitted. In FIG. 2, a counter 3 and a digital-to-analog converter 4 are integrated into one chip, and another counter (speed reading circuit) 12 and a sound synthesis device 13 are installed on a separate board from other circuits and installed inside the vehicle via lead wires. This example explains the case where the cables are wired together. First, reference numeral 9 denotes a first buffer that shapes the waveform of a clear signal with a gradual rise from the control signal generation circuit 1, amplifies the current, and supplies the signal to the counter 3 and a second buffer 10, which will be described later. The clear signal from the first buffer 9 is current-amplified by the second buffer 10 and is supplied to the clear terminal CL of the other counter 12.
Here, the second buffer 10 prevents the counter 3 from malfunctioning due to noise induced in the lead wire. A third buffer 11 amplifies the output pulse (output frequency) of the oscillator 2 and supplies it to another counter 12. Here, the second
When a high level clear signal is supplied from the buffer 10 to the other counters 12, the counts of the other counters 12 are cleared and become zero. Thereafter, when the clear terminal CL of the other counter 12 becomes low level, the pulses from the third buffer 11 are counted, converted into a binary signal, and output. Reference numeral 13 denotes a voice synthesis device (notification device) which, when triggered by a high-level start signal from the control signal generation circuit 1, inputs the binary signal from the other counter 12, and after a predetermined time, outputs this binary signal. It's in audio. Note that the counter 3 and other counters 12 are elements that operate with both edge triggers and level triggers, and when clear signals are supplied from the first buffer 9 and second buffer 10 to their respective clear terminals CL, their rising edge Sometimes counters 3 and 12 are cleared at the same time. Further, in the above embodiment, the voice synthesizer 13 is activated by a start signal, but a clear signal or a stop signal from the comparator 6 may also be used. Also, the speech synthesizer 1
There is no functional difference even if an optical indicator is used instead of 3. Furthermore, although the second buffer 10 and the third buffer 11 are used in the above embodiment, they are unnecessary when the counter 3 and the other counter 12 are provided on the same substrate. In addition to the counter 3, another counter 12 having the same configuration is used, but the binary signal from the counter 3 may be directly input to the notification device 13 such as a speech synthesis device. At this time, the second buffer 1
0 and the third buffer 11 are no longer needed.

以上の様に本考案は、発振開始制御端子S及び
発振停止制御端子Rを有し、前記発振開始制御端
子Sにスタート信号が供給されると発振動作を開
始し、かつ前記発振停止制御端子Rにストツプ信
号が供給されると発振動作を停止する発振器2
と、クリア端子CLを有し、該クリア端子にクリ
ア信号が供給されてから前記発振器2の出力周波
数を計数するカウンタ3と、スイツチ動作により
前記クリア信号CL及びスタート信号Sを出力す
る制御信号発生回路1と、前記カウンタ3の計数
結果を車速信号と比較し、両者が一致したときに
前記発振器2の発振停止制御端子Rにストツプ信
号を供給する比較器6を備え、前記比較器6の出
力により車速を制御してなる自動速度制御装置に
おいて、クリア端子CLを有し、該クリア端子に
クリア信号が供給されてから前記発振器2の出力
周波数を計数する他のカウンタ12と、該他のカ
ウンタからの計数結果を音声又は光表示で報知す
る報知装置13とを備えたことを特徴とする自動
速度制御装置であつて本考案によれば、自動速度
制御装置で予め設定された速度を即時に正確に運
転者に知らせることができる他、音声合成装置又
は光表示器等の手段によつて運転中自動的に情報
が出力されるので速度計等に気をとられることも
なくなり運転中の安全走行が充分に確保される等
安全に関する心理的効果極めて大である。
As described above, the present invention has an oscillation start control terminal S and an oscillation stop control terminal R, and when a start signal is supplied to the oscillation start control terminal S, the oscillation operation starts, and the oscillation stop control terminal R Oscillator 2 stops oscillation when a stop signal is supplied to
a counter 3 which has a clear terminal CL and counts the output frequency of the oscillator 2 after a clear signal is supplied to the clear terminal; and a control signal generator which outputs the clear signal CL and the start signal S by a switch operation. A comparator 6 is provided which compares the counting result of the counter 3 with a vehicle speed signal and supplies a stop signal to the oscillation stop control terminal R of the oscillator 2 when the two match. An automatic speed control device that controls vehicle speed by a counter 12 having a clear terminal CL and counting the output frequency of the oscillator 2 after a clear signal is supplied to the clear terminal; According to the present invention, the automatic speed control device is characterized in that it is equipped with a notification device 13 that notifies the counting results by voice or light display. In addition to accurately informing the driver, information is automatically output while driving using means such as a voice synthesizer or optical display, so there is no need to be distracted by the speedometer, etc., making driving safer. The psychological effect on safety, such as ensuring adequate driving, is extremely large.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の自動速度制御装置の回路構成を
示すブロツク図、第2図は本案の1実施例を示す
同上ブロツク図である。 1……制御信号発生回路、2……発振器、3,
12……カウンタ、4……デイジタル・アナログ
変換器、6……比較器、8……バルブ駆動回路、
13……音声合成装置(報知装置)。
FIG. 1 is a block diagram showing the circuit configuration of a conventional automatic speed control device, and FIG. 2 is a block diagram showing one embodiment of the present invention. 1... Control signal generation circuit, 2... Oscillator, 3,
12...Counter, 4...Digital/analog converter, 6...Comparator, 8...Valve drive circuit,
13...Speech synthesis device (notification device).

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 発振開始制御端子S及び発振停止制御端子Rを
有し、前記発振開始制御端子Sにスタート信号が
供給されると発振動作を開始し、かつ前記発振停
止制御端子Rにストツプ信号が供給されると発振
動作を停止する発振器2と、クリア端子CLを有
し、該クリア端子にクリア信号が供給されてから
前記発振器2の出力周波数を計数するカウンタ3
と、スイツチ動作により前記クリア信号及びスタ
ート信号を出力する制御信号発生回路1と、前記
カウンタ3の計数結果を車速信号と比較し、両者
が一致したときに前記発振器2の発振停止制御端
子Rにストツプ信号を供給する比較器6を備え、
前記比較器6の出力により車速を制御してなる自
動速度制御装置において、クリア端子CLを有し、
該クリア端子にクリア信号が供給されてから前記
発振器2の出力周波数を計数する他のカウンタ1
2と、該他のカウンタからの計数結果を音声又は
光表示で報知する報知装置13とを備えたことを
特徴とする自動速度制御装置。
It has an oscillation start control terminal S and an oscillation stop control terminal R, and starts the oscillation operation when a start signal is supplied to the oscillation start control terminal S, and when a stop signal is supplied to the oscillation stop control terminal R. An oscillator 2 that stops oscillation operation, and a counter 3 that has a clear terminal CL and counts the output frequency of the oscillator 2 after a clear signal is supplied to the clear terminal.
Then, the control signal generation circuit 1 outputs the clear signal and start signal by switch operation, and the counting results of the counter 3 are compared with the vehicle speed signal, and when the two match, the oscillation stop control terminal R of the oscillator 2 is output. comprising a comparator 6 for supplying a stop signal;
An automatic speed control device that controls vehicle speed based on the output of the comparator 6, having a clear terminal CL,
Another counter 1 counts the output frequency of the oscillator 2 after a clear signal is supplied to the clear terminal.
2, and a notification device 13 that notifies the counting result from the other counter by audio or optical display.
JP1980065273U 1980-05-12 1980-05-12 Expired JPS6319843Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980065273U JPS6319843Y2 (en) 1980-05-12 1980-05-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980065273U JPS6319843Y2 (en) 1980-05-12 1980-05-12

Publications (2)

Publication Number Publication Date
JPS56168812U JPS56168812U (en) 1981-12-14
JPS6319843Y2 true JPS6319843Y2 (en) 1988-06-02

Family

ID=29659432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980065273U Expired JPS6319843Y2 (en) 1980-05-12 1980-05-12

Country Status (1)

Country Link
JP (1) JPS6319843Y2 (en)

Also Published As

Publication number Publication date
JPS56168812U (en) 1981-12-14

Similar Documents

Publication Publication Date Title
US4314232A (en) Voice warning system for an automotive vehicle
US4389537A (en) Voice warning system for an automotive vehicle provided with an automatic speed control device
GB1490787A (en) Aircraft ground proximity warning system
US3038110A (en) Control circuit for indicating the voltage drop of a battery below a predetermined value
US3948035A (en) Time indication setting circuit
JPS6319843Y2 (en)
US4327985A (en) Battery-voltage indicator of camera
JPS56143988A (en) Electronic watch with alarm
JPS5819605Y2 (en) If you have any questions or concerns, please do not hesitate to contact us.
JPS6228517Y2 (en)
JPS5918362Y2 (en) Vehicle speed warning device
JPS5837104Y2 (en) Tone modulation signal generator for electronic musical instruments
JPS624674B2 (en)
JPS6034796U (en) Stepping motor positioning control device
JPS576449A (en) Voice operator circuit
SU1427420A1 (en) Device for controlling magnetic tape transport speed
JPS593384Y2 (en) Magnetic tape automatic stop device
JPS6210715Y2 (en)
JPS58166188U (en) Automatic gain control circuit for multi-tube color television camera
JPH0313756Y2 (en)
JPS5894850U (en) automobile speed control device
JPH0516552Y2 (en)
KR910001242Y1 (en) Output control circuit of the sound synthesis
JPH0514232Y2 (en)
JPS58195997A (en) Alarm circuit