JPS58195997A - Alarm circuit - Google Patents

Alarm circuit

Info

Publication number
JPS58195997A
JPS58195997A JP7902782A JP7902782A JPS58195997A JP S58195997 A JPS58195997 A JP S58195997A JP 7902782 A JP7902782 A JP 7902782A JP 7902782 A JP7902782 A JP 7902782A JP S58195997 A JPS58195997 A JP S58195997A
Authority
JP
Japan
Prior art keywords
alarm
signal
output
display
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7902782A
Other languages
Japanese (ja)
Inventor
加藤 充利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7902782A priority Critical patent/JPS58195997A/en
Publication of JPS58195997A publication Critical patent/JPS58195997A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は警報回路に関し、特に警報の保持を必要とする
制御監視装置に使用される警報回路の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an alarm circuit, and more particularly to an improvement in an alarm circuit used in a control and monitoring device that requires alarm retention.

従来、この種の警報回路は警報が発生すると警報表示器
のフラッシングを作動し、ベルまたはブザーを鳴動させ
ているが、警報の自己保持機能tもっていないため、警
報が終了すると表示が自動的に消えてしまい、警報の履
歴がなくなってしまうという欠点があった。
Conventionally, this type of alarm circuit flashes the alarm display and sounds a bell or buzzer when an alarm occurs, but since it does not have a self-holding function for the alarm, the display automatically changes when the alarm ends. It had the disadvantage that it would disappear and the history of the alarm would be lost.

第1図は従来の警報回路の回路図、第2図(a)〜(g
)はその動作波形図である。この回路は、入力端子51
からの警報入力信号によ少駆動され二段の7リツプフロ
ツプ10.10’からなるワンシ璽ットマルチバイブレ
ータlと、入力警報信号を論理反転するインバータ5と
、ワンシ嘗ットマルチパイプレータlの出力によリセッ
トされインバータ5の出力によシリセットされて出力端
子52にペルまたはブザー用出力をとシ出しNANDu
ト15゜16からなるR−87リツプ7oツブ2と、こ
のフリップフロップ2の出力とインバータ5の出力とを
入力端子53からの7ラツシング信号と共に入力し出力
端子54から表示出力をとル出す論理回路4と、フリッ
プフロップ2をリセットしてペルま九はブザー出力を停
止するスイッチ6とを含み構成される。
Figure 1 is a circuit diagram of a conventional alarm circuit, and Figures 2 (a) to (g).
) is its operating waveform diagram. This circuit has an input terminal 51
A one-shit multivibrator 1 consisting of a two-stage 7 lip-flop 10 and 10' partially driven by an alarm input signal from a NANDu is reset by the output and is reset by the output of the inverter 5, and outputs a pel or buzzer output to the output terminal 52.
Logic that inputs the output of the flip-flop 2 and the output of the inverter 5 together with the 7 lashing signal from the input terminal 53 and outputs the display output from the output terminal 54. The circuit includes a circuit 4 and a switch 6 that resets the flip-flop 2 and stops the buzzer output.

この回路は、第2図(a)に示すような長時間の警報信
号が入力されると、フラッシング表示出力(第2図(b
))およびペル/ブザーの鳴動出力(第2図(C))と
が出力される。スイッチ6を駆動することによシ(第2
図(d) ) %ペル/ブザ鳴動出力は停止され、表示
出力の7ラツシングは停止されるが。
When this circuit receives a long-term alarm signal as shown in Figure 2(a), it outputs a flashing display (Figure 2(b)
)) and the ringing output of the pel/buzzer (FIG. 2(C)) are output. By driving switch 6 (second
Figure (d)) Percent Pell/buzzer output is stopped, and display output 7 lashing is stopped.

連続表示出力だけは入力t*傷信号停止まで継続する。Only the continuous display output continues until the input t*fail signal stops.

一方、短時間の警報信号が入力されると(第2図(e)
L フラッシング表示出力(第2図(f))およびペル
/ブザー出力(第2図−))が出力されるが昏報信号の
停止と共にこれら出力も停止して警報の履歴が残らない
問題があった。
On the other hand, when a short-term alarm signal is input (Fig. 2(e)
L Flashing display output (Fig. 2 (f)) and Pell/buzzer output (Fig. 2-)) are output, but when the coma signal stops, these outputs also stop, and there is a problem that no alarm history is left. Ta.

本発明の目的は、上記の欠点を解決し、警報が終了して
も警報の履歴を残すことのできる警報回路を提供するこ
とにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an alarm circuit that can solve the above-mentioned drawbacks and leave a history of alarms even after the alarms have ended.

本発明の警報回路は、警報信号を入力しある時間幅信号
を出力するワンシ冒ットマルチバイプレータと、この1
・軸信号を入力して論理反転するインバータと、警報の
ためのペルま友はプず一郷の鳴動信号および警報表示器
のフラッシング信号を制御するスイッチと、前記ワンシ
盲ットマルチノ(イブレータの出力によりセットされ前
記インノ(−タと前記スイッチの各出力によシリセット
され前記鳴動信号を形成する第1のR−87リツプン四
フツと、前記ワンシ冒ットマルチパイプレークの出力に
よりセットされ前記スイッチの出力によシリセットされ
前記警報表示器の7ラツシング信号を形成する第20R
−87リツプフロツプと、この第2の)t−8フリツプ
70ツブおよび前記インバータめ各出力と外部からの7
ラツシング信号をそれぞれ入力して前記警報表示器の表
示を選択する論理回路とを備えて構成される。
The alarm circuit of the present invention includes a one-shot multivibrator that inputs an alarm signal and outputs a certain time width signal;
・An inverter that inputs the shaft signal and inverts the logic, a switch that controls the ringing signal of the alarm and the flashing signal of the alarm display, and the a first R-87 lipstick which is set and reset by the respective outputs of the inverter and the switch to form the ringing signal; a 20th R which is reset by the output and forms the 7 lashing signal of the alarm indicator;
-87 flip-flop, this second) T-8 flip-flop, and the above-mentioned inverter.
and a logic circuit that inputs each lashing signal and selects the display on the alarm indicator.

以下、本@明について1面を参照して詳細に説明する。Below, the book@mei will be explained in detail with reference to page 1.

第3図は本発明の一実施例を示すブロック図であシ、第
4図(匍〜(g)鉱第3図の警報に拘わる信号のタイミ
ンク図である0図において、あるeta以上の時間幅を
もった警報信号が端子51に入力されると(第4図(a
)) 、バランスエリミネータ−11コンデンサ12.
インバーター13および(J i(、ゲート14°で構
成でれたワンシ雪ット命マルチバイブレータ1が動作し
、ThANiJゲート15.16で構成されたMlのR
−Sフリップフロップ2が1ツトされペル/ブザー ド
ラ41111号を端子52から外部に出力する(第4図
(b) ) @同時にNANDゲー)17.18で構成
ざ−れた繭2のIL −87リツプフロツプ3もセット
されるので、警報表示−を連続表示させるかまたはフラ
ッシングさせるかを判断する論理回路4においてNAN
Dゲー)19のもう1つの入力に端子53からフラッシ
ング発振器の出力を入力すれば、ANDゲー)20の出
力として、端子54に外部に設けられる表示器を7ラツ
シングさせるドライブ信号が出力される(第4図(C)
)。この場合たとえ警報入力が停止スイッチ6を投入す
る前に無くなって4(第4図(0次警報が自己保持され
ておシ、警報の履歴を残しく第4図(f) ) 、外部
表示器を2ラツシングさせる表示組ドライブ信号がAN
Dゲート20から端子54を介して出力し続ける。但し
、ペル/ブザ出力は警報信号と共に停止する(第4図(
ω)。
FIG. 3 is a block diagram showing an embodiment of the present invention, and FIG. When an alarm signal with a wide range is input to the terminal 51 (Fig. 4 (a)
)), balance eliminator-11 capacitor 12.
Inverter 13 and (J i
-S flip-flop 2 is turned off and outputs Pell/buzzer driver No. 41111 from terminal 52 (Fig. 4(b)) @ NAND game at the same time) 17. IL of cocoon 2 composed of 18 - Since the 87 lip-flop 3 is also set, the logic circuit 4 that determines whether the alarm display should be displayed continuously or flashed will output a NAN signal.
If the output of the flashing oscillator is input from the terminal 53 to the other input of the D game (D game) 19, a drive signal that causes an externally provided display device to flash 7 is output to the terminal 54 as the output of the AND game (20). Figure 4 (C)
). In this case, even if the alarm input disappears before the stop switch 6 is turned on (see Fig. 4 (Fig. 4 (f)) where the 0th alarm is self-held and the alarm history is kept), the external display The display group drive signal that causes 2 lashings is AN
The signal continues to be output from the D gate 20 via the terminal 54. However, the Pell/Buzzer output stops along with the alarm signal (see Figure 4 (
ω).

次に、停止スイッチ6を投入することによシ第1あ・よ
び第2のR−8アリツブ70ツブ2.3がリセットされ
るので、初めて警報の履歴が消え、同時に端子52から
出力されてい友ペル/ブザードライブ信号と端子54の
7ラツシング用の表示ドライブ出力も停止しく第4図(
b+c+L もしも警報信号が継続して入力されている
場合に紘代シに連続表示信号を論理回路4のANDゲー
ト20から出力する(第4図(b) )、インバータ5
#j、停止スイッチ6を投入した後警報信号が連続して
入力されている場合には論理回路4のORゲート21及
びANDN−ゲート全通して警報表示器を連続表示させ
る九めの表示信号を端子54から出力させ、警報信号が
なくなれば、第10R−87リップフロップ2を直ちに
リセットさせる機能を有している。
Next, by turning on the stop switch 6, the first A and the second R-8 terminals 70 and 2.3 are reset, so the alarm history disappears for the first time, and at the same time the alarm is not output from the terminal 52. The display drive output for 7 latching of the friend Pell/buzzer drive signal and terminal 54 should also be stopped.
b+c+L If the alarm signal is continuously input, a continuous display signal is output from the AND gate 20 of the logic circuit 4 (Fig. 4(b)), the inverter 5
#j, if the alarm signal is continuously input after turning on the stop switch 6, the ninth display signal is sent through all the OR gates 21 and ANDN-gates of the logic circuit 4 to cause the alarm display to display continuously. It has a function of outputting from the terminal 54 and immediately resetting the 10R-87 flip-flop 2 when the alarm signal disappears.

なお、バウンスエリミネータと#i、雑音に対して強い
マルチバイブレータで、例えば米国モトローラ社で製造
されているMC14490がある。
Note that there is a bounce eliminator #i and a multivibrator that is resistant to noise, such as the MC14490 manufactured by Motorola in the United States.

また、ワンシ冒ット・マルチバイブレータにより、第1
および第2の凡−87リツプフロツプ2゜3をセットす
る代りに、マイクロプロセッサで制御されるI10ボー
トからこれらの二つの)t−8フリツプ70ツブをセッ
トするも可能である。
In addition, the first vibration with the multi-vibrator
And instead of setting a second T-87 flip-flop 2.3, it is also possible to set these two T-8 flip-flops from a microprocessor controlled I10 boat.

以上詳細に説明したように本発明Fi、極めて簡単な回
路で構成されておシ、警報入力信号をバウンスエリミネ
ータ−を使用したワンシ冒ットマルチバイブレーターで
波形整形している丸め、インパルス性ノイズ、スパイク
ノイズ、又は、機械的接点のチャックリング等は、取除
かれ、又その時間幅が自由に変えられるのであらゆる警
報に応用できるという効果がある。
As explained in detail above, the present invention is composed of an extremely simple circuit, and the waveform of the alarm input signal is shaped by a one-shot multivibrator using a bounce eliminator. Spike noise or chuckling of mechanical contacts is eliminated, and the time width can be changed freely, so there is an advantage that it can be applied to all kinds of alarms.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の警報回路の回路図、第2図(a)〜(g
)はlA1図の動作タイミング図。第3図は本発明の一
実施例のブロック図、第4図(−)〜(g)はこの実施
例における信号のタイミング図である。図におい′t。 1 °”’ワンシ曹ットマルチバイプレークー、2゜3
・・・・・・it −Sフリップフロップ、4・・・・
・・7ラツシング論理回路、5.13・・・・・・イン
バーター、6・・・・・・停止スイッチ、10.10’
・・・・・・フリップフロップ、11・・・・・・バウ
ンスエリミネータ−112・・・・・・=+ンデ、サー
、14.21・・・・・・ORゲート、15,161?
、18.19・・・・・・NANDゲート、20・・・
・・・ANDゲート、51.52.53.54・・・・
・・端子。
Figure 1 is a circuit diagram of a conventional alarm circuit, and Figures 2 (a) to (g).
) is an operation timing diagram of diagram lA1. FIG. 3 is a block diagram of one embodiment of the present invention, and FIGS. 4(-) to (g) are signal timing diagrams in this embodiment. In the figure. 1°"'Wanshi Sotto Multi-by-Pure Ku, 2°3
...it-S flip-flop, 4...
7 Lashing logic circuit, 5.13 Inverter, 6 Stop switch, 10.10'
...Flip-flop, 11...Bounce eliminator -112...=+nde, sir, 14.21...OR gate, 15,161?
, 18.19...NAND gate, 20...
...AND gate, 51.52.53.54...
...Terminal.

Claims (1)

【特許請求の範囲】[Claims] 警報信号を入力しある時間II#AO1号を出力するワ
ンシ嘗ットマルチバイプレータと1.この警報信号を入
力して論理反転するインバータと、警報のためのベルま
たはブザー等の鳴動信号および警報表示器の7ラツシン
グ信号を制御するスイッチと、前記ワンシ欝ットマルチ
バイプレータの出力によリセットされ前記インバータと
前記スイッチの各出力によりリセットされ前記鳴動信号
を形成する第1のR−87リツプ70ツブと、前記ワン
シ曹ットマルチバイブレータの出力によりセットされ前
記スイッチの出力によりリセットされ前記警報表示器の
フラッシング信号を形成する第2のH−87リツプフロ
ツクと、この第2のh−sフリップフロップおよび前記
インバータの各出力と外部からの7ラツシング信号をそ
れぞれ入力して前記警報表示器の表示を選択する論理回
路とを含む警報回路。
1. A one-shot multi-vibrator which inputs an alarm signal and outputs II#AO1 at a certain time; An inverter that inputs this alarm signal and inverts the logic, a switch that controls a ringing signal such as a bell or buzzer for alarm, and a 7 lashing signal of an alarm display, and an output of the one-switch multi-vibrator. a first R-87 lip 70 which is reset by the respective outputs of the inverter and the switch to form the ringing signal; A second H-87 flip-flop, which forms a flashing signal for the alarm indicator, inputs each output of the second H-S flip-flop, the outputs of the inverter, and an external 7 lashing signal, and generates a flashing signal for the alarm indicator. an alarm circuit including a logic circuit for selecting a display;
JP7902782A 1982-05-11 1982-05-11 Alarm circuit Pending JPS58195997A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7902782A JPS58195997A (en) 1982-05-11 1982-05-11 Alarm circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7902782A JPS58195997A (en) 1982-05-11 1982-05-11 Alarm circuit

Publications (1)

Publication Number Publication Date
JPS58195997A true JPS58195997A (en) 1983-11-15

Family

ID=13678448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7902782A Pending JPS58195997A (en) 1982-05-11 1982-05-11 Alarm circuit

Country Status (1)

Country Link
JP (1) JPS58195997A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233423A (en) * 1987-03-20 1988-09-29 Fujitsu Ltd Input processing system for three-dimensional coordinates
JPH0617257U (en) * 1992-07-30 1994-03-04 鐘淵化学工業株式会社 Solar cell module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233423A (en) * 1987-03-20 1988-09-29 Fujitsu Ltd Input processing system for three-dimensional coordinates
JPH0617257U (en) * 1992-07-30 1994-03-04 鐘淵化学工業株式会社 Solar cell module

Similar Documents

Publication Publication Date Title
JPH03243887A (en) Stopwatch
JPS58195997A (en) Alarm circuit
KR850001570A (en) Microprocessor and information processing device using the same
US4091373A (en) Selective calling receiver
KR860004349A (en) Process I / O Device of Sequence Controller
US4801875A (en) Integrated circuit with frequency dividing test function
KR900002473A (en) Electronic clock with alarm
Dark Story Time
JPS635118Y2 (en)
JP2672496B2 (en) Traffic signal controller
KR810000554Y1 (en) Electronic stop watch
JPS5612888A (en) Control device for motor
KR910001308Y1 (en) Automatic switching circuit of battery in case of no signal
JPS58224530A (en) Battery checking device
JPS6036640B2 (en) traffic signal control device
KR940008120Y1 (en) Memory controller for display
KR960027215A (en) Internal and external frequency display of inverter
JPS60178594A (en) Transmission flash display
JPH02132366A (en) Alarm driving circuit for ultrasonic measuring instrument
KR850000082A (en) Sequence controller using microprocessor
JPS54111334A (en) Film number counter of cameras
KR890010875A (en) Initial small screen control circuit of small screen VTR
JPS60230639A (en) Battery check circuit
KR910008375A (en) Explosion height measuring device of shell proximity fuse
JPS58113882A (en) Detecting device for lifetime of battery of timepiece