JPS63192273A - シヨツトキ−バリアダイオ−ド - Google Patents

シヨツトキ−バリアダイオ−ド

Info

Publication number
JPS63192273A
JPS63192273A JP62023989A JP2398987A JPS63192273A JP S63192273 A JPS63192273 A JP S63192273A JP 62023989 A JP62023989 A JP 62023989A JP 2398987 A JP2398987 A JP 2398987A JP S63192273 A JPS63192273 A JP S63192273A
Authority
JP
Japan
Prior art keywords
impurity concentration
region
concentration region
schottky barrier
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62023989A
Other languages
English (en)
Inventor
Takayuki Gomi
五味 孝行
Akio Kashiwanuma
栢沼 昭夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62023989A priority Critical patent/JPS63192273A/ja
Publication of JPS63192273A publication Critical patent/JPS63192273A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は、ECL (エミッタ・カップルド・ロジック
)−RAM (ランダム・アクセス・メモリ)やショッ
トキーTTL (ショットキー・トランジスタ・トラン
ジスタ・ロジック)等の半導体集積回路装置に用いられ
るショットキーバリアダイオードに関する。
B1発明の概要 本発明は、半導体基体上にショットキー電極が取り付け
られ、そのショットキー電極の下部に所要の不純物ン農
度領域を有するショットキーバリアダイオードにおいて
、上記不純物)濃度領域を、順方向電圧を決定する第1
の不純物濃度領域及び深(且つ高濃度であってダイオー
ド容量を決定する第2の不純物濃度領域の2つの不純物
?二度領域からなるように構成することにより、適切な
11ル方向電圧や大きなダイオード容量を安定して得る
ものである。
C6従来の技術 例えばECL−RAMのメモリセルにおいては、動作速
度を向上やα線エラーの対策等の目的からクランプダイ
オードとしてショットキーバリアダイオードが用いられ
ている。
第6図は、このようなショットキーバリアダイオードを
クランプダイオードとして用いたECL−RAMのメモ
リセルの回路図であり、ここで、第6図に基づいてメモ
リセルの回路について簡単に説明する。
まず、ECL−RAMのメモリセルは、エミッタ共通接
続された一対のバイポーラトランジスタQ1.Q24有
し、これらは互いにベースとコレクタを所謂たすき掛け
に接続している。各コレクタには!1.荷となる高抵抗
Rhが接続され、これら各高抵抗Rhと並列にそれぞれ
クランプダイオードであるショットキーバリアダイオー
ドSBD 1゜5BD2が接続される。なお、上記シヨ
・ノドキーバリアダイオード5BD1.3B’D2は直
列に低抵抗RLを接続し、所定の電圧が端子Tl、T2
にそれぞれ供給される。
このようなECL−RAMのメモリセルの動作は、スタ
ンバイ時には上記高抵抗Rhを介して数十μA程度の電
流が流れるが、書き込み時には上記ショットキーバリア
ダイオード5BD1.5BD2を介して数百μへ程度の
電流が流れ、当該ショットキーバリアダイオード5BD
1.5BD2は言き込め時の高速動作のためのバイパス
として機能する。そして、この時、トランジスタの飽和
(サチュレーション)を防止するため等から、その順方
向電圧V=は、回路構成に応じた適切な値であることが
望ましい。
また、これらショットキーバリアダイオードはダイオー
ド、容11Cdを有しているが、このダイオード容量C
dはセル間の寄生界FJ Ccsの約2〜7倍程度であ
ることが望ましい、これはα線等の飛び込みによるロジ
ックの変動を防止して安定した出力を得るためである。
したがって、ECL−RAMのショットキーバリアダイ
オードには、所定の値の順方向電圧V=とロジックのレ
ベルの変動を防止するような大きさのダイオード容量c
dを安定して得ることが要求されることになる。
次に、このようなECL−RAMのメモリセルに配設さ
れたンヨソトキーバリアダイオード5BDi、5BD2
の構造について、第7図を参照しながら説明する。ショ
ットキーバリアダイオードは、第7図に示すように、N
+シリコン基板61上に積石されたN−エピタキシャル
成長WJ62の表面62aに、ショットキーバリアを形
成するためにAj!(Siを勘量含有する。)配線63
を形成して構成されている。なお、そのkl配線63が
N−エピタキシャル成長層62と接する領域以外は絶縁
膜である5i021964に被覆されている。そして、
上記ショットキーバリアを形成するためにA1配線63
が接続する領域の下部には、As十等の不純物が導入さ
れてなる不純物濃度領域65が形成されており、この不
純物濃度領域65によってメモリ特性の向上が図られて
いる。
D0発明が解決しようとする問題点 上述の第7図に図示したようなショットキーバリアダイ
オードの不純物濃度領域65の形成は、通常、As十等
の不純物をイオン注入して行っているが、そのショット
キーバリアダイオードの不純物濃度分布(プロファイル
)は、およそ第8図に示す曲線りのようになる。第8図
の曲線りは、表面よりやや濶いところの深さXpで最も
不純物濃度が高くなるような分布を示しており、このた
め空乏層の拡がりを抑えてダイオード容量を大きくし、
順方向電圧V、を適度の値としている。
しかしながら、このような不純vA濃度分布では、プロ
セス上の問題から製造されたショットキーバリアダイオ
ードにばらつきが生ずる等の問題が起こることになる。
すなわち、上述のような不純物濃度分布を得るためにイ
オン注入の際にはバッファ酸化膜がシリコン基板の表面
に形成されるが、このバッファ酸化膜の膜厚がばらつい
た時には、これに応して不純物濃度分布もばらつくこと
になる。さらに、そのバッファ酸化膜の除去の際には、
多少オーバーエツチングされ、これに起因して表面から
の不純物濃度のピークの深さxpも変動する。また、イ
オンのダメージによる拡散速度の増大の問題も有る。
また、ショットキー電極としてPt−3iの如きシリサ
イド化された電極を用いる場合には、ショットキー電極
の膜厚のばらつきのみならず、ショットキー接合部分の
界面に不純物がパイル・アップ(いわゆるスノープラウ
効果)し、1頭方向電圧VFが変動するという問題も生
ずることになる。
そこで、本発明は上述の問題点に鑑み、適切な順方向電
圧や大きなダイオード容■を安定して得るようなショッ
トキーバリアダイオードの提供を目的とする。
E1問題点を解決するための手段 本発明は、半導体基体とショットキー電極との界面より
深さ方向に亘って略一定の不純物濃度となる不純物濃度
分布を有し、順方向電圧を決定するための第1の不純物
濃度?il域と、上記界面よりも深い位置に、上記第1
の不純物濃度領域の上記略一定の不純物濃度よりも高濃
度の不純物濃度のピークを有し、ダイオード容量を決定
するための第2の不純物濃度領域とを有するショットキ
ーバリアダイオードにより上述の技術的課題を解決する
F0作用 ピークを有する不純物温度分布とすることで、空乏層の
拡がりを抑制することができ、ダイオード容量の増大を
図ることができるが、このようなピークを有する不純物
濃度分布とは別の不純物l震度領域を形成することで、
本発明は安定した順方向電圧V、の値とダイオード容■
の値を同時に得ることができるものである。
すなわち、先ず、第1の不純物濃度領域の不純物濃度分
布は、ショットキー接合される界面から深さ方向に亘っ
て略一定の不純物濃度となっていることから、仮にバッ
ファ酸化膜のばらつきやオーバーエツチング等が生じた
場合であっても、ンヨソトキーバリアのバリアハイド(
障壁の高さ)は略一定のものとなり、当該ソヨントキー
ハリアダイオードの順方向電圧vFは適切な値に安定す
ることになる。また、同時に第2の不純物濃度領域は、
上記第1の不純物濃度fil域の略一定となっている部
分の不純物濃度より高い不純物濃度のピークを有するこ
と力・ら、当3fiショットキーバリアダイオードのダ
イオード各回を大きくすることができるが、特にそのピ
ークの位置は界面よりも深いものとされ、上記界面近傍
の不純物濃度は第1の不純物濃度領域の不純物濃度が支
配することになる。このため上述のように第1の不純物
濃度領域によって、安定した順方向電圧VFの特性を得
ることができ、さらにシリサイド化の場合にも有効な手
段となる。
G、実施例 本発明の好適な実施例を図面を参照しながら説明する。
第1の実施例 本発明の第1の実施例のショットキーバリアダイオード
は、当=亥ショットキーバリアダイオードの順方向電圧
VF・を決定する第1の不純物?震度領域と、ダイオー
ド容量を決定する第2の不純物濃度領域を有し、安定し
たダイオードの特性を得るものである。
まず、本実施例のショットキーバリアダイオードの基本
的な構造は、第7図の例と同様に、半導体基体62上に
ショットキー電極63を形成するものではあるが、その
シぢソトキー電極63の下部の不純物濃度分布は、第1
図に示すように、曲線A1でその不純物濃度分布が示さ
れる第1の不純物濃度領域と、曲線A2でその不純物4
度分布が示される第2の不純物濃度領域とからなってい
る。なお、第1図において縦軸は不純物濃度Nであり、
横軸は界面からの深さXを示している。
上記曲線A1でその不純物濃度分布が示される第1の不
純物濃度領域は、半導体基体とショットキー電極との界
面(X−0)より深さ方向に亘ってすなわち図中X=O
の点からある程度の深さまで、略一定の不純物濃度N1
となる不純物濃度分布を有している。
一方、上記曲線A2でその不純物濃度分布が示される第
2の不純物濃度領域は、界面から所定の深さXCで上記
第1の不純物濃度領域の略一定の不純物濃度N1よりも
高い不純物濃度分布となり、さらに深くなるに従ってそ
の不純物濃度は高くなり、急峻な不純物濃度のピークを
深さXp(不純物濃度Ni)で有する不純物濃度分布と
なっている。− このような第1の不純物濃度領域と第2の不純物濃度領
域によって、まず、界面近傍においては、曲線A2で示
される第2の不純物濃度領域の不純物濃度が影響せず、
且つ第1の不純物濃度領域の略一定の不純物濃度N1だ
けが当該ショットキーバリアダイオードの特性に影響す
る。すなわち、この界面近傍の不純物濃度は、ショット
キーバリアダイオードのバリアハイドを決定するが、そ
れが上述の如く深さ方向に亘って略一定とされることか
ら、仮にバッファ酸化膜のばらつきやそのエツチングの
際のオーバーエツチングがあった場合でも、略一定のバ
リアハイドを維持できることになる。そして、このよう
にバリアバイトが略一定とされた場合には、ショットキ
ー接合部でのキャリアのトンネリング現象が略一定の現
象になり、当該ショットキーバリアダイオードの順方向
電圧■「を略一定に維持できることになって、本実施例
は、特にプロセス上の変動に強い構造のショットキーバ
リアダイオードとなる。
また、上述のように本実施例のショットキーバリアダイ
オードにおいては、その第2の不純物濃度領域が第1図
において深さXpで示すようなピークを有している。こ
のため本実施例のショットキーバリアダイオードでは、
該ピークによって空乏層の拡がりを抑制することができ
、上述のように安定した順方向電圧V、が得られるのと
同時に安定したダイオード容量の増大を歯ることができ
ることになる。また、この第2の不純物濃度領域は、後
述するように第1の不純物濃度領域とは別個のイオン注
入等の不純物導入手段によって形成され、したがって、
そのプロセス上の制御性、再現性にも優れることになる
次に、このような本実施例のショットキーバリアダイオ
ードについて、その製造方法を第4図a〜第4図gを参
照しながら説明する。
(al  まず、第4図aに示すように、N型の半導体
基体11上に、所定の厚みでバッファ酸化膜12を形成
する。このバッファ酸化膜12でチャネリング防止やダ
メージ防止がなされる。
(b)  次に、第4図すに示すように、半導体基体l
lの所定の領域で第1の不純物領域を形成するために開
口されたフォトレジスト13を形成し、その開口された
開口部14を介し不純物イオンを打ち込む。図中、点線
で示す領域15はイオンの打ち込まれた領域を示す。こ
のイオン注入される不純物としては、拡散係数の大きい
例えばリンを用いることで均一な不純物濃度分布の形成
が容易となる。ここで、特に不純物のドーズ量が当該シ
ョットキーバリアダイオードの順方向電圧VFを決定し
、また、イオン注入の注入エネルギーは、上記バッファ
酸化膜12の膜厚で決定される。
(C)  次に、第4図Cに示すように、界面から深さ
方向に亘って略一定の不純物濃度分布を有する第1の不
純物濃度領域16を形成するため、不純物の拡散を行う
。ここで、この不純物の拡散は、特に均一さが要求され
ることから、高温であることが好ましく、例えば950
℃や1000℃程度の高温で処理すれば良い。
第3図は、この高温の不純物拡散を施した後の不純物濃
度分布を示しており、第3図中、曲線Cで示す分布が、
リン等からなる第1の不純物濃度領域16の不純物濃度
となる。そして、この第3図中不純物濃度Nlが、深さ
方向に亘って略一定の不純物濃度となることから、上述
のように順方向電圧■Fの安定したショットキーバリア
ダイオードとなる。
(dl  このような深さ方向に亘って略一定の不純物
濃度分布を有した第1の不純物濃度領域16を形成した
後、第4図dに示すように、第2の不純物濃度領域を形
成するためのマスク層としてのフォトレジスト17を形
成し、そのフォトレジストl7に開口した開口部18を
介してイオン注入を施す。ここで、このイオン注入は、
高濃度で急峻な不純物濃度のピークを有するように行い
、且つそのピークは界面から深い位置となるように行う
これは、その高濃度で急峻な不純物濃度のピークにより
ダイオード容■の増大を図ることができ、そのピークを
界面から深くすることで界面の不純物濃度を上記略一定
の濃度N1に維持し、キャリアのショットキー接合部分
におけるトンネリング現象を安定したものとするためで
ある。なお、第4図dにおいて、点線で示した領域19
は、第2の不純物濃度領域を形成するためにイオン注入
された領域を示している。
(el  次に、第4図gに示すように上記フォトレジ
スト17を除去し、続いてアニール処理を施して、上述
のような不純物濃度分布の第1の不純物濃度領域と第2
の不純物濃度領域とからなる不純物領域10を得る。こ
のアニール処理は、第2の不純物濃度領域の急峻なピー
クを得るために、例えば800 ’Cや850℃の低温
で活性化のみ行うことが好ましい。また、赤外線照射ア
ニール等のRPA(ラピッド・サーマル・アニール)等
であっても良い。
第2の不純物t;度領領域アニールの後、ショットキー
電極を被着する領域のバッファ酸化膜12に開口部20
を形成し、上記半導体基体11を露出させる。このとき
RIEのオーバーエツチング等によって、界面となる面
の位置が深さ方向Xでずれることもあるが、上述のよう
に界面近傍では、その不純物濃度が略一定の不純物濃度
N1とされるため、順方向電圧VF等への悪影響は極め
て小さい。
(fl  次に、第4図fに示す如く、露出された半導
体基体11の主面にショットキー接合するようにショッ
トキー電極となる金属配線層21を形成する。そして、
所定のパターンのショットキー電極を形成するため、マ
スクWJ22を所定のパターンに形成する。
(gl  そして第4図gに示すように、所定の形状の
ショットキー電極23を半導体基体11の露出部分上に
被着し、順方向電圧V、を決定する第1の不純物濃度領
域とダイオード容量を決定する第2の不純物濃度領域を
有して安定したダイオードの特性のショットキーバリア
ダイオードを得る。
上述のような工程によって、本実施例のショットキーバ
リアダイオードを製造することができるが、特にイオン
注入のエネルギーやドープ璽及びアニールの温度によっ
て、第1の不純物濃度領域と第2の不純物濃度領域とを
所望の不純物濃度分布で得ることができることになる。
第2の実施例 第2の実施例のショットキーバリアダイオードは、シリ
サイド化を考慮した不純物濃度分布を有するショットキ
ーバリアダイオードの例であり、パイルアンプ現象を利
用して、界面近傍で略一定の不純物1度分布を得るもの
である。
まず、本実施例のショットキーバリアダイオードの基本
的な構造は、第1の実施例と同様に半導体基体上にショ
ットキー電極を形成するものではあるが、8亥シヨツト
キーバリアダイオードの当初の不純物濃度分布は、第2
図に示すように、曲線B1でその不純物濃度分布が示さ
れる第1の不純物濃度領域と、曲線B2でその不純物濃
度分布が示される第2の不純物濃度領域とからなっ−で
いる。
なお、第2図において縦軸は不純物濃度Nであり、横軸
は界面からの深さXを示している。
上記曲線B1でその不純物1度分布が示される第1の不
純物濃度領域は、上述の第1の実施例の第1の不純物濃
度領域の不純物濃度分布(第1図中、曲線A1で示す。
)とは異なり、半導体基体とショットキー電極の界面よ
り所定の深さXaのところに比較的低濃度(第2図中不
純物濃度Na。
で示す、)のピークを有している。
一方、上記曲線B2でその不純物濃度分布が示される第
2の不純物濃度領域は、上述の第1の実施例の第2の不
純物濃度分布と同様に、界面から所定の深さで上記第1
の不純物濃度領域の不純物?農度よりも高い不純物濃度
分布となり、さらに深くなるに従ってその不純物濃度は
高くなり、急峻な不純物濃度N2のピークを深さxpで
有する不純物濃度分布となっている。
シリサイド化の前段階に、このような不純物濃度分布を
存する本実施例のショットキーバリアダイオードは、シ
リサイド化によって、第1の不純物4度領域のみを界面
近傍で略一定の不純物濃度とすることができる。すなわ
ち、いわゆるスノープラウ効果によって、シリサイド化
の際に界面近傍に不純物が集合することになるが、本実
施例のように予め界面近傍を低濃度とし界面より深い深
さXaにピークを有する不純物濃度分布とすることで、
シリサイド化の際には、第1の不純物濃度領域の分布す
なわち曲″”!IA B 1を界面より深さ方向に亘っ
て略一定の不純物濃度分布となるように制御することが
でき、更に、このシリサイド化の際のスノープラウ効果
は第2の不純物濃度領域に悪影響を与えることもな(、
ダイオード容量を安定したものとすることができる。こ
のため、本実施例のショットキーバリアダイオードは、
順方向電圧VFを安定させることと、ダイオード容量を
安定させることを同時になし得るものとなる。
次に、このような第2の実施例のショットキーバリアダ
イオードのシリサイド化について説明を加える。
fat  まず、第5図aに示すように、半導体基体3
1の露出面32上に、−例としてPt−3iのようにシ
リサイド化を伴うショットキー電極材33を全面に形成
するが、その以前には、第4図a〜第4図eに相当する
工程が行われているものとする。この時の露出面32の
下部領域34の不純物濃度分布は、第2図に示すような
、曲″!IA B Lでその不純物濃度分布が示される
第1の不純物濃度領域と曲線B2でその不純物濃度分布
が示される第2の不純物濃度領域とからなっており、特
に第1の不純物濃度領域を形成するリン等の不純物の界
面近傍の不純物濃度は低濃度とされ、界面より所定の深
さXaでピークを有する。
山) 次に、第5図すに示すように、上記ショットキー
電極材33をシリサイド化する。このシリサイド化の場
合には、例えばファーネスアニールや赤外線アニール等
が使用される。このシリサイド化の際には、上述のよう
に不純物のパイルアップが生ずるが、予め第1の不純物
濃度領域の界面近傍は低い濃度とされているため、パイ
ルアップが生した場合であっても界面での不純物濃度は
高くなり過ぎることもなく、且つ順方向電圧VFは一定
の値に維持されることになる。また、同時に、そのピー
クの深さxpから、第2の不純物濃度領域は悪影響を受
けない。第5図すにおいて、シリサイド化された領域を
シリサイド化領域35として示している。
(C1次に、第5図Cに示すように、シリサイド化され
たシリサイド化領域35を除くショットキー電極材33
を除去する。これは、例えば選択的なエツチングによる
fd+  そして、第5図dに示すように、バリヤメタ
ル36とA1層37等を上記シリサイド化領域35上に
パターン形成し、本実施例のショットキーバリアダイオ
ードを完成する。
このような第2の実施例のショットキーバリアダイオー
ドにおいては、当初、界面より所定の深さXaのところ
に比較的低濃度のピークを存する第1の不純物濃度領域
と、さらに高濃度で急峻な不純物濃度のピークを深さX
pで有する第2の不純物濃度領域を有しているが、上述
のシリサイド化の場合にあっては、パイルアンプ現象を
利用して界面近傍の不純物濃度を略一定に制御■でき、
且つ第2の不純物濃度領域の不純物濃度分布は影ツされ
ないことから、安定した順方向電圧VFと安定したダイ
オード容量とを得ることができる。
H6発明の効果 本発明のショットキーバリアダイオードは、界面より深
さ方向に亘って略一定の不純物濃度分布を有する第1の
不純物W IIJj jl¥域により、安定した順方向
電圧を得ることができる。また、界面より所定の深さに
ピークを有する第2の不純物濃度領域によりダイオード
容量の増大を図ることができ、しかもそのダイオード容
量をプロセス上も安定して得ることができる。
【図面の簡単な説明】
第1図は本発明のショットキーバリアダイオードの一例
の不純物濃度分布を示す図、第2図は本発明のショット
キーバリアダイオードの他の例の不純物濃度分布を示す
図、第3図は上記ショットキーバリアダイオードの一例
の製造過程における不純物濃度分布を示す図である。 また、第4図a〜第4図gは本発明のショットキーバリ
アダイオードの一例をその製造方法から説明するだめの
製造工程順にしたがったそれぞれ断面図、第5図a〜第
5図dは本発明のショットキーバリアダイオードの他の
例をシリサイド化する場合の工程を説明するためのそれ
ぞれ断面図である。 また、第6図は一般的なECL−RAMのメモリセルの
回路図、第7図は従来のショットキーバリアダイオード
の構造を示す断面図、第8図はその不純物濃度分布を示
す図である。 A1・・・第1の不純物濃度分布 A2・・・第2の不純物濃度分布 特 許 出 願 人  ソニー株式会社代理人   弁
理士     小泡 見回         田村榮− 第4図C第4図f 第4図d       第4図9 第5図a 第5図す 第゛5図C 第5図d

Claims (1)

  1. 【特許請求の範囲】  半導体基体とショットキー電極との界面より深さ方向
    に亘って略一定の不純物濃度となる不純物濃度分布を有
    し、順方向電圧を決定するための第1の不純物濃度領域
    と、 上記界面よりも深い位置に、上記第1の不純物濃度領域
    の上記略一定の不純物濃度よりも高濃度の不純物濃度の
    ピークを有し、ダイオード容量を決定するための第2の
    不純物濃度領域とを有するショットキーバリアダイオー
    ド。
JP62023989A 1987-02-04 1987-02-04 シヨツトキ−バリアダイオ−ド Pending JPS63192273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62023989A JPS63192273A (ja) 1987-02-04 1987-02-04 シヨツトキ−バリアダイオ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62023989A JPS63192273A (ja) 1987-02-04 1987-02-04 シヨツトキ−バリアダイオ−ド

Publications (1)

Publication Number Publication Date
JPS63192273A true JPS63192273A (ja) 1988-08-09

Family

ID=12125988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62023989A Pending JPS63192273A (ja) 1987-02-04 1987-02-04 シヨツトキ−バリアダイオ−ド

Country Status (1)

Country Link
JP (1) JPS63192273A (ja)

Similar Documents

Publication Publication Date Title
JP2893053B2 (ja) 集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置
JPH1027807A (ja) 半導体デバイス製造方法
JP3727827B2 (ja) 半導体装置
JP3125112B2 (ja) 高電流密度を有するバイポーラパワー素子とファストダイオードの集積構造ならびに関連する製造プロセス
JP2002203965A (ja) 半導体装置
US4101349A (en) Integrated injection logic structure fabricated by outdiffusion and epitaxial deposition
US3729811A (en) Methods of manufacturing a semiconductor device
US4247343A (en) Method of making semiconductor integrated circuits
JPH0521448A (ja) 半導体装置の製造方法
JPS61113270A (ja) モノリシックトランジスタ論理回路
US6806159B2 (en) Method for manufacturing a semiconductor device with sinker contact region
JPS6081864A (ja) ラテラル型トランジスタ
JPS63192273A (ja) シヨツトキ−バリアダイオ−ド
EP0774167B1 (en) A power semiconductor device
JPH10335630A (ja) 半導体装置及びその製造方法
US7164186B2 (en) Structure of semiconductor device with sinker contact region
KR100299912B1 (ko) 절연 게이트 바이폴라 트랜지스터의 제조 방법
JPH02262372A (ja) 半導体装置およびその製造方法
JP3146024B2 (ja) 半導体装置
JPH01160051A (ja) バイポーラトランジスタ
JPH0330305B2 (ja)
JPS59200464A (ja) バイポ−ラ型半導体装置の製造方法
JPH04152531A (ja) 半導体装置の製造方法
JPS60133763A (ja) 可変容量ダイオ−ドおよびその製造方法
JPH0621077A (ja) 半導体装置およびその製造方法