JPS63191970A - 連続的周期−電圧変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばモータ、或いはエンジン等の回転ムラ
を測定する場合に用いて好適な連続的周期−電圧変換装
置に関し、とくに特願昭６１−１３９６６１で提案した
時間−電圧変換装置を改良した連続的周期−電圧変換装
置を提供しようとするものである。

「従来の技術」 第２図に示すように周期Ｔ０のクロックパルス■を用い
て入力パルス■の周３ｔＩＩ　ｐ　＋を測定する場合、
入力パルス■の周期Ｐ１に含まれるクロックパルスの数
ＮＨと、例えば入力パルス■の各前縁と、その直後のク
ロックパルスまでの間の端数時間ΔＴ、とΔＴ２とを測
定し、 Ｐ＋　＝Ｎｓ　　’　Ｔｏ　＋ΔＴ１−ΔＴ２を演算す
る事によって求めることが出来る。

先に提案した時間−電圧変換装置は、端数時間ΔＴ、と
ΔＴ２を求める二つの端数時間−電圧変換手段と、クロ
ックの数Ｎ８を計数するカウンタと、このカウンタの計
数値をＤＡ変換するＤＡ変換手段と、二つの端数時間−
電圧変換手段によって求めた端数時間ΔＴ１とΔＴ２に
対応したアナログ電圧Δ■１とΔ■２の差を求めるアナ
ログ引算手段と、このアナログ引算手段で求めた引算値
とＤＡ変換手段から得られるアナログ電圧とを加える加
算手段とによって構成される。

このような構成によりカウンタを用いてクロックの数Ｎ
、ｌを求め、その計数値をＤＡ変換手段によってＤＡ変
換し、クロックの数に対応したアナログ電圧Ｎ２　・■
。を得ると共に、二つの端数時間−電圧変換手段では、
端数時間ΔＴ、とΔＴ２に対応した端数電圧Δ■１とΔ
■２を得るようにし、これら端数電圧ΔＶ、及びΔＶ２
をアナログ引算手段に供給し、このアナログ引算手段に
おいてΔＶ、＝Δ■、−Δ■２を求める。

この引′！ｌ：値Δ■８を加算手段に与え、加算手段に
於いてＮＨ・■。＋Δ■９を算出し、この算出したアナ
ログ電圧が求める周期Ｐ、に対応した電圧として出力さ
れる。

「発明が解決しようとする問題点」 先に提案した時間−電圧変換装置では、二つの端数時間
−電圧変換手段によって第一端数時間ΔＴ、と第二端数
時間ΔＴ２に対応したアナログ電圧Δ■１とΔＶ２を求
める構成のため、時間間隔を測定できる周期は一つおき
になってしまう欠点がある。つまり第２図の例ではＰ　
＋、　Ｐ　ｘ、　Ｐ　ｓ−・・・・又はＰｔ、Ｐａ、Ｐ
ｂ、・・・・となる。

この欠点は例えば精密モータの回転ムラを測定するよう
な場合とか、或いはエンジンの回転ムラを精度良く測定
しなげればならないような場合に大きな不都合を生じさ
せる。

つまり回転機器の回転ムラを測定するには、被測定対象
となる回転軸にパルス発生器を付設し、このパルス発生
器から回転軸が少なくとも一回転する間に一個のパルス
を発生させ、このパルスの時間間隔を測定して回転ムラ
を測定する方法が採られる。

従ってパルスの一個おきにしか時間間隔が測定できない
と言う事は一回転おきにしか回転ムラを測定していない
事になる。従って回転軸の回転の様子を連続的に測定で
きない不都合が生じる。

また回転軸が一回転する間に複数のパルスを発生させた
としても、回転軸が一回転する間の連続した回転ムラの
様子は測定することが出来ない不都合は依然として残る
。

この発明の目的はパルス相互の間の時間間隔、つまり周
期を連続して測定する事が出来る連続的周期−電圧変換
装置を提供しようとするものである。

「問題点を解決するための手段」 この発明では、 Ａ、入力パルスの前縁又は後縁に同期した検出信号を発
生する信号検出手段と、 Ｂ、この信号検出手段の検出出力によって交互に積分を
開始し、その積分開始時点から所定個のクロックパルス
の到来を待って積分を停止し、人力パルスの検出時点か
らその直後に与えられるクロックパルスとの間の端数時
間を交互に電圧信号に変換する第１及び第２端数時間−
電圧変換手段と、Ｃ１この第１及び第２端数時間−電圧
変換手段から出力される電圧信号を時系列の順序に従っ
て前のタイミングで得られた電圧信号を一方の信号路に
出力し、後のタイミングで得られた電圧信号を他方の信
号路に出力する切換手段と、 Ｄ、この切換手段から出力される電圧信号を減算し、常
に前のタイミングの端数時間に対応する電圧信号から後
のタイミングの端数時間に対応する電圧信号を差し引い
た差信号を求めるアナログ引算手段と。

Ｅ、大力パルスの１周期に対応する期間に存在するクロ
ックパルスを抜き出すゲート手段と、 Ｆ、このゲート手段で抜き出したクロックパルスを計数
するカウンタと、 Ｇ、このカウンタの計数値をＤＡ変換するＤＡ変換手段
と、 ＨｌこのＤＡ変換手段から出力される電圧信号とアナロ
グ引算手段から出力される電圧信号を加算する加算手段
と、 によって連続的周期−電圧変換装置を構成したものであ
る。

この発明の構成によれば二つの第１及び第２端数時間−
電圧変換手段によって交互に入力パルスとクロックパル
スとの間の端数時間を電圧信号に変換する。この電圧信
号を切換手段に与え、常に前のタイミングで得られる電
圧信号を一方の信号路に出力し、次のタイミングで得ら
れる電圧信号を他方の信号路に出力するように電圧信号
の配列を切り換え、配列が切り換えられた電圧信号をア
ナログ減算手段に与え、常に前のタイミングの端数時間
から後のタイミングの端数時間を差し引いた差信号を求
める。従ってこの差信号は入力パルスの各周期の全てに
おいてえられる。

一方カウンタでは入力パルスの間に含まれるクロックパ
ルスの数を計数し、この計数値をＤＡ変換手段に与えク
ロックパルスの数に対応したアナログ電圧を得る。

このアナログ電圧と差信号を加算手段に与え両者の和を
求めることにより入力パルスの各周期の時間間隔を求め
る事が出来る。

このようにこの発明によれば例えば大力パルスの全ての
周期において時間間隔測定値を得る事が出来る。よって
回転機器の回転ムラを測定する場合に適用すれば回転軸
の回転状況を連続的に測定することが出来る利点が得ら
れるや 「実施例」 第１図にこの発明の一実施例を示す。この発明において
は入力端子１０１に入力される人力パルス■（第２図Ｂ
参照）の前縁又は後縁（以下では前縁に統一して説明す
る）を検出する信号検出手段１０２と、 この信号検出手段１０２の検出出力によって交互に積分
を開始し、その積分開始時点から所定個のクロックパル
スの到来を待って積分を停止し、入力パルスの検出時点
からその直後に与えられるクロックパルスとの間の端数
時間を交互に電圧信号に変換する第１及び第２端数時間
−電圧変換手段１０３．１０４と、 第１及び第２端数時間−電圧変換手段１０３．１０４か
ら出力される電圧信号を時系列の順序に従って前のタイ
ミングでえられた電圧信号を一方の信号路１１３に出力
し、後のタイミングで得られた電圧信号を他方の信号路
１１４に出力する切換手段１．０５と、 この切換手段１０５から出力される端数時間にに対応す
る電圧信号から、これより後のタイミングの端数時間に
対応する電圧信号を差し引いた差信号を求めるアナログ
引算手段１０６と、大力パルスの１周期に対応した期間
に存在するクロックパルスを抜き出すゲート手段１０７
と、このゲート手段で抜き出したクロックパルスを計数
するカウンタ１０日と、 このカウンタ１０８の計数値をＤＡ変換するＤＡ変換手
段１０９と、 このＤＡ変換手段１０９から出力される電圧信号とアナ
ログ引算手段１０６から出力される電圧信号とを加算す
る加算手段１１１とによって連続的周期−電圧変換装置
を構成したものである。

信号検出手段１０２はこの実施例ではＪ−にフリップフ
ロップを用いた場合をしめす。、１−にフリップフロッ
プのトリガ端子Ｔに入力端子１０１に与えられる入力パ
ルス■を供給する。

Ｊ−にフリップフロップの出力端子ＱとＱには第２図の
ＤとＥに示す互いに逆極性の矩形波■と■が得られる。

この矩形波■と■は第１及び第２端数時間−電圧変換手
段１０３と１０４にあたえられる。

第１及び第２端数時間−電圧変換手段１０３．１０４は
例えば第３図に示すようにＤ型フリップフロップ３０２
と、レベルコンバータ３０３と、アナログ積分回路３０
６と、このアナログ積分回路３０６に与える積分電圧の
供給を制御するアナログスイッチ３０７と１、積分時間
規定回路３０８とによって構成する事が出来る。

第３図に示す符号３０１は第１及び第２端数時間−電圧
変換手段１０３．１０４の入力端子を示す。この入力端
子３０１に信号検出手段１０２から矩形波■又は■を供
給し、この矩形波■又は■をＤ型フリップフロップ３０
２の入力端子Ｔに与える。Ｄ型フリップフロップ３０２
のデータ入力端子りには■（論理の信号を常時与えてお
く。

従ってこの構成によりＤ型フリップフロップ３０２は矩
形波■又は■が立ち上がるタイミングでＩ］論理を読み
込み、その出力端子ＱにＨ論理を出力する６Ｄ型フリツ
プフロツプ３０２の出力はレベルコンバータ３０３　ｔ
［成ｔルハノファ３０４を通じてアナログ積分回路３０
６に供給する。

アナログ積分回路３０６はバッファ３１１と、バッファ
３１１０入力端子及び出力端子の間に接続した積分コン
デンサ３１２と、この積分コンデン３１２に並列接続し
たスイッチ３１３と、積分抵抗器３１４とによって構成
される。

アナログ積分回路３０６のスイッチ３１３は常時オンの
状態に保持され積分コンデンサ３１２の電荷を放電させ
ている。入力端子３０１に与える矩形波■又は■が立ち
上がりＤ型フリップフロップ３０２がＨ論理を出力する
とスイッチ３１３がオフに制御され、又積分時間規定回
路３０８を構成するフリップフロップ３１６がＬ論理を
出力しアナログスイッチ３０７をオンに制御し、この結
果アナログ積分回路３０６は積分を開始する。

アナログ積分回路３０６の積分時間は積分時間規定回路
３０８を構成する分周器３１５の分周比１／Ｋによって
規定される。つまり分周器３１５はクロックパルス■を
分周しクロックパルス■をに個計数するとフリップフロ
ップ３１６にトリガー信号を与える。

フリップフロップ３１６はトリガー信号があたえられる
と出力端子ＱはＨ論理を出力し、アナログスイッチ３０
７をオフに制御する。従ってこの例では端数時間−電圧
変換手段１０３．１０４は人力パルス■の立ち上がりの
タイミングからクロックパルス■かに個与えられるまで
の時間に規定される。

アナログスイッチ３０７がオフとなり、アナログ積分回
路３０６に与えられていた積分電圧−Ｅの印加が解かれ
ると積分動作が停止する。積分が停止した状態は次の人
力パルス■が入力されその端数時間が相手の端数時間−
電圧変換手段で電圧信号に変換されるまでの間維持され
る。

相手の端数時間−電圧変換手段で次の人力パルスの端数
時間が電圧信号に変換され、更に前のタイミングの端数
時間との差が求められるとノアゲ−）３１８を通じてリ
セット端子Ｏ又は［相］がＤ型フリップフロップ３０２
のリセット端子Ｒに与えられ端数時間−電圧変換手段１
０３及び１０４はリセットされる。

アンドゲート３１７は端数時間を電圧信号に変換してい
る状態を表す信号を取り出す手段を構成し、出力端子３
１９に第２図Ｆ、Ｇに示ず■又は■のパルスを出力する
。このパルス■又は■は制御手段１１５に与えられ、各
部で使われる制御信号の生成に供・仕られる。

制御手段】１５はノアゲー＋−１，１６，１１７，１１
８，１１９と、アンドゲート１２１．１２２．１２３．
１２４と、Ｊ−にフリップフロップ１２５．１２６．１
２７と、Ｄ型フリップフロップ１２８と、分周器１２９
と、単安定マルチバイブレータ１３１．１３２とによっ
て構成される。

ノアゲート１１６は端数時間−電圧変換手段１０３及び
１０４から出力されるパルス■と■を一系統の信号に統
合する手段を構成し、統合されたパルス■を更にオアゲ
ート１１７とアンドゲート１２３及びオアゲート１１８
を通してニフのＪ−にフリップフロップ１２５．１２６
のトリガ一端子Ｔに与えられる。

Ｊ−にフリップフロップ１２６は第２図Ｋに示す矩形波
信号Ｏを出力し、この矩形波信号０をゲート手段１０７
に与え矩形波信号■が＋（論理の°間でクロックパルス
■を抜き出す。第２図りに抜き出したパルス＠をしめす
。ゲート手段１０７で抜き出したパルス＠はカウンタ１
０８に与えて計数し、その計数値をＤＡ変換手段１０９
でＤΔ変換しそのＤＡ変換出力を加算手段１１１に与え
る。

ここで入力パルス■の各周期毎に演算処理時間で８を取
っている。この演算処理時間τ９は各端数時間−電圧変
換手段１０３．１０４で積分動作の終了直後から始まり
クロックパルス■をＭ個計数した時点で終了となる。

演算処理時間τイを取るためカウンタ１０８の計数値は
実際の計数値よりＭ個だけ小さい値となっている。この
ためこの例ではカウンタ１０８にプリセント型カウンタ
を用い、計数開始の初期状態で数値Ｍをプリセットし、
不足の数Ｍを加えた状態で計数するようにしている。

一方切換手段１０５を制御する制御信号ばＪ−にフリ・
７プフロソプ１２７によって生成される。

つまりこのＪ−にフリップフロップ１２７は第２図Ｍに
示すように演算処理時間τ９の終了毎に反転する矩形波
０を出力し、この矩形波０によって切換手段１０５を切
換制御する。この例では矩形波０力月］論理のとき切換
手段１０５の可動接点Ｃは接点Ａに接触し、■５論理の
とき切換手段１０５の可動接点Ｃは接点Ｂに接触するよ
うに構成した場合を示す。

切換手段１０５の可動接点Ｃが接点へに接触している状
態では第１端数時間−電圧変換手段１０３の出力を信号
路１１３に導出し、また第２端数時間−電圧変換手段１
０４の出力を信号路１１４に導出する状態となる。

切換手段１０５の可動接点Ｃが接点Ｂに接触している状
態では第１端数時間〜電圧変換手段１０３の出力を信号
路１１３に導出し、第２端数時間−電圧変換手段１０４
の出力を信号路１１４に導出する状態に切換制御する。

切換手段１０５の具体的な実施例を第４図に示す。制御
入力端子４０１に第２図Ｍに示した矩形波０を与えるこ
とにより、この矩形波＠はレベルコンバータ４０２を通
じてスイッチ素子４０３〜４０６のゲートに与えられス
イッチ素子４０３゜４０６と４０４．４０５は交互にオ
ン、オフを繰り返す。このスイッチ動作によって第１端
数時間−電圧変換手段１０３の端数信号ΔＶ２Ｍ−１と
第２端数時間−電圧変換手段１０４の端数信号ΔＶＺＭ
は交互に入れ替えられて前のタイミングで得られた端数
信号Δ■８を信号路１１３に取り出し、次のタイミング
で得られた端数信号Δ■、。１を信号路１１４に取り出
す。

信号路１１３をアナログ引算回路１０６の子端子に接続
し、信号路１１４をアナログ引算回路１０６の一端子に
接続する。

このように構成することによって切換手段１０５を入力
パルス■の周期に同期して切換制御すれば第１端数時間
−電圧変換手段１０３の出力から第２端数時間−電圧変
換手段１０４の出力を引算する状態と、第２端数時間−
電圧変換手段１０４の出力から第１端数時間−電圧変換
手段１０３の出力を引算する状態とに交互に切り換える
ことが出来る。

この結果アナログ引算回路１０６の出力には前のタイミ
ングで得られた端数時間に対応した電圧信号Δ■９から
その次のタイミングで得られた電圧信号ΔｖＮ。１を差
し引いた差信号■＝Δ■８−ΔＶＮ−１（第２図Ｕ）を
得ることが出来る。

アナログ引算回路１０６から出力される差信号［相］と
ＤＡ変換手段１０９の出力信号０（第２図Ｍ）を加算手
段１１．１に与えて加算し、そＱ加算出力をサンプルホ
ールド回路１１２でサンプルホールドし、そのサンプル
ホールド出力を出力端子１３３に出力する。

サンプルホールド回路１１２のサンプルホールドのタイ
ミングは単安定マルチハイブレーク１３１から出力され
るパルス＠（第２図０）で行われ単安定マルチバイブレ
ーク１３１から出力されるパルス■は単安定マルチバイ
ブレーク１３２にも与えられ、その立ち下りのタイミン
グで単安定マルチバイブレーク１３２をトリガしパルス
［相］を発生させる。

このパルス［相］はオアゲート１１９を通じてカウンタ
１０Ｂのブリセント端子に与えられパルス［株］例えば
立ち上がりのタイミングで初期値Ｍをプリセットする。

更にパルス■は二つのアンドゲート１２１．１２２に与
えられる。この二つのアンドゲート１２１．１２２ばＪ
−にフリソブフロンブ１２７から出力される矩形波０に
よって入力パルス■の周期に同期して交互に開閉制御さ
れる。従ってこの二つのアンドゲートエ２１．１２２を
通じてパルス［相］を第２図ＱとＲに示すように二基列
のパルス信号＠　ｈ　＠に振り分け、この二基列のパル
スＯと［相］を第１及び第２端数時間−電圧変換手段１
０３．１０４に与え積分回路３０６及び積分時間規定回
路３０８の状態を交互に初期化する。

上述した実施構造において第２図に示すタイムチャート
から Ｐｌ　＝Ｎｔ　Ｔｏ　＋へＴ、−ΔＴ２Ｐｚ　＝Ｎｚ　
Ｔｏ　＋ΔＴ２−ΔＴ３Ｐユ＝Ｎ３ＴＯ＋ΔＴ３−ΔＴ
４ 即ち一般的には ＰＮ　＝ＮＮ　Ｔｏ＋ΔＴＮ−ΔＴｅ１−区の関係が成
り立つ。

ここでΔＴ９、ΔＴ　ＨＴ　Ｉ　はＮ番目及びＮ＋１番
目の入力信号の立ち上がりからに番目のクロックまでの
時間である。Ｋは第３図に示した積分時間規定回路３０
８に設けた分周器３１５の分周数できめられ、２以上の
値が使われる。つまりに＝１に採った場合はΔＴＮ、Δ
ＴＭｌが０に成ることがあり、このような場合は積分回
路３０６が動作し得なくなるからである。またＮ、の値
は第１図に示したプリセット型カウンタ１０８の計数値
をしめすが、このカウンタ１０８はプリセット型カウン
タが用いられ、分周器１２９の分周数Ｍがプリセットさ
れる。

分周器１２９の分周数Ｍの値は第２図に示したτｓ１τ
、対し ＭＴｏ＞ｒ、＋τＰ となるように選定する。ここでＴｏはクロック周期、τ
、はサンプルホールド回路１１２に対するサンプル時間
、τ、はカウンタ１０８のプリセット時間又は端数時間
−変換手段１０３．１０４のリセット時間である。

カウンタ１０８の計数結果Ｎ８はＤＡ変換手段１０９に
与えられＮ、ｌ　・■。なる電圧に変換される。ここで
■。はカウンタ１０８が計数値を１ステツプ変化する毎
にＤＡ変換手段１０９の出力電圧信号０が変化する電圧
値である。１ステツプで変化する電圧値■。は差信号■
の値に末位１桁を負担させる場合はＤＡ変換手段１０９
の最小分解能の１０倍の値に選定する。

この結果カウンタ１０８の計数値Ｎ、とクロツクパルス
■とによって決まる時間ＮＮ’ＴＯはＮ８　・Ｖ、なる
次元変換が行われ、その尺度はＴ０→Ｖ０となる。

端数時間ΔＴ２□３、ΔＴ２）Ｉは次のように電圧に変
換される。

ΔＶ　ｚｓ−１＝　（Ｅ　／　ＣＲ）ΔＴ２□１　奇数
番ΔＶ２Ｍ　　−（Ｅ／ＣＲ）ΔＴ２１．Ｉ　　　偶数
番これらの電圧は切換手段１０５を介すことにより順番
にΔｖＨ１ΔＶ、、、となるから、ΔＬｌ　　＝　（Ｅ
／ＣＲ）ΔＴＮ Δ　ＶＮ、ｌ　　　＝　　　（Ｅ／ＣＲ）　　　ＡＴｓ
−＋となる。

アナログ引算回路１０６の具体的な実施例を第５図に示
す。抵抗器５０１及び５０２の抵抗値をＲ＋、抵抗器５
０３．５０４の抵抗値をＲ２としたとき入力信号ΔＶＮ
とΔＶ、、Ｉ。、はΔ■９−Δ■１１−（Ｒ２／Ｒ１）
・ （Δ■、−Δ■１） となって出力される。この出力は加算手段１１１に入っ
てＤＡ変換手段１０９からのＮ、　　・■。

と加算されるので量が−敗しなければならない。

従って次のような重み付けが必要となる。

１ΔＶ１１−ΔＶｓ−＋　　ｌ＝Ｖ。

これから Ｖ６＝Ｒ２／Ｒ１１Δ■８−ΔＶＮ＋１：ＷＡＸ＝（Ｒ
，／Ｒ１）　　・　（Ｅ／ＣＲ）　　・１ΔＴＮ−ΔＴ
Ｎ＋ｌ　　１１４ａ）１＝（Ｒｚ　／Ｒ＋　）　　・　
（Ｅ／ＣＲ）　　・Ｔｏよってアナログ引算手段１０６
に必要とされる増幅率Ｒ２／Ｒ１は Ｒｚ　／Ｒ１＝ＣＲＶ。／ＥＴＯ となる。

ここでＣＲは第り及び第２端数時間−電圧変換手段１０
３．１０４の積分時定数、Ｅは積分器に与える積分電圧
、　端数時間ΔＴ２□いΔＴ工は次のように電圧に変換
される。

以上により入力パルス■の各間′ｕ４ｐＨはＰＨ＝Ｎ、
”ｒｏ　＋ΔＴ、−ΔＴｓ＋＋電圧　Ｖ、＝Ｎ、４Ｖ０
＋ΔＶＮ　　ＡＶｓ−＋に置換され■８はＰ、ｌに１対
１の対応をする。

第６図に加算手段１１１の具体的な実施例を示す。抵抗
器６０１．６０２の抵抗値をＲ１、抵抗器６０３の抵抗
値をＲ４とした場合、加算手段１１１の増幅率はＲａ　
／　Ｒ３で決められる。

よって入力信号Δｖ８−Δ■８．１とＮＮＶ。はＶｓ　
＝　（Ｒ，／Ｒ３）（Ｎ、ｖＱ＋Δｖ、４−ΔＶ）Ｉ・
１） となって出力される。

加算手段１１１の出力電圧範囲は （Ｒ４／Ｒ３）ｌ　ＮＮ　Ｖ。＋Δ■８−ΔＶ、Ｉ４１
１１．ＩＡｘ−（Ｒ１／Ｒ３）・（ＤＡ変換手段１０９
の出力電圧範囲）となる。

「発明の効果」 以上説明したようにこの発明に依れば入力パルスの供給
の毎に一対の端数時間−電圧変換手段１０３．１０４に
依って交互に人力パルス■の入力毎にクロックパルス■
との端数時間を測定し、この測定結果を切換手段１０５
の切り換え動作に依って前のタイミングで得られた端数
時間から次のタイミングで得られた端数時間を差し引く
動作を実行することができる。

この結果入力パルスの各周期毎に連続して入力パルスと
クロックパルスとの間の端数時間を求めることができ、
出力端子１３３に入力パルスの各間！’Ｊｌｐ＋、ｐｚ
、ｐ、、ｐａ　　−−Ｐ、ｌに対応した電圧信号を順次
連続して得ることができる。

よって例えば出力端子１３３にオシログラフを接続する
ことに依ってオシログラフに回転体の回転ムラに対応し
た電圧波形を描かせる事ができ、この電圧波形によって
回転体の速度ムラを波形として見ることが出来る。

又出力端子１３３にスペクトラムアナライザを接続すれ
ば回転体の回転ムラの周波数分析を行う事ができる。よ
って精密モータ、或いはエンジンのような回転機器の回
転ムラを精度良く測定することが出来る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の詳細な説明するための波形図、第３図はこ
の発明の実施例に用いた端数時間−電圧変換手段の具体
的な実施例を示す接続図、第４図はこの発明の実施例に
用いた切換手段の具体的な実施例を示す接続図、第５図
はこの発明の実施例に用いたアナログ引算手段の具体的
な実施例を示す接続図、第６図はこの発明の実施例に用
いた加算手段の具体的な実施例を示す接続図である。 １０２：信号検出手段、１０３．１０４：第１及び第２
端数時間−電圧変換手段、１０５：切換手段、１０６：
アナログ引算手段、１０７ニゲート手段、１０８：カウ
ンタ、１０９＋ＤＡ変換手段、１１１；加算手段、１１
２；サンプルホールド回路、１１３．１１４：信号路、
１１５：制御手段。 特許出願人二株式会社　アトパンテスト化　　理　　人
　　：草　野　　　　卓オ　５　ｚ 牙　６　Σ 手続補正書（自発） １、事件の表示　　特願昭６２−２５３２６２、発明の
名称　　連続的周期−電圧変換装置株式会社　アトパン
テスト ４、代　理　人　　東京都新宿区新宿４丁目２番２１号
相模ビル ６６１５弁理士　草　野　　　重要・）ユ゛、６〕ご ＋Ｊ−Ｌ７ ６、補正の内容 （１）明細書１０頁２行〜３行「端数時間にに対応する
」を「端数時間に対応する」と訂正する。 （２）同書１１頁１７行及び１２頁１３行〜１４行［Ｄ
型フリ（３）　　同書１２頁５行及び６行「バッファ３
１１」を「演算増幅器３１】」とそれぞれ訂正する。 （４）　　同書１３頁２０行〜１４頁１行、１４頁１１
行及び１４頁１７行「ノアゲート」を「オアゲート」と
それぞれ訂正する。 （５）同書１５頁１４行「変換手段１０３．１０４で積
分動作」を［変換手段１０３．１０４での積分動作」と
訂正する。 （６）同書１６頁２０行「信号路１１３」を「信号路１
１４ｊと訂正する。 （７）同書１７頁１行「信号路１１４」を「信号路１１
３」と訂正する。 （８）同書１７頁１６行、１７行、１８頁７行及び１８
頁１２行「アナログ引算回路１０６」を「アナログ引算
手段１０６」とそれぞれ訂正する。 （９）　　同書２１頁６行「τ５、ｒ２対し」を「τ５
、τ、に対し」と訂正する。 １）［１１同書２２頁７行〜８行 「ΔＶ２Ｍ−１＝　（Ｅ／ＣＲ）ΔＴ２□１　奇数番Δ
Ｖ２Ｍ　　＝　（Ｅ／ＣＲ）ΔＴ２．　　　偶数番」を
「ΔＶＺＭ−１＝　（Ｅ／ＣＲ）ΔＴ　２Ｍ−１奇数番
Δｖ、、＝（Ｅ／ＣＲ）ΔＴエ　偶数番」と訂正する。 θＤ　同書２２頁１１行〜１２行 「ΔＶＮ　　＝　（Ｅ／ＣＲ）ΔＴ。 ΔＶＨ４＋　＝　（Ｅ／ＣＲ）八Ｔゎ、」を「ΔＶＮ　
　＝（Ｅ／ＣＲＩＩΔＴＮ ΔＶＮ−１＝　（Ｅ／ＣＲ）ΔＴＮ＋ＩＪと訂正する。 （２）同書２２頁１７行「人力信号Δ■８とΔ■８゜１
は」を削除する。 σ争　同書２２頁１８行〜１９行 「Δ■８−ΔＶＮ、Ｉ　＝　（ＲＺ　／Ｒ７）　　・（
Δ■、−Δ■、）」を ［ΔＶ、ｌ−ΔＶＮ４＋　＝　（Ｒｚ　／　Ｒ＋　）　
　・（ΔＶＮ−ΔＶｌ＋や１）」 と訂正する。 α旬　同書２３頁４行 「ＩΔＶＮ−ΔＶＮ−１１＝Ｖｏ　Ｊを「１Δ■８−Δ
ＶＮ、Ｉ　　１．Ａｘ　−ＶＯＪと訂正する。 ０９　同書２３頁６行 「■。＝Ｒｚ　／Ｒ１ｌΔｖ、−ΔＶＮ−＋　　ＩＭＡ
Ｘ　ＪをｒＶｏ　＝Ｒｚ　／Ｒ＋　１ΔｖＮ−ΔＶＮ＋
ｌ　ＩＭＡＸ　Ｊと訂正する。 １６１　　同書２３頁１６行〜１７行［与える積分電圧
３１．、変換される。］を「与える積分電圧である。」
と訂正する。 ０１　　同書２４頁１５行〜１６行「入力パルスの供給
の毎にｊを削除する。 ０匂　図面第１図、第３図、第４図及び第５図を添付図
に訂正する。 以　　　上 オ　５　図

Claims (1)

【特許請求の範囲】
1. （１）Ａ、入力パルスの前縁又は後縁に同期した検出信
   号を発生する信号検出手段と、 Ｂ、この信号検出手段の検出出力によって交互に積分を
   開始し、その積分開始時点から 所定個のクロックパルスの到来を待って積 分を停止し、入力パルスの検出時点からそ の直後に与えられるクロックパルスとの間 の端数時間を交互に電圧信号に変換する第 １及び第２端数時間−電圧変換手段と、 Ｃ、この第１及び第２端数時間−電圧変換手段から出力
   される電圧信号を時系列の順序 に従って前のタイミングで得られた電圧信 号を一方の信号路に出力し、後のタイミン グで得られた電圧信号を他方の信号路に出 力する切換手段と、 Ｄ、この切換手段から出力される電圧信号を減算し、常
   に前のタイミングの端数時間に 対応する電圧信号から後のタイミングの端 数時間に対応する電圧信号を差し引いた差 信号を求めるアナログ引算手段と、 Ｅ、入力パルスの１周期に対応する期間に存在するクロ
   ックパルスを抜き出すゲート手 段と、 Ｆ、このゲート手段で抜き出したクロックパルスを計数
   するカウンタと、 Ｇ、このカウンタの計数値をＤＡ変換するＤＡ変換手段
   と、 Ｈ、このＤＡ変換手段から出力される電圧信号と上記ア
   ナログ引算手段から出力される 電圧信号を加算する加算手段と、 から成る連続的周期−電圧変換装置。