JPS63187723A - ゼロボルトオンオフ回路 - Google Patents

ゼロボルトオンオフ回路

Info

Publication number
JPS63187723A
JPS63187723A JP1984387A JP1984387A JPS63187723A JP S63187723 A JPS63187723 A JP S63187723A JP 1984387 A JP1984387 A JP 1984387A JP 1984387 A JP1984387 A JP 1984387A JP S63187723 A JPS63187723 A JP S63187723A
Authority
JP
Japan
Prior art keywords
transistor
turned
triac
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1984387A
Other languages
English (en)
Inventor
Hiroshi Yamamoto
博 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1984387A priority Critical patent/JPS63187723A/ja
Publication of JPS63187723A publication Critical patent/JPS63187723A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thyristor Switches And Gates (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はゼロボルトオンオフ回路に係り、特に54負荷
を繰返しオンオフしたときにも発生ノイズを最小に開閉
側−のできるゼロボルトオンオフ回路に関する。
〔従来の技術〕
従来、この桟のゼロボルトオンオフ回路として第3図に
示すものが知られている。図において1は交流[@、2
はトライアック、3は誘導負荷、4は直流電源、5〜1
1は抵抗、12〜17f!トランジスタ、18は比較器
である。次に第3図の動作を説明すると、今、回路のオ
ンオフをコントo −# スル比較器18の出力がロウ
レベルのトキトランジスタ16はオフであり、したがっ
てトランジスタ17もオフであシト2イアツク2はオフ
太態である。ここで、比較器18の出力がハイレベルに
なるとトランジスタ16がオンしトランジスタ17のエ
ミッタは接地されるので、トライア7り2の両端に電圧
が印加されており、トランジスタ12tりるいは13の
いずれかがオンで、トランジスタ14がオンのときトラ
ンジスタ15がオフ、トランジスタ17がオンになって
トライアック2をトリガしオンする。トライアック2の
オンによりトランジスタ12、あるいは13はオフ伏皿
になるのでトランジスタ15がオンし、トランジスタ1
7はオフ1./’Cゲートトリガ電流の供給は停止する
。引き続き誘導負荷3に通電する必要がある場合は比較
器18はハイレベルを出力しつづケ、トランジスタ17
のエミ、りは接地されつづける。交流iIf源1の電圧
が変化しトライア、り2を流れる負荷電流が変化し零に
なってオフし、その両端に急敏な電圧が印加されると、
トランジスタ12あるいは13がオンし、同様にトラン
ジスタ14オン、トランジスタ15オフ、トランジスタ
17オンとなってトライア、り2がトリガされ、オンす
るとゲートトリガ電流は停止する。
〔発明が解決しようとする問題点〕
このように、従来のゼロボルトオンオフ回路は誘導負荷
3を制御するのにトライアック20オフを検出して、ト
リガを行なっているのでトライアック2がオフ時で、交
流電源1の電圧が高い場合でも、比較器18の出力かハ
イレベルになった時点で丁ぐにトリガするので、負荷電
流が急増し、ノイズ発生を伴う欠点があり、特にオンオ
フを繰返した場合にこの影響があられれる。
また、誘導負荷3の場合負荷電流位相は変流電源1の電
圧位相よりも力率cos lだけ遅れるので、交流を源
1の電圧の零点に同期したトリガはきわめて困難であっ
た。
〔問題点を解決するための手段〕
本発明のゼロボルトオンオフ回路は、交流電源に直列接
続されたトライアックと誘導負荷、トライアックの両端
電圧を検出し、トライアックオフ時にその両端電圧があ
るときに信号を出力する検出回路と、その信号をにより
オンオフする第1のトランジスタ、第1のトランジスタ
の反転出力を出す第2のトランジスタ、第2のトランジ
スタの反転出力によりトライアックのゲートトリガ電流
を供給す1第3のトランジスタ、第3のトランジスタの
オンによシ、やや遅れてオンし第1のトランジスタのコ
レクタと第3のトランジスタのベースを間を開閉するス
イッチ回路と前記第3のトランジスタとスイッチ回路の
動作を1151J 却する比較器を有し比較器出力が出
力されないときは、前記スイッチ回路と第3のトランジ
スタは不動作であり、スイッチ回路は閉じているように
構成される。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す図であり、図において
1(言父流電源、2はトライアック、3は誘導負荷、4
は直流電像、5〜11.19.20は抵抗、12〜17
.22はトランジスタ、18は比較器、21はNゲート
サイリスタ、23aは1J7−123bはリレー接点で
ある。今、回路のオンオフをコントロールする比較器1
8の出力がロウレベルのとキ、トランジスタ16.22
はオフ因襲であり、シたがってトランジスタ17もオフ
であシトライアック2はオフ伏皿である。ここで比較器
18の出力がハイレベルになると、トランジスタ16.
22がオンし、トランジスタ16のエミッタとNゲート
サイリスタのカソードが接地される。リーン23aの接
点23bは常時は閉であり、トライアック20両端に電
圧が印加されておりトランジスタの12.13のいずれ
かがオンでトランジスタ14がオンのときトランジスタ
17はオフ伏皿である。変流電圧lの電圧が零点付近に
なってトライア、り2の両溝電圧が零付近になると、ト
ランジスタ12.13はオフ伏皿になり、トランジスタ
14もオフ伏皿になるので抵抗9.10を通じてトラン
ジスタ17にベース電流が供給されオンし、トライアッ
ク2のゲートトリガ電流が流れ、トライアック2がオン
する。このときNゲートサイリスタ21のゲートトリガ
電流も流れ、オンするのでリレー23aが駆動され、リ
レー接点23bが開くので、トランジスタ15に抵抗9
を通じてペース電流が流れトランジスタ15がオンし、
トランジスタ17はオフしてトライアック2へのゲート
トリガ電流の供給は停止する。引き続き誘導負荷3に通
電する必要がある場合は、比較器18はハイレベルを出
力しつづけ、トランジスタ17のエミッタNゲートサイ
リスタ21のカソードは、接地されつづけるのでトライ
ア、り2を流れる負荷電流が変化し零になって、オフし
その両端に急激な電圧が印加されると、トランジスタ1
2、あるいは13がオンし、同時にトランジスタ14オ
ン、トランジスタ15オフ。
トランジスタ17オンとなってトライアック2のゲート
トリガが行なわれる。すなわちトライアック2の両端検
出によるゲートトリガに切替わる。
比較器18の出力が再びロウレベルになるとトランジス
タ16.22はオフしリレー23aもオフし接点23b
は閉じると同時にトランジスタ17も常時オフの非トリ
ガ伏皿となる。
第2図は本発明の他の実施例を示す回路図であり図にお
いて1は交流電源、、212)ライアック、3は誘導負
荷、4は直流電源、5〜11.27〜31は抵抗、18
は比較器、12〜17.24はトランジスタ、21はN
ゲートサイリスタ、25はダイオード、26はコンデン
サである。今、回路bオンオフをコントロールする比較
器18の出力がロウレベルのとき、トランジスタ16は
オフであシ、シたがってNゲートサイリスタ21.トラ
ンジスタ17はオフ伏態であり1’ R/ A C2も
オフ状態であシコンデンサ2Gは、抵抗5.抵抗29を
逍じて、はぼ直流電源4の電圧Iで光電されている。ま
た、Nゲートブイリスのfノードには直流を源4を、抵
抗28と27で分割した電圧が印加され、トランジスタ
240ベースに流入する電流(コ、トランジスタ12.
13がオンジ、シたがってトランジスタ14がオンして
いる交流電源1の′電圧が零点より大きい期間は、その
エミッタから流出しトランジスタ14を通じて流れてい
る。また交流上fj、1の電圧が零点付近で(すトラン
ジスタ12.13がオフであシ、トランジスタ14もオ
フなので、抵抗9を通じてトランジスタ150ヘースに
電流が供給されトランジスタ15がオンしているので、
トランジスタ24のベースに流入する電流はコレクタか
ら流出しトランジスタ15のコレクタ、エミッタ、ダイ
オード25を通じて流れている。
ここで、比較器18の出力がハイレベルになったとき、
交流電源の電圧が零点よシ大きい場合は、)うyジxタ
12.13のいずれかがオン状態でありトランジスタ1
4がオンしているので、トランジスタ24はベースに流
入する電流はそのエミ、りから流出しトランジスタ14
を通じて流れオンしている。同時にトランジスタ16が
オンし、トランジスタ17のエミッタは接地されるが、
トランジスタ24がオンしているので抵抗1oを通じて
流れ入んでいる電流は、バイパスされオフのままである
。交流電源1の電圧が変化し零点付近になると、トラン
ジスタ12.13がオフしトランジスタ14もオフする
のでトランジスタ24のベースに流入している電流はト
ランジスタ17のベースに流れ込むと同時に抵抗9,1
oを進じての電流もトランジスタ17に流れこんでトラ
ンジスタ17がオンしトライア、り2をトリガする。
同時にNゲートサイリスタ21のゲートトリガ電流も抵
抗29.30. トランジスタ17を通じて流れNゲー
トサイリスタがオンする。このためトランジスタ24の
ベース電流の供給が停止されるのでトランジスタ24は
オフするので、すでに第1図により説明したように以後
トライアック2の両端電圧を検出する動作を行なう。比
較器18の出力がロウレベルになるとトランジスタ16
がオフし、トランジスタ17.Nゲートサイリスタ21
もオフし初期の状態にもどる。
〔発明の効果り 以上説明したように本発明は、最初にトライアックをト
リガするときは、又流電源電圧の零点付近でトリガし、
−関トリガオン後)言、トライア。
りの両端電圧を検出して必太な動作をするので、繰返し
オンオフ動作をした場合でもノイズの発生が小さいゼロ
ボルトオンオフ回路にできる効果がある。
【図面の簡単な説明】
第1図は不発明の一実施例を示す回路図、第2図は他の
一実施例を示す回路図、第3図は従来の実施例を示す回
路図である。図において、1・・・・・・交流電源、2
・・・・・・トライアック、3・・・・・・誘導負荷、
4・・・・・・直流電源、5〜11.19. 20゜2
7〜31・・・・・・抵抗、12〜17,22.24・
・・・・・トランジスタ、18・・・・・・比較器、2
1・・・・・・Nゲートサイリスタ、23a・・・・・
・リレー、23b・・・・・・リレー接点、25・・・
・・・ダイオード、26・・・・・・コンデンサ。 (N

Claims (1)

    【特許請求の範囲】
  1. 交流電源に誘導負荷を介して接続したトライアックの両
    端電圧が設定値以上のとき信号を出力する端子電圧検出
    回路と該検出回路出力によりオンオフする第1のトラン
    ジスタと第1のトランジスタ出力を反転する第2のトラ
    ンジスタと第2のトランジスタの出力を反転し、前記ト
    ライアックのゲートトリガ電流を流す第3のトランジス
    タと第1のトランジスタのコレクタと第3のトランジス
    タのベースに接続された常時閉のスイッチ回路と、該ス
    イッチ回路の第3のトランジスタを制御する比較器を有
    し、比較器出力オン時にスイッチ回路は第3のトランジ
    スタのオンにより開となり、それを保持し、比較器出力
    オフ時に閉となることを特徴とするゼロボルトオンオフ
    回路。
JP1984387A 1987-01-29 1987-01-29 ゼロボルトオンオフ回路 Pending JPS63187723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984387A JPS63187723A (ja) 1987-01-29 1987-01-29 ゼロボルトオンオフ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984387A JPS63187723A (ja) 1987-01-29 1987-01-29 ゼロボルトオンオフ回路

Publications (1)

Publication Number Publication Date
JPS63187723A true JPS63187723A (ja) 1988-08-03

Family

ID=12010544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984387A Pending JPS63187723A (ja) 1987-01-29 1987-01-29 ゼロボルトオンオフ回路

Country Status (1)

Country Link
JP (1) JPS63187723A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7059052B2 (en) 1997-03-06 2006-06-13 Ntn Corporation Hydrodynamic type porous oil-impregnated bearing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7059052B2 (en) 1997-03-06 2006-06-13 Ntn Corporation Hydrodynamic type porous oil-impregnated bearing

Similar Documents

Publication Publication Date Title
US5818708A (en) High-voltage AC to low-voltage DC converter
US6445165B1 (en) Circuit for limiting inrush current to a power source
KR920011042A (ko) 직류평활커패시터의 전하방전제어회로가 마련된 인버터장치 및 그의 제어방법
KR900015423A (ko) 스위치 모드 전환회로
US4571551A (en) Flyback modulated switching power amplifier
JPH07284266A (ja) ゲート充電フィルタを有する電源方法及び装置
US4382192A (en) Self-quenching circuit
JPS63187723A (ja) ゼロボルトオンオフ回路
US6384568B1 (en) Induction motor driver
US3515902A (en) Synchronous switching circuit
US4731691A (en) Safety circuit for detecting asymmetry in thyristor load currents
US3761800A (en) Integral cycle thyristor power controller
US3758793A (en) Synchronous switching circuit
US3769529A (en) Solid state motor control on-off timer
US4153870A (en) Integral cycling relay
JPS6214756Y2 (ja)
JPH0898393A (ja) 直流電源装置
JPS5929404Y2 (ja) 零電位制御回路
JPS6039961Y2 (ja) 近接スイッチ
JPH0227912B2 (ja) Chokuryuanteikadengensochi
JP2789361B2 (ja) コンデンサ型スポット溶接機
JP2658195B2 (ja) ソリッドステートリレー
US3597662A (en) Off delay solid-state time delay apparatus
JP2629842B2 (ja) ソリッドステートリレー
JPS6316316Y2 (ja)