JPS63185091A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPS63185091A
JPS63185091A JP1599887A JP1599887A JPS63185091A JP S63185091 A JPS63185091 A JP S63185091A JP 1599887 A JP1599887 A JP 1599887A JP 1599887 A JP1599887 A JP 1599887A JP S63185091 A JPS63185091 A JP S63185091A
Authority
JP
Japan
Prior art keywords
film
circuit board
substrate
deposited
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1599887A
Other languages
English (en)
Other versions
JPH0740637B2 (ja
Inventor
弘 渡辺
哲 石原
賢一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP62015998A priority Critical patent/JPH0740637B2/ja
Publication of JPS63185091A publication Critical patent/JPS63185091A/ja
Publication of JPH0740637B2 publication Critical patent/JPH0740637B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の属する分野] 本発明は、回路用基板の上に金属等の皮膜を形成する際
に、高周波バイアススパッタリング等を用いることによ
り基板と皮膜との密着性を強化した回路基板およびその
製造方法に関する。
[゛従来の技術] 従来、プリント回路用の基板は、例えばポリイミド等の
高分子フィルム上に有機接着剤を用いて銅箔を張合わせ
ることにより銅皮膜を形成する、いわゆる銅張合わせ法
によって製造されている。
また、銅皮膜の厚さが薄い基板の製法としては、無電解
メッキ法およびスパッタリング、蒸着等の方法がある。
例えば、特公昭59−46436@公報には、プリント
回路用高分子フィルムの上に金属皮膜を被覆した後、該
金属皮膜を陰極として電解液中で電解還元処理すること
により高分子フィルム仁金属皮膜の密着性を強化するこ
とを特徴とするプリント回路基板の製造方法が開示され
ている。
[発明が解決しようとする問題点] ところが、銅張合わせ法では銅箔の厚さが10μm以下
の薄い場合には張合わせることが困難であり、さらに接
着剤を用いることにより耐熱性が劣り、密着性が悪いと
いう欠点がある。従って、近年の回路の高密度化の傾向
に対処するために必要な、銅皮膜の厚さが薄い基板を製
造することが困難である。
また、無電解メッキ法では、高分子フィルムと金属皮膜
の間がメッキ液に浸漬されることにより水等の液体が残
るため、ハンダ付に必要な温度では液体のガス化による
脹れが生じ剥離するという欠点がある。
本発明の目的は、上述の従来形における問題点に鑑み、
高分子フィルム等の基板と金属等の皮膜との界面の状態
を制御することにより、皮膜の薄い回路基板をも製造す
ることができ、また高密着性かつ高耐熱性を有する回路
基板および、その製造方法を提供することにある。
[問題点を解決するための手段および作用]上記の目的
を達成するため、本発明の回路基板は、不均一エツチン
グにより表面が凹凸状に加工  ゛された基板の凹部に
、皮膜を構成する物質よりなる付着力の強い粒子が選択
的に被着され、さらに該皮膜が平坦化されながら堆積さ
れていることを特徴とする。
さらに、このような回路基板の製造方法として本発明は
、基板の表面を不均一エツチングにより凹凸状に加工し
、高周波バイアススパッタリングにより該凹部に皮膜を
構成する物質よりなる付着力の強い粒子を選択的に被着
させ、さらに該皮膜を平坦化させながら堆積することを
特徴とする。
ここでいう不均一エツチングというのは、基板表面に微
細な凹凸を作ることをいう。また、平坦化というのは、
基板表面の凸部より凹部の方に優先的に皮膜構成物質を
堆積させることにより被覆性と平坦性を向上させること
をいう。
この回路基板の素材となる基板としては、ポリイミド、
ポリエステル等の樹脂、5102、Al2O2等の酸化
物、青板ガラス、ホウケイ酸ガラス等のガラス、A J
 N % S i 3N 4等の窒化物、SiC等の炭
化物、ステン・レス等の金属、3i、Ge等の半導体も
しくはLiNbO4、B’aTi03等の誘電体または
これらの複合物からなる基板が使用できる。
また、皮膜としては、Cr N Cu −A 4等の金
属皮膜、Ni −Cr 、Aj−8i 、Go−Ni等
の合金皮膜、3i 1Te等の半金属皮膜、Si。
Qe 、Ga−A3等の半導体皮膜、SiO2、Ta 
20s 、Aj203等の酸化物皮膜、Si3N4 、
AjN、 Ta N等の窒化物皮膜もしくはZnO1L
i Nb 04.3a ”ri 03等の誘電体皮膜ま
たはこれらの複合皮膜が使用できる。
さらに、1種または2種“以上の皮膜をバターニングし
て積層したものとすることもできる。また、電解メッキ
や無電解メッキ等の通常用いられるメッキ法により、先
に形成された・皮膜と同種または異種の金属で皮膜を成
長させれば皮膜の厚さが厚、い回路基板も製造すること
ができる。
基板表面の不均一エツチングは、逆スパツタリングまた
は高周波バイアススパッタリングの動作の条件を適当に
調整することにより行なうことができる。さらに、高周
波バイアススパッタリングにおいてターゲット電位に対
する基板のバイアス電位の比率を段階的または連続的に
減少させることにより、皮膜形成過程において基板と皮
膜との接合界面の形状および接合界面の比表面積を制御
することができ、また基板原子と皮膜原子のうち付着力
の弱いものは再スパツタされ付着力の強い原子が残され
ることから、基板と皮膜との密着力を強化することがで
きる。
以下、図面を用いて本発明の詳細な説明する。
第1図は、本発明の金属被覆過程を示す図である。また
、第2図はスパッタエツチングおよび高周波バイアスス
パッタリングを行なう装置を示す。
なお、ここでは皮膜を構成する物質として金属を用いた
場合につぎ説明する。金属以外を使用した場合も同様に
取扱うことができる。
第1図(a)は基板、例えばポリイミド等の高分子フィ
ルムを示す。まず、前処理として洗剤又は有機溶剤を使
うて高分子フィルム表面の油脂弁等を除く。ざらに、水
分を除去できる温度にて真空乾燥を行ないフィルムの吸
着水分を取り除く。
次に、面処理を受けた高分子フィルムは第2図に示すよ
うなスパッタエツチングおよび高周波バイアススパッタ
リングが出来る装置に入れられ排気される。そして、第
1図(b)に示すように、^分子フィルムがエツチング
され銅等の金属がわずかに堆積する条件にて、高分子フ
ィルムをエツチングするとともに、付着力の弱い粒子を
再スパツタし付着力の強い粒子を堆積させる。このエツ
チングおよびスパッタリングは、RFバイアス電位をv
b、スパッタリングターゲット電位をVtとして、Vb
 /Vtを目安に制御することにより行なわれる。
次に、第1図(b)において堆積した金属を核としてV
b /Vtを前記の第1図[))の場合より小さくして
、段差被覆を損うことなく、エツチングされた高分子フ
ィルムの突起部の先端付近まで金属を堆積させる。これ
により、第1図(C)のように膜面はうろこ状の金属に
覆われた状態になる。
さらに、気密性をもたらすためにVb /Vtを小さく
またはゼロにし、ハイレートにて金属を堆積させること
により、第1図(d)のような緻密かつ平坦な金属皮膜
を得る。
ここでVb /Vtは、スパッタリングカソードの種類
によって堆積速度が違うため、装置に合わせて変える必
要がある。もちろんVb /Vtを連続に変化させても
よい。
さらに、エツチングされた高分子フィルムの突起が高く
て緻密である場合には、第1図(b)および(C)にお
いてシャドウ効果により凹部の被覆が出来なくなる。ま
た、突起が低くかつまばらである場合はフィルムエツチ
ングする効果が失なわれる。従って、密着性および段差
被覆性をよくするためには、突起高さは1μm以下でか
つ突起間が1μm以下となるようエツチングすることが
望ましい。また、突起高さおよび突起間が0.01μm
を下回ると密着力はそれ程向上しないので、0.01μ
m以上となるようエツチングすることが望ましい。
さらに、10μm以上の金属皮膜を得るためには、電解
あるいは無電解メッキを利用することも可能である(第
1図(e))。
[実施例1 以下、本発明を実施例に基づき説明する。
m上 回路基板の素材となる基板として高分子フィルムである
ポリイミドを用い、上述の方法によりポリイミド上にC
uの金属皮膜を形成した例を示す。
まず、逆スパツタあるいは高周波バイアススパッタの出
来る装置にCUツタ−ットおよびポリイミド基板を設置
し、IX 10”8 torrまで排気後、アルゴンガ
ス導入により2X10°2 tOrrになるように調整
する。
次に1段目として、スパッタリングパワー90ワツト、
RFバイアス200ワットで30分間処理する。
このときターゲット電位Vt −−600Vdc、バイ
アス電位Vb −−400Vdcトなり、Vb /Vt
 −0,67で、第1図(b)のようになる。さらに、
2段目として、スパッタリングパワー30ワツト、RF
バイアス40ワットで30分間処理する。このとき、V
t =−600Vdc、 Vb =−100Vdcとな
り、Vb /Vt = 0.17である。さらに、3段
目としてにスパッタリングパワー 1キロワツト、RF
バイアスなり、 (Vb /Vt W O) t’、3
7秒間処理し、厚さ6000人の皮膜を被着する。最後
に4段目として、電気メッキで3A/ds2にて60分
間処理し、Cu厚さを35μmとなるようにした。
大1」しし 実施例1において、CuターゲットをAjターゲットに
かえ、スパッタ条件を同じにして3段目まで処理し、さ
らに従来のスパッタ法によりNi皮膜を2000人厚さ
まで形成した後、電気メッキによりNiを10μm被着
した。
実施例3 実施例1において、ポリイミドを青板ガラスにかえ、C
u皮膜を実施例1と全く同じ条件で被着形成した。
上記実施例1〜3で得られた回路基板は、高分子フィル
ムと金属の界面の凹凸により光が吸収され、メッキ法や
従来の真空蒸着法、スパッタリング法によって得られる
回路基板よりも高分子フィルム側が黒くなる。本実施例
の回路基板はこの黒さを目処に製造した。
LLL 比較例1として、ポリイミド上にCLIの金属皮膜を、
無電解メッキ後電解メッキを行なう方法にて形成した。
Cu皮膜の厚さは、上記実施例と同様に35μmとなる
ようにした。
裏車」」− 比較例2として、ポリイミド上にCuの金属皮膜を、従
来のスパッタリング法にて形成した。
CLI皮膜は、上記実施例と同様に、ドライプロセスに
てまず5000人の厚さのC1皮膜を形成した後、電解
メッキを行ない全体で35μmの厚さとなるようにした
裏±fl 比較例3として、ポリイミド上にCuの金属皮膜を、ポ
リイミドをエツチングしない従来のバイアス・スパッタ
リング法にて形成した。Cu皮膜は、上記実施例と同様
に、ドライプロセスにてまず5000人の厚さのCu皮
膜を形成した後、電解メッキを行ない全体で35μmの
厚さとなるようにした。
堤μi 比較例4として、ポリイミド上にAUの金属皮膜を従来
のスパッタリング法にて5000人形成し、次に同じよ
うに従来のスパッタリング法でNi皮膜を2000人の
厚さで形成した復、Niメッキを行ない全1体で10μ
mの厚さとなるようにした。
11九i 比較例5として、青板ガラス上にCLIの金属皮膜を従
来のスパッタリング法で厚さ5000人まで形成し、さ
らに電解メッキを行ないC,u皮膜の厚さを35μmと
なるようにした。
11L 上記実施例1〜3および比較例1〜5の基板につき、ビ
ール(剥離)強度および耐熱性、耐湿性を測定した。な
お、測定の条件は以下のようなものとした。
条件A:常態ビール 条件3:260℃大気中に30分間放置条件C:350
℃大気中に30分間放置条件D:50℃、相対一度95
%で10日間放置条件E:260℃の半田浴に10分間
浸す第1表に特性の評価の結果を示す。
第  1  表 第1表より、無電解メッキ後電解メッキを行なう方法(
比較例1)では常態ビール強度はあるが、耐熱性が全く
ないことが分る。また、従来のスパッタリング法(比較
例2)では耐熱性はあるがビール強度が弱い。さらに、
ポリイミドをエツチングしない従来のバイアス・スパッ
タリング法(比較例3)は、比較例2に比べてさほど違
いはない。
これら比較例に比べ、実施例1は本発明によりエツチン
グ時の条件を変化させポリイミド側の黒さを変化させた
もので、耐熱性および耐湿性に優れており、後工程のエ
ツチング、メッキおよび熱処理等に対して充分な剥離強
度をもっている。
また、金属皮膜がAJの場合(実施例2、比較例4)に
ついても同様に常態のビール0.3ka/IJであった
のが2.Oka/υと向上し、さらにガラス基板にCu
皮膜を形成する場合(実施例3、比較例5)については
、全く付着力のなかったのが、ビール試験において、1
.Oka/cIRにてガラスが破壊する程に強い付着力
をもつようになった。
以上のように、本発明は積層する界面の構造を制御する
ことにより密着力の向上を図るものであるから、窒化ホ
ウ素、窒化アルミニウム基板等の無機物の基板に金属膜
を形成する際の密着力の強化にも利用することが出来る
。さらに、下地が薄膜であってもよい。
[発明の効果] 以上説明したように、本発明によれば、高分子フィルム
等の基板と金属等の皮膜との界面の状態を制御すること
ができるので、皮膜が薄い回路基板、また高密着性かつ
高耐熱性を有するプリント回路基板を製造することがで
き、また得ることができる。
【図面の簡単な説明】
第1図は、本発明の金属被覆過程を示す図、第2図は、
スパッタエツチングおよび高周波バイアススパッタリン
グを行なう装置を示す図である。 特許出願人 三井金属鉱業株式会社 代 理 人  弁理士  伊東辰雄 代 理 人  弁理士  伊東哲也 第1図 第2図 手続補正書(自発) 昭和62年4月2日 特許庁長官  黒 1)明 雄 殿 7、事件の表示 昭和62年 特 許 願 第15998号2、発明の名
称 回路基板およびその製造方法 3、補正をする者 事件との関係  特 許 出 願 大 作 所 東京都中央区日本橋室町二丁目1番1号名 称
 (618)三井金属鉱業株式会社代表者 真島公三部 4、代理人〒105 住 所 東京都港区虎ノ門二丁目8番1号虎ノ門電気ビ
ル 電話(501)93705、補正の対象 明aS中、[特許請求の範囲の欄」 6、補正の内容 別添のとおり 別紙 特許請求の範囲 [1,不均一エツチングにより表面が凹凸状に加工され
た基板の凹部に、皮膜を構成する物質よりなる付着力の
強い粒子が選択的に被着され、さらに該皮膜が平坦化さ
れながら堆積されていることを特徴とする回路基板。 2、前記基板が、ポリイミドまたはガラスからなる特許
請求の範囲第1項記載の回路基板。 3、前記皮膜が、銅またはアルミニウムからなる特許請
求の範囲第1項または第2項記載の回路基板。 4、前記皮膜が、1種または2種以上の皮膜をパターニ
ングして積層したものである特許請求の範囲第1項、第
2項または第3項記載の回路基板。 5、前記皮膜が、メッキによりさらに堆積される特許請
求の範囲第1項、第2項、第3項または第4項記載の回
路基板。 6、基板の表面を不均一エツチングにより凹凸状に加工
し、高周波バイアススパッタリングにより該凹部に皮膜
を構成する物質よりなる付着力の強い粒子を選択的に被
着させ、さらに該皮膜を平坦化させながら堆積させたこ
とを特徴とする回路基板の製造方法。 7、前記高周波バイアススパッタリングにおいて、前記
ターゲット電位に対する基板のバイアス電位の比率を段
階的または連続的に減少させることにより、前記不均一
エツチングと皮膜を構成する物質よりなる付着力の強い
粒子の被着とを行なう特許請求の範囲第6項記載の回路
基板の製造方法。 8、前記皮膜が、メッキによりさらに堆積される特rf
4f5求の範囲第6項または第7項記載の回路基板の製
造方法。」

Claims (1)

  1. 【特許請求の範囲】 1、不均一エッチングにより表面が凹凸状に加工された
    基板の凹部に、皮膜を構成する物質よりなる付着力の強
    い粒子が選択的に被着され、さらに該皮膜が平坦化され
    ながら堆積されていることを特徴とする回路基板。 2、前記基板が、ポリイミドまたはガラスからなる特許
    請求の範囲第1項記載の回路基板。 3、前記皮膜が、銅またはアルミニウムからなる特許請
    求の範囲第1項または第2項記載の回路基板。 4、前記皮膜が、1種または2種以上の皮膜をパターニ
    ングして積層したものである特許請求の範囲第1項、第
    2項または第3項記載の回路基板。 5、前記皮膜が、メッキによりさらに堆積される特許請
    求の範囲第1項、第2項、第3項または第4項記載の回
    路基板。 6、基板の表面を不均一エッチングにより凹凸状に加工
    し、高周波バイアススパッタリングにより該凹部に皮膜
    を構成する物質よりなる付着力の強い粒子を選択的に被
    着させ、さらに該皮膜を平坦化させながら堆積させたこ
    とを特徴とする回路基板の製造方法。 7、前記高周波バイアススパッタリングにおいて、前記
    基板のバイアス電位に対するターゲット電位の比率を段
    階的または連続的に減少させることにより、前記不均一
    エッチングと皮膜を構成する物質よりなる付着力の強い
    粒子の被着とを行なう特許請求の範囲第6項記載の回路
    基板の製造方法。 8、前記皮膜が、メッキによりさらに堆積される特許請
    求の範囲第6項または第7項記載の回路基板の製造方法
JP62015998A 1987-01-28 1987-01-28 回路基板の製造方法 Expired - Lifetime JPH0740637B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62015998A JPH0740637B2 (ja) 1987-01-28 1987-01-28 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62015998A JPH0740637B2 (ja) 1987-01-28 1987-01-28 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS63185091A true JPS63185091A (ja) 1988-07-30
JPH0740637B2 JPH0740637B2 (ja) 1995-05-01

Family

ID=11904309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62015998A Expired - Lifetime JPH0740637B2 (ja) 1987-01-28 1987-01-28 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0740637B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719128A (en) * 1980-07-10 1982-02-01 Nomura Tokin:Kk Preparation of mold for continuous casting
JPS59154093A (ja) * 1983-02-23 1984-09-03 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン 合成材料製基板上に接着性金属層を作る方法
JPS607191A (ja) * 1983-06-24 1985-01-14 三容真空工業株式会社 回路基板の製造方法及びその装置
JPS61177793A (ja) * 1985-02-01 1986-08-09 株式会社フジクラ 耐熱性フレキシブルプリント基板の製造方法
JPS61177792A (ja) * 1985-02-01 1986-08-09 株式会社フジクラ フレキシブルプリント基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719128A (en) * 1980-07-10 1982-02-01 Nomura Tokin:Kk Preparation of mold for continuous casting
JPS59154093A (ja) * 1983-02-23 1984-09-03 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン 合成材料製基板上に接着性金属層を作る方法
JPS607191A (ja) * 1983-06-24 1985-01-14 三容真空工業株式会社 回路基板の製造方法及びその装置
JPS61177793A (ja) * 1985-02-01 1986-08-09 株式会社フジクラ 耐熱性フレキシブルプリント基板の製造方法
JPS61177792A (ja) * 1985-02-01 1986-08-09 株式会社フジクラ フレキシブルプリント基板の製造方法

Also Published As

Publication number Publication date
JPH0740637B2 (ja) 1995-05-01

Similar Documents

Publication Publication Date Title
US4582564A (en) Method of providing an adherent metal coating on an epoxy surface
US4444848A (en) Adherent metal coatings on rubber-modified epoxy resin surfaces
US5308463A (en) Preparation of a firm bond between copper layers and aluminum oxide ceramic without use of coupling agents
US4402998A (en) Method for providing an adherent electroless metal coating on an epoxy surface
TWI450816B (zh) A polyimide complex coated with a metal, a method for producing the composite, and a manufacturing apparatus for the composite
US7507434B2 (en) Method and apparatus for laminating a flexible printed circuit board
US4068022A (en) Methods of strengthening bonds
US5217589A (en) Method of adherent metal coating for aluminum nitride surfaces
CN111876728A (zh) 一种金锡合金薄膜的制备方法
JPH06120630A (ja) プリント配線基板用の銅箔
JPS62171187A (ja) 印刷回路板の製造方法
JPH0463838B2 (ja)
TWI510673B (zh) 2-layer flexible substrate and manufacturing method thereof
KR20120053195A (ko) 내열접착력을 개선한 연성회로기판용 동박 적층 구조체 및 그의 제조방법
US6248958B1 (en) Resistivity control of CIC material
JPH02166294A (ja) メッキ付き基材
JP2003506577A (ja) スパッタリング法
JPS63185091A (ja) 回路基板の製造方法
US6235411B1 (en) Process for coating a substrate with metallic layer
US5028306A (en) Process for forming a ceramic-metal adduct
KR20210106811A (ko) 연성회로기판 적층구조체의 제조방법 및 제조장치
JPH04267597A (ja) フレキシブルプリント配線板の製造方法
KR20060122593A (ko) 접착제가 없는 연성금속 적층판 및 그 제조방법
US20230187338A1 (en) Laminated body and laminated body manufacturing method
JP2802181B2 (ja) セラミック回路板における導体膜の形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term