JPS63181328A - Manufacture of semiconductor substrate - Google Patents

Manufacture of semiconductor substrate

Info

Publication number
JPS63181328A
JPS63181328A JP1352387A JP1352387A JPS63181328A JP S63181328 A JPS63181328 A JP S63181328A JP 1352387 A JP1352387 A JP 1352387A JP 1352387 A JP1352387 A JP 1352387A JP S63181328 A JPS63181328 A JP S63181328A
Authority
JP
Japan
Prior art keywords
silicon
silicon dioxide
substrate
etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1352387A
Other languages
Japanese (ja)
Inventor
Masakazu Kimura
正和 木村
Masako Tokuyama
徳山 理子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1352387A priority Critical patent/JPS63181328A/en
Publication of JPS63181328A publication Critical patent/JPS63181328A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable a single-crystal silicon film of good quality to be obtained by selectively removing only the silicon substrate by polishing after removing only the silicon by etching the silicon dioxide. CONSTITUTION:After depositing a silicon nitride film 1 of a predetermined thickness on a P-type silicon substrate 2, the silicon nitride film 1 is patterned, and grooves 3 are formed in desired positions on the silicon substrate 2 by a dry etching. Then, after forming a silicon dioxide 4 of a predetermined thickness by steam oxidation, the silicon nitride film 1 is removed. Subsequently, after etching the surface of the silicon dioxide 4 so that it is somewhat recessed from the surface of the silicon substrate 2, the substrate 2 surface is polished to a planar surface. With this, a single-crystal silicon film of good crystallizability can be formed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板の製造法に関し、特に1絶縁体上に
単結晶シリコン層を形成するための半導体基板の製造法
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor substrate, and more particularly to a method for manufacturing a semiconductor substrate for forming a single crystal silicon layer on an insulator.

〔従来の技術〕[Conventional technology]

二酸化シリコン(5iOz )のような絶縁体上に単結
晶シリコン膜を形成する(80I形成)技術は、LSI
の高速化、三次元化を実現するための重要な技術の一つ
となっている。
The technology of forming a single crystal silicon film (80I formation) on an insulator such as silicon dioxide (5iOz) is used for LSI
It is one of the important technologies for realizing high-speed and three-dimensional images.

この・80I形成法の一つとして、単結晶シリコン上で
のエピタキシャル成長を二酸化シリコン上にまで伸ばす
ことによシ、二酸化シリコン上に単結晶シリコン膜を形
成する手法が知られている。
As one of the 80I formation methods, a method is known in which a single crystal silicon film is formed on silicon dioxide by extending epitaxial growth on single crystal silicon to silicon dioxide.

種子結晶としての単結晶シリコン領域から二酸化シリコ
ン上に向っての横方向への単結晶シリコン膜の成長を促
すとき、二酸化シリコンと単結晶シリコンとの段差が大
きいと質の良い単結晶シリコン膜が二酸化シリコン上に
は形成されない。このため、二酸化シリコンとシリコン
との段差をなくすことが必要となる。即ち、基板表面が
平坦になるように二酸化シリコンを所望の位置に埋め込
む技術が要求される。ところで、基板表面が平坦忙なる
ように二酸化シリコンを埋め込む技術は、従来、例えば
エッチバック法と呼ばれる方法が用いられてきた。
When promoting the growth of a single crystal silicon film in the lateral direction from a single crystal silicon region as a seed crystal toward silicon dioxide, if the step difference between silicon dioxide and single crystal silicon is large, a high quality single crystal silicon film will not be formed. Not formed on silicon dioxide. Therefore, it is necessary to eliminate the level difference between silicon dioxide and silicon. That is, a technique is required to embed silicon dioxide in desired positions so that the substrate surface is flat. By the way, as a technique for embedding silicon dioxide so that the surface of the substrate is flat, a method called an etch-back method, for example, has conventionally been used.

第2図は、エッチバック法を用いて二酸化シリコンを埋
め込む方法の一例を示したものである。
FIG. 2 shows an example of a method of embedding silicon dioxide using an etch-back method.

シリコン基板7の表面に窒化シリコン膜5を選択的に被
覆したのち、溝6を形成する(第2図(a))。
After selectively covering the surface of the silicon substrate 7 with a silicon nitride film 5, grooves 6 are formed (FIG. 2(a)).

然るのち、酸化することKより、二酸化シリコン8を形
成する(第2図(b))。そして、その上にレジスト膜
9を厚く塗布して表面をほぼ平坦にしく第2図(C) 
’) 、然るのち、レジスト膜9の表面から第2図(d
)、 (5りのよう九一様にエッチバックすることによ
り、二酸化シリコン8がシリコン基板7に埋め込まれた
表面が平坦な基板が得られる。
Thereafter, silicon dioxide 8 is formed by oxidizing K (FIG. 2(b)). Then, a resist film 9 is thickly applied on top of it to make the surface almost flat as shown in Fig. 2(C).
'), and then from the surface of the resist film 9 as shown in FIG.
), (By etching back in a uniform manner as shown in FIG. 5, a substrate with a flat surface in which silicon dioxide 8 is embedded in the silicon substrate 7 can be obtained.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の技術ではレジスト膜を塗布して表面を平
坦にするが、第2図(b)IC示した工程での二酸化シ
リコン膜とシリコンとの段差が大きいとレジスト膜の表
面は完全には平坦にならず、エッチパックしたのちも表
面の凹凸は存在する。また、エッチパックを行なう際に
は、通常、イオンの入射角やエツチングガスを選ぶこと
によってレジメト膜と二酸化シリコン膜のエツチング速
度を調節するが、2つの速度を等しくすることは容易で
はない。第2図(d)は、レジスト膜9と二酸化シリコ
ン膜8の2種類が表面に存在するエッチバック途中の状
態を示しているが、第2図(e)のような状態にするに
は更にエツチングを進めてレジスト膜9の下のシリコン
面を露出させねばならず、結局シリコン、二酸化シリコ
ン、レジスト膜の3者のエツチング速度を調節しなけれ
ばなら々い。
In the conventional technique described above, a resist film is applied to flatten the surface, but if there is a large step difference between the silicon dioxide film and silicon in the process shown in FIG. 2(b) IC, the surface of the resist film may not be completely flattened. It is not flat, and even after etch-packing, the surface remains uneven. Furthermore, when performing an etch pack, the etching rates of the regimen film and the silicon dioxide film are usually adjusted by selecting the incident angle of ions and the etching gas, but it is not easy to make the two rates equal. FIG. 2(d) shows a state during etchback where two types of resist film 9 and silicon dioxide film 8 are present on the surface, but it takes more time to achieve the state shown in FIG. 2(e). The etching process must be carried out to expose the silicon surface under the resist film 9, and ultimately the etching speed of the silicon, silicon dioxide, and resist film must be adjusted.

以上の理由から、従来の方法では制御性良く二酸化シリ
コンとシリコン面との段差を100OX以下にするとと
は困難である。このため、二酸化シリコンとシリコンと
の段差が殆んど無い状態に二酸化シリコンを基板表面に
制御性良く埋め込む技術が要求される。
For the above reasons, it is difficult to reduce the level difference between the silicon dioxide and the silicon surface to 100 OX or less with good controllability using conventional methods. Therefore, a technique is required for embedding silicon dioxide into the substrate surface with good controllability in a state where there is almost no difference in level between the silicon dioxide and the silicon.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体基板製造法は、シリコン基板の一主面に
選択的に二酸化シリコン領域を形成する工程と、この二
酸化シリコン領域のみを選択的に除去して、二酸化シリ
コン領域の表面位置が、シリコン基板の一主面の表面位
置よりも低くなるようにする工程と、ボリラングにより
シリコン基板のみを選択的に除去する工程とを有してい
る。
The semiconductor substrate manufacturing method of the present invention includes a step of selectively forming a silicon dioxide region on one main surface of a silicon substrate, and selectively removing only this silicon dioxide region so that the surface position of the silicon dioxide region is The method includes a step of making the surface position lower than the surface position of one principal surface of the substrate, and a step of selectively removing only the silicon substrate using a boli run.

〔作用〕[Effect]

前述したように、本発明では二酸化シリコンのみの除去
とシリコンのみの除去の2つからなる工程を用いる。
As mentioned above, the present invention uses a two-step process of removing only silicon dioxide and removing only silicon.

二酸化シリコンのみを除去するにはエツチングを用いる
。二酸化シリコンのみを選択的にエツチングする具体的
手段として、例えば沸化水素(HF)の水溶液中でエツ
チングする方法あるいはCHF。
Etching is used to remove only silicon dioxide. A specific method for selectively etching only silicon dioxide is, for example, a method of etching in an aqueous solution of hydrogen fluoride (HF) or CHF.

Kよるドライエツチング法が用いられる。このようなエ
ツチング工程によシュ酸化シリコン表面位置がシリコン
表面位置よシも低くなるようにしておく。
A dry etching method using K is used. Through this etching process, the silicon oxide surface position is made to be lower than the silicon surface position.

次に凸状態となっているシリコンのみを選択的に除去す
る。これKはポリラングを用いる。例えば、ボリラング
液としてアミン水溶液を用いることKよシシリコンと二
酸化シリコンのポリラング速度比を50以上の大きな値
にできる。
Next, only the silicon in the convex state is selectively removed. This K uses a poly run. For example, by using an amine aqueous solution as the polylang solution, the polylang velocity ratio between silicon and silicon dioxide can be increased to a large value of 50 or more.

二酸化シリコンのみを選択的にエツチングする工程にお
いて、二酸化シリコンとシリコンとの表面段差を例えば
±100Aとなるようにするのはその制御性の点で容易
ではない。然しなから、二酸化シリコンの表面位置がシ
リコンの表面位置に比べてθ〜1000A程度低くなる
ようにするのは容易である。二酸化シリコンのエツチン
グ工程で例えばウェーハ毎に表面段差が0〜100OX
とばらついても、シリコンのみを選択的に除去するポリ
ラング工程では、二酸化シリコンのボリラング速度がシ
リコンのポリラング速度より極端に小さいため、このボ
リラング前の表面段差のばらつきに影響されずにボリラ
ング後のシリコンと二酸化シリコンとの段差を200A
程度に小さくすることは容易である。
In the step of selectively etching only silicon dioxide, it is not easy to control the surface level difference between silicon dioxide and silicon to, for example, ±100A. However, it is easy to make the surface position of silicon dioxide to be about θ˜1000 A lower than the surface position of silicon. For example, in the silicon dioxide etching process, the surface level difference for each wafer is 0 to 100OX.
In the polyrang process, which selectively removes only silicon, the polyrang speed of silicon dioxide is extremely lower than that of silicon. The difference in level between and silicon dioxide is 200A.
It is easy to make it as small as possible.

本発明は、このような手段を用いることにより、表面の
平坦化に際して、制御性を従来よりも著しく容易なもの
とし、かつ従来達成することが困難であっ九、極めて平
坦な表面を実現化しようとするものである。
By using such means, the present invention aims to make the controllability significantly easier than before when flattening a surface, and to realize an extremely flat surface, which has been difficult to achieve in the past. That is.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の第1、第2の各実施例に共通の製造工
程を示す縦断面図である。
FIG. 1 is a longitudinal cross-sectional view showing a manufacturing process common to each of the first and second embodiments of the present invention.

〔第1の実施例〕 第1回(a)K示すように、比抵抗100口のP型シリ
コン基板2上K100OAの厚さの窒化シリコン(Si
3N4 )膜1を通常の化学気相堆積(CVD)法で堆
積したのち、窒化シリコン膜1のパターニングを行い、
さらにドライエツチングによシリコン基板2上の所望の
位置に溝3を形成する。溝の大きさとしてlti 10
 μm s長さ20μm、深さ0.2μms溝分離領域
として3μmを用いた。
[First Example] As shown in Part 1 (a), a silicon nitride (Si
3N4) After depositing the film 1 by the usual chemical vapor deposition (CVD) method, patterning the silicon nitride film 1,
Furthermore, a groove 3 is formed at a desired position on the silicon substrate 2 by dry etching. lti 10 as groove size
A length of 20 μm and a depth of 0.2 μm was used as the groove separation region of 3 μm.

次に第1図(b)に示すようにスチーム酸化により0.
6μmの厚さの二酸化シリコン4を形成したのち、窒化
シリコン膜1を除去する。
Next, as shown in FIG. 1(b), steam oxidation is performed to reduce the temperature to 0.
After forming silicon dioxide 4 with a thickness of 6 μm, silicon nitride film 1 is removed.

次に第1図(C)K示すよう[2モルチの沸化水素水を
用いて二酸化シリコン40表面をエツチングし、シリコ
ン基板2の表面よシもややへこんだ状態にする。本実施
例ではへこみ量が200A〜1500Aの範囲に入るウ
ェーハを10枚作成した。
Next, as shown in FIG. 1(C)K, the surface of the silicon dioxide 40 is etched using 2 ml of hydrogen fluoride water, so that the surface of the silicon substrate 2 is also slightly depressed. In this example, 10 wafers were produced with a dent amount in the range of 200A to 1500A.

次K、第1図(d)に示すようK、このような基板表面
をボリラングすることにより、平坦な表面状態にする。
Next, as shown in FIG. 1(d), the surface of the substrate is made flat by boring.

前述した10枚のウェーハを一度にボリラングした。ボ
リラングでは、研摩液として、アミン水溶液を用いs 
 100gr/(−の圧力を印加した。この方法により
、シリコンと二酸化シリコン表面の段差をいずれのウェ
ーハでも200A以下という極めて平坦な状態に二酸化
シリコンを埋め込むことができた。
The 10 wafers described above were run at one time. Bolirang uses an amine aqueous solution as the polishing liquid.
A pressure of 100 gr/(-) was applied. By this method, it was possible to embed silicon dioxide into an extremely flat state in which the level difference between the silicon and silicon dioxide surfaces was 200 A or less in all wafers.

本実施例では、二酸化シリコンを形成する場合に溝を形
成してから局部酸化を施したが溝を形成せずに局部酸化
を施して二酸化シリコンを形成した場合、即ち表面段差
がよシ大きい場合でも、本発明の方法によシ表面段差を
200A以下忙することができた。
In this example, when forming silicon dioxide, grooves were formed and then local oxidation was performed, but when silicon dioxide was formed by local oxidation without forming grooves, that is, when the surface level difference was large. However, by the method of the present invention, the surface level difference could be reduced to less than 200A.

〔第2の実施例〕 第1の実施例で示したのと同様な方法で、基板面上の所
望の位置に1所望の大きさを有する厚さ0.6μmの二
酸化シリコンを形成する(第1図(b))。
[Second Example] Silicon dioxide with a thickness of 0.6 μm and a desired size is formed at a desired position on the substrate surface by a method similar to that shown in the first example. Figure 1 (b)).

次に、第1図(C)に示すように、CHF3を用いたプ
ラズマエツチングたより、二酸化シリコン40表面を除
去して二酸化シリコン40表面がシリコン表面よりもや
やへこんだ状態にする。このプラズマエツチングではC
HF3にH2を添加し、CHF、とH2のガス流量比を
2=1とした。この方法によシ二酸化シリコン表面をシ
リコン表面よりも1000人へこませた。次に、第1図
(d)に示すように、第1の実施例で述べたと全く同様
なボリシ/グ方法によシリコン基板のみを除去して、表
面を平坦にする。ポリシング後のシリコンと二酸化シリ
コンとの表面段差は200Aであった。
Next, as shown in FIG. 1C, the surface of the silicon dioxide 40 is removed by plasma etching using CHF3, so that the surface of the silicon dioxide 40 is slightly depressed than the silicon surface. In this plasma etching, C
H2 was added to HF3, and the gas flow rate ratio of CHF and H2 was set to 2=1. By this method, the silicon dioxide surface was depressed by 1000 degrees below the silicon surface. Next, as shown in FIG. 1(d), only the silicon substrate is removed by the same polishing method as described in the first embodiment to flatten the surface. The surface level difference between silicon and silicon dioxide after polishing was 200A.

〔発明の効果〕〔Effect of the invention〕

第1及び第2の実施例で具体的と示したように、本発明
では二酸化シリコンのみをエツチングする工程とシリコ
ンのみを除去する工程との2つの工程を用いることKよ
シ、二酸化シリコンを極めて平坦な状態でシリコン基板
表面に埋め込むことができる。具体的には、従来技術で
は1000X以下の平坦性は困難であったが、本発明の
方法では200八以下の平坦性を容易に得ることができ
る。
As specifically shown in the first and second embodiments, the present invention uses two steps: a step of etching only silicon dioxide and a step of removing only silicon. It can be embedded in the silicon substrate surface in a flat state. Specifically, although it was difficult to achieve flatness of 1000× or less with the conventional technique, flatness of 200× or less can be easily obtained with the method of the present invention.

更に、工程の制御性という観点からは、ボリラング時に
おいて、二酸化シリコンが存在すると、ボリラング速度
が極端に小さくなるため、ボリシ/グ時間を厳密に制御
しなくても所望の構造を極めて安定に製造できる。
Furthermore, from the viewpoint of process controllability, the presence of silicon dioxide during the voriranging process causes the voriranging speed to be extremely low, making it possible to produce the desired structure extremely stably even without strictly controlling the vorisi/g time. can.

このように、本発明によれば、二酸化シリコンを極めて
平坦な状態でシリコン基板表面に埋め込むことができる
ため、シリコン基板を種子結晶として、シリコン基板表
面領域から二酸化シリコン上へ単結晶シリコンを成長さ
せた場合、結晶性の良い単結晶シリコン膜が形成できる
As described above, according to the present invention, silicon dioxide can be buried in the silicon substrate surface in an extremely flat state. Therefore, single crystal silicon can be grown from the silicon substrate surface region onto the silicon dioxide using the silicon substrate as a seed crystal. In this case, a single crystal silicon film with good crystallinity can be formed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(d)は、本発明の第1、第2の実施例
における製造工程を示す縦断面図、第2図(a)〜(e
)は従来の製造工程を示す縦断面図である。 1.5・・・・・・窒化シリコンL2.7・・・・・・
シリコン基板、3.6・・・・・・溝、4,8・・・・
・・二酸化シリコン、9・・・招1回 躬2図
FIGS. 1(a) to (d) are longitudinal sectional views showing manufacturing steps in the first and second embodiments of the present invention, and FIGS. 2(a) to (e)
) is a longitudinal sectional view showing a conventional manufacturing process. 1.5...Silicon nitride L2.7...
Silicon substrate, 3.6...groove, 4,8...
・Silicon dioxide, 9...Invitation 1st year 2 diagram

Claims (1)

【特許請求の範囲】[Claims]  シリコン基板の一主面に選択的に二酸化シリコン領域
を形成する工程と、該二酸化シリコン領域のみを選択的
に除去して前記二酸化シリコン領域の表面位置が前記シ
リコン基板の一主面の表面位置よりも低くなるようにす
る工程と、ポリシングにより前記シリコン基板のみを選
択的に除去する工程とを有することを特徴とする半導体
基板製造法。
selectively forming a silicon dioxide region on one main surface of the silicon substrate; and selectively removing only the silicon dioxide region so that the surface position of the silicon dioxide region is lower than the surface position of the one main surface of the silicon substrate. 1. A method for manufacturing a semiconductor substrate, comprising: a step of reducing the amount of silicon substrate; and a step of selectively removing only the silicon substrate by polishing.
JP1352387A 1987-01-22 1987-01-22 Manufacture of semiconductor substrate Pending JPS63181328A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1352387A JPS63181328A (en) 1987-01-22 1987-01-22 Manufacture of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1352387A JPS63181328A (en) 1987-01-22 1987-01-22 Manufacture of semiconductor substrate

Publications (1)

Publication Number Publication Date
JPS63181328A true JPS63181328A (en) 1988-07-26

Family

ID=11835511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1352387A Pending JPS63181328A (en) 1987-01-22 1987-01-22 Manufacture of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPS63181328A (en)

Similar Documents

Publication Publication Date Title
US7063751B2 (en) Semiconductor substrate formed by epitaxially filling a trench in a semiconductor substrate with a semiconductor material after smoothing the surface and rounding the corners
JPS6340337A (en) Method of isolating integrated circuit
JPS6175540A (en) Making of integrated circuit
US6521510B1 (en) Method for shallow trench isolation with removal of strained island edges
US5424240A (en) Method for the formation of field oxide film in semiconductor device
US4886763A (en) Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench
US6153482A (en) Method for fabricating LOCOS isolation having a planar surface which includes having the polish stop layer at a lower level than the LOCOS formation
JPS59136943A (en) Element isolation process of semiconductor device
JPS63181328A (en) Manufacture of semiconductor substrate
JP2550601B2 (en) Method for manufacturing semiconductor device
US11769665B2 (en) Power device structures and methods of making
JPS60171737A (en) Manufacture of semiconductor device
TWI697958B (en) Methods for etch mask and fin structure formation
JPS63181329A (en) Manufacture of semiconductor substrate
JPS6388821A (en) Vapor growth method
US6225186B1 (en) Method for fabricating LOCOS isolation
KR20020049807A (en) Isolation method for a semiconductor device
JPH0258778B2 (en)
KR100632033B1 (en) Method for manufacturing shallow trench isolation layer of the semiconductor device
JPS61158158A (en) Manufacture of semiconductor device
Bindal et al. Fabrication of extremely thin silicon on insulator for fully-depleted CMOS applications
US6780774B2 (en) Method of semiconductor device isolation
JP2003152073A (en) Method for manufacturing semiconductor device
JPH0846032A (en) Manufacture of semiconductor device
JPH10214887A (en) Manufacture of semiconductor device