JPS63178910U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の１実施例の能動負荷回路の回
路図、第２図は第３図の従来技術における雑音低
減方法を示す回路の回路図、第３図は従来技術の
能動負荷回路とフオトダイオード前置増幅回路の
回路図、第４図は雑音源を示す等価回路図、第５
図は交流ＡＣ接地を基準にして雑音源を示す等価
回路図、第６図は１つの高電流増幅率トランジス
タと雑音源を示す回路図、第７図は雑音源をまと
めて示した等価回路図、第８図は本考案の別の実
施例の回路図である。 １０，１０Ａ：能動負荷回路、１２：応用回路
。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 次の(イ)〜(ヘ)より構成された能動負荷回路
   。 (イ) 第１端子。 (ロ) 第２端子。 (ハ) 第３端子。 (ニ) 前記第２端子に接続された第１抵抗端子
   と第２抵抗端子を有する第１バイアス抵抗。 (ホ) 第１コレクタ、第１エミツタと第１ベー
   スを有し、該第１エミツクが前記第１端子に接続
   され、該第１コレクタが前記第３端子に接続され
   た第１トランジスタ。 (ヘ) それぞれがそれぞれの第２コレクタ、第
   ２エミツタと第２ベースを有し、各々の前記第２
   エミツタは前記第１端子に接続され、各々の前記
   第２ベースは前記第１ベースと前記第２コレクタ
   の各々と前記第２抵抗端子に接続された複数の第
   ２トランジスタ。 ２ 次の(イ)〜(ト)より構成された能動負荷回路
   。 (イ) 直流電源端子。 (ロ) 電圧接地端子。 (ハ) 負荷端子。 (ニ) 第１、第２抵抗端子を有し、該第１抵抗
   端子が前記電圧接地端子に接続された 第１抵抗。 (ホ) 第３、第４抵抗端子を有し、該第３抵抗
   端子が前記直流電源端子に接続された第２抵抗。 (ヘ) 第１コレクタ、第１ベースと第１エミツ
   タを有し、該第１エミツタが前記第４抵抗端子に
   接続され、該第１コレクタが前記負荷端子に接続
   された第１トランジスタ。 (ト) それぞれがそれぞれの第２コレクタ、第
   ２ベースと第２エミツタを有し、各々の前記第２
   エミツタは前記第１エミツタに接続され、各々の
   前記第２ベースは前記第１ベースと前記第２コレ
   クタの各々と前記第２抵抗端子に接続された複数
   の第２トランジスタ。 ３ 次の(イ)〜(ト)より構成された能動負荷回路
   。 (イ) 直流電源端子。 (ロ) 電圧接地端子。 (ハ) 負荷端子。 (ニ) 第１、第２抵抗端子を有し、該第１抵抗
   端子が前記電圧接地端子に接続された第１抵抗。 (ホ) 第１コレクタ、第１ベースと第１エミツ
   タを有し、該第１エミツタが前記直流電源端子に
   接続され、該第１コレクタが前記負荷端子に接続
   された第１トランジスタ。 (ヘ) それぞれがそれぞれの第２コレクタ、第
   ２ベースと第２エミツタを有し、各々の前記第２
   エミツタが前記第１エミツタに接続され、前記第
   ２ベースの各々が前記第１ベースと前記第２コレ
   クタの各々と前記第２抵抗端子に接続された複数
   の第２トランジスタ。 (ト) 第３コレクタ、第３ベースと第３エミツ
   タを有し、該第３エミツタが前記第１エミツタに
   接続され、前記第３ベースが前記第１ベースに接
   続され、前記第３コレクタが前記電圧接地端子に
   接続された第３トランジスタ。