JPS6316944B2 - - Google Patents

Info

Publication number
JPS6316944B2
JPS6316944B2 JP54026501A JP2650179A JPS6316944B2 JP S6316944 B2 JPS6316944 B2 JP S6316944B2 JP 54026501 A JP54026501 A JP 54026501A JP 2650179 A JP2650179 A JP 2650179A JP S6316944 B2 JPS6316944 B2 JP S6316944B2
Authority
JP
Japan
Prior art keywords
image
scanning direction
circuit
pixel
coordinate position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54026501A
Other languages
Japanese (ja)
Other versions
JPS55118269A (en
Inventor
Koichi Ejiri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2650179A priority Critical patent/JPS55118269A/en
Publication of JPS55118269A publication Critical patent/JPS55118269A/en
Publication of JPS6316944B2 publication Critical patent/JPS6316944B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Editing Of Facsimile Originals (AREA)

Description

【発明の詳細な説明】 本発明は、画像を画素単位ごとに走査、サンプ
リングして得られたデジタル画像情報を演算処理
することによつて変倍画像を再生させる画像変倍
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image scaling method for reproducing a scaled image by performing arithmetic processing on digital image information obtained by scanning and sampling an image pixel by pixel.

従来、画像を画素単位で読取つてサンプリング
することにより得られたデジタル画像情報を変
倍、すなわち拡大(または縮小)させるには、例
えば特公昭53−39093号明細書中に開示されてい
るように、1画素ごとに必要な演算を順次行なつ
て画像全体を処理し、その画像全体の処理結果を
一時メモリに記憶させたのち、その内容を呼出し
て変倍画像を再生させる方式が採られている。
Conventionally, in order to change the magnification, that is, to enlarge (or reduce) digital image information obtained by reading and sampling an image pixel by pixel, there is a method as disclosed in Japanese Patent Publication No. 53-39093, for example. , the entire image is processed by sequentially performing the necessary calculations for each pixel, the processing results for the entire image are temporarily stored in memory, and the contents are recalled to reproduce the scaled image. There is.

このような従来方式によれば、デジタル画像を
変倍させるには、第1図に示すように、a位置に
ある画素をb位置で再度サンプリングさせれば、
結果として画像の変倍が達成されるという基本原
理にもとづき、以下に述べるような演算によつて
処理するようになつている。
According to such a conventional method, in order to change the magnification of a digital image, as shown in FIG. 1, the pixel at position a is sampled again at position b, and then
Based on the basic principle that scaling of the image is achieved as a result, processing is performed using the calculations described below.

いま、原画像の画素をF(i、j)で表わし、
そのピツチをpx、pyとし、変倍画像の画素をS
(k、l)で表わし、そのビツチをqx、qyとした
とき、変倍画素S(k、l)を囲む4つの原画像
の画素F(i、j)、F(i+1、j)、F(i、j
+1)、F(i+1、j+1)を用いて変倍画素S
(k、l)を表わす方法が利用されている。
Now, let the pixels of the original image be represented by F(i, j),
The pitches are p x and p y , and the pixels of the variable magnification image are S
(k, l), and let the bits be q x and q y , then the four original image pixels F(i, j) and F(i+1, j) surrounding the scaling pixel S(k, l) , F(i, j
+1), F(i+1, j+1) to change the magnification pixel S
A method of representing (k, l) is used.

すなわち、この方法にあつては、まず(i、
j)系と(k、l)系とを共通の直交座標系で表
わすために、次式にしたがつたパラメータ変換を
行なわせる。
That is, in this method, first (i,
In order to represent the j) system and the (k, l) system using a common orthogonal coordinate system, parameter transformation is performed according to the following equation.

Δx=qx/px、Δy=qy/py ……(1) xi=k・qx/px=k・Δx} ……(2) yj=l・qy/py=l・Δy i=〔xi〕、j=〔yi〕 ……(3) ただし、〔xi〕、〔yi〕は共通座標系(x、y)
におけるx、yをそれぞれ超えない最大の整数を
表わしている。
Δx=q x /p x , Δy=q y /p y ……(1) xi=k・q x /p x =k・Δx} ……(2) y j =l・q y /p y = l・Δy i=[x i ], j=[y i ]...(3) However, [x i ], [y i ] are common coordinate system (x, y)
represents the largest integer that does not exceed x and y, respectively.

このようなパラメータ変換後に、その共通座標
系(x、y)上での変倍画像の画素S(k、l)
を次式によつて求めるようにしている。
After such parameter conversion, the pixel S(k,l) of the variable scale image on the common coordinate system (x,y)
is calculated using the following formula.

S(k、l)=G(xi、yj)・F(i、j) +(Gxi+1、yj)・F(i+、j) +G(xi、yi+1)・F(i、j+1) +G(xi+1、yj+1)・F(i+1、j+1)
……(4) なお、(4)式において、G(xi、yj)、G(xi+1、
yj)、……、として利用されている関数は種々知
られているが、その一例を以下に示す。
S (k, l) = G (x i , y j )・F (i, j) + (Gx i +1, y j )・F (i+, j) + G (x i , y i +1)・F ( i, j+1) +G(x i +1, y j +1)・F(i+1, j+1)
...(4) In equation (4), G(x i , y j ), G(x i +1,
Various functions are known that are used as y j ), ..., and an example is shown below.

ここで、Kは規格化定数である。 Here, K is a normalization constant.

第2図はこのような従来の画像変倍方式を具体
的に実施させるための回路構成を示すもので、入
力光画像情報をイメージセンサ(光電変換器)1
によつて順次読取つた各画素の信号をバツフアメ
モリ2に送つて一時集合的に蓄積させ、画素信号
F(i、j)〜F(i+1、j+1)を記憶させた
のち、その記憶内容に応じて前記(1)式の計算を行
なわせる除算回路3および前記(2)、(3)式の計算を
行なわせる乗算回路4によつてパラメータ変換の
演算処理を行なわせ、次いでその演算結果を前記
(5)式計算のための減算回路5および絶対値演算回
路6、前記(4)式計算のための乗算回路7および加
算回路8に順次送つて変倍画像の画素S(k、l)
を算出し、その結果を原画像全面にわたつてバツ
フアメモリ9に記憶させて外部の出力装置(例え
ばプロツタ)に送出するように構成されている。
Figure 2 shows a circuit configuration for concretely implementing such a conventional image magnification method.
The signals of each pixel sequentially read by the buffer memory 2 are sent to the buffer memory 2 and temporarily stored collectively, and the pixel signals F(i, j) to F(i+1, j+1) are stored. Parameter conversion is performed by the division circuit 3 that calculates the equation (1) and the multiplication circuit 4 that calculates the equations (2) and (3).
(5) The pixel S(k, l) of the scaled image is sequentially sent to the subtraction circuit 5 and absolute value calculation circuit 6 for calculating the equation (4), and the multiplication circuit 7 and addition circuit 8 for calculating the equation (4).
is calculated, and the result is stored in a buffer memory 9 over the entire original image and sent to an external output device (for example, a plotter).

この際、変倍処理の前後において、1画像当り
の情報量が変化していることに着目すると、画像
読取りのためのクロツクAと演算処理のためのク
ロツクBとを変化させる必要があり、そのため一
般的な等速読取り、等速出力の入出力装置を用い
る場合にはバツフアメモリ9を大容量のものにし
なければならない。
At this time, if we focus on the fact that the amount of information per image changes before and after the scaling process, it is necessary to change clock A for image reading and clock B for arithmetic processing. If a general constant speed reading and constant speed output input/output device is used, the buffer memory 9 must have a large capacity.

本発明はこのような点を考慮してなされたもの
で、画像を画素単位で走査、サンプリングするこ
とによつて得られたデジタル画像信号を演算によ
つて変倍処理する際、入力するデジタル画像信号
の主走査方向のみを演算処理し、副走査方向は出
力装置(例えばプロツタ)の紙送り、または入力
側のイメージセンサ・スキヤナの走査速度を制御
することによつて変倍を実行させることにより、
出力側のメモリ容量を減少させ、かつ処理速度を
向上させることができるようにした画像変倍方式
を提供するものである。
The present invention has been made in consideration of the above points, and when a digital image signal obtained by scanning and sampling an image pixel by pixel is subjected to magnification processing by calculation, the input digital image is Only the main scanning direction of the signal is processed, and the sub-scanning direction is changed by controlling the paper feed of the output device (for example, a plotter) or the scanning speed of the image sensor/scanner on the input side. ,
The present invention provides an image scaling method that can reduce memory capacity on the output side and improve processing speed.

以下、添付図面を参照して本発明の一実施例に
ついて詳述する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the accompanying drawings.

第3図は本発明による画像変倍方式を具体的に
実施するための入出力装置の構成例を示すもの
で、コンタクトガラス10上にのせられた原稿面
11を照明用ランプ12で順次走査し、その反射
光をミラーM1,M2およびレンズLを介してイ
メージセンサ1に送つて読取つた画像情報(電気
信号)を画像処理回路13に送り、ここで変倍に
必要な信号処理および演算処理を行なわせたの
ち、その処理信号をプロツタ制御回路14および
紙送り制御回路15にそれぞれ送出してプロツタ
16および記録紙Pの紙送り装置17を適宜駆動
させるようにしている。なお、図中18は、前記
ミラーM2、レンズLおよびイメージセンサ1か
らなるスキヤナ走査装置の走査制御を行なうスキ
ヤナ制御回路を示している。
FIG. 3 shows an example of the configuration of an input/output device for concretely carrying out the image scaling method according to the present invention. , the reflected light is sent to the image sensor 1 via the mirrors M1, M2 and the lens L, and the read image information (electrical signal) is sent to the image processing circuit 13, where signal processing and arithmetic processing necessary for magnification are performed. After this, the processed signals are sent to the plotter control circuit 14 and the paper feed control circuit 15, respectively, to drive the plotter 16 and the paper feed device 17 for the recording paper P as appropriate. In the figure, reference numeral 18 indicates a scanner control circuit that performs scanning control of the scanner device comprising the mirror M2, lens L, and image sensor 1.

また、第4図は、例えば第3図に示すような入
出力装置を用いて本発明による画像変倍方式を実
行させるための画像処理のプロセスを示すもの
で、まず第1のプロセスにおいて主走査方向の値
px、qxを設定して変倍率セツトを行なわせ、第2
のプロセスでそのセツト値に応じて主走査方向の
縮小率Δxを算出させる。次いで、第3のプロセ
スで紙送りライン数を副走査方向のアドレスに等
しくするためにl=1とおき、第4のプロセスで
紙送りピツチをqyに設定し、第5、第6の各プロ
セスで変倍後の主走査方向のアドレスkを零に、
また主走査方向の座標xを零にする。次いで、第
7のプロセスでx=x+Δxとおいて第8のプロ
セスでi=〔x〕の演算を行なつてパラメータ変
換を行なわせたのち、変倍後の座標位置S(k、
l)を求めるために第9ないし第11のプロセスに
よつてそれぞれ必要な演算を順次行なわせる。次
に、第12および第13のプロセスによつてk=k+
1としたときk≧kmaxすなわちkが画像の最大
座標位置にあるか否かの判断を行なわせ、そうで
ないときには第7のプロセスからの処理をくり返
し行なわせる。次に、第14および第15のプロセス
によつてl=l+1としたときl≧1maxすなわ
ちlが画像の最大座標位置にあるか否かの判断を
行なわせ、そうでないときには前記第4のプロセ
スからの処理をくり返し行なわせ、最終的にこれ
らのプロセス処理を停止させることによつて完了
する。なお、このフローチヤートにおいて、内側
のループL1では1画素当り1サイクルの処理が
行なわれ、またその外側のループL2では1走査
ライン当り1サイクルの処理が行なわれることに
なる。なお、第11のプロセスで行なわれる演算式
において、Gはその各アドレス(D1、Fi)およ
び(D2、Fi+1)に対して予めメモリに記憶させた
内容を表わしており、その内容は例えば第6図に
示すように、K/D1・Fiなどのようにして与え
られるものである。
FIG. 4 shows an image processing process for executing the image scaling method according to the present invention using, for example, an input/output device as shown in FIG. direction value
Set p x and q x to set the variable magnification, and
In the process, the reduction rate Δx in the main scanning direction is calculated according to the set value. Next, in the third process, l = 1 is set to make the number of paper feed lines equal to the address in the sub-scanning direction, and in the fourth process, the paper feed pitch is set to q y , and each of the fifth and sixth In the process, the address k in the main scanning direction after scaling is set to zero,
Also, the coordinate x in the main scanning direction is set to zero. Next, in the seventh process, x=x+Δx, and in the eighth process, i=[x] is calculated to perform parameter conversion, and then the coordinate position S(k,
In order to obtain l), the ninth to eleventh processes sequentially perform necessary operations. Then, by the 12th and 13th processes k=k+
When it is set to 1, it is determined whether k≧kmax, that is, whether k is at the maximum coordinate position of the image, and if not, the processing from the seventh process is repeated. Next, in the 14th and 15th processes, when l=l+1, it is determined whether l≧1max, that is, whether l is at the maximum coordinate position of the image, and if not, the fourth process is performed. The process is completed by repeatedly performing the above processes and finally stopping these processes. In this flowchart, the inner loop L1 performs one cycle of processing per pixel, and the outer loop L2 performs one cycle of processing per scanning line. In addition, in the arithmetic expression performed in the 11th process, G represents the contents stored in memory in advance for each address (D 1 , Fi) and (D 2 , Fi +1 ), and the The contents are given, for example, as K/D 1 ·Fi, as shown in FIG.

また、第5図は以上説明した本発明による画像
変倍方式のプロセス処理を具体的に実行するため
の第3図の画像処理回路13の一構成例を示すも
ので、イメージセンサ1に送られてくる光画像情
報を遅延回路19に送つてここで入力情報の読取
り速度と処理速度とを調整するため一時集合的に
蓄積させる(バツフア機能)とともに、A・D変
換器20に送つてデジタル信号化されたのち、そ
の内容をレジスタ21に記憶させる。また、前述
した第4図の各プロセスを実行するための別系統
が組込まれており、外部から画像の変倍率を手動
によつて適宜設定したセツト信号(px、qx)が与
えられることにより前記第2のプロセス演算Δx
=qx/pxを行なう除算回路22と、同じく外部指
令(qy)に応じて前記第4のプロセスにしたがい
紙送りピツチqyを決定する紙送り信号発生回路2
3およびその出力を循環させながらカウントし
て、副走査方向の位置lを算出するカウンタ24
と、除算回路22の出力に応じて前記第7および
第8の各プロセス演算x=x+Δxおよびi=
〔x〕を順次行なわせる加算回路25、整数値変
換回路26と、その整数値変換回路26の出力を
カウントして主走査方向の位置kを算出するカウ
ンタ27と、そのカウンタ27出力および前記加
算回路25、整数値変換回路26の各出力に応じ
てx−i、x−i−1の減算をそれぞれ行なう減
算回路28と、その結果をそれぞれ絶対値にして
前記第9および第10の各プロセスを実行する絶対
値演算回路29と、その演算出力をサンプリング
する量子化回路30(変倍後の主走査方向の位置
でサンプリングすることになる)と、その量子化
出力(D1、D2)、前記シフトレジスタの記憶内容
(Fi、Fi+1)およびメモリ31に予め記憶された
内容(G)に応じて画素単位の変倍画像S(k、
l)を前記第11のプロセスにしたがつて算出する
加算回路32と、その加算回路32の出力および
前記カウンタ24,27の各出力に応じてプロツ
タを制御するプロツタ制御回路14と、前記紙送
り信号発生回路23の出力に応じて紙送り装置を
制御する紙送り制御回路15またはスキヤナ制御
回路18とによつて構成されている。なお、図中
ブロツクでは1画素ごとに1サイクルの処理が
なされ、またブロツクでは1走査ラインごとに
1サイクルの処理がなされるようになつており、
それぞれ変倍処理信号S(k、l)の出力速度で
処理されていればよく、各ブロツク,間にお
ける処理時間の遅延は問題とされなくなる。
Furthermore, FIG. 5 shows an example of the configuration of the image processing circuit 13 shown in FIG. The incoming optical image information is sent to the delay circuit 19, where it is temporarily stored collectively in order to adjust the reading speed and processing speed of the input information (buffer function), and is sent to the A/D converter 20 to be converted into a digital signal. After being digitized, the contents are stored in the register 21. In addition, a separate system for executing each of the processes shown in FIG. 4 described above is incorporated, and a set signal (p x , q x ) for manually setting the image magnification as appropriate is provided from the outside. The second process operation Δx
= q x / p
3 and a counter 24 that counts the output while circulating and calculates the position l in the sub-scanning direction.
According to the output of the division circuit 22, the seventh and eighth process operations x=x+Δx and i=
An addition circuit 25 that sequentially performs [x], an integer value conversion circuit 26, a counter 27 that counts the output of the integer value conversion circuit 26 to calculate the position k in the main scanning direction, and the output of the counter 27 and the addition A subtraction circuit 28 that performs subtraction of x-i and x-i-1 according to the respective outputs of the circuit 25 and the integer value conversion circuit 26, and each of the ninth and tenth processes that converts the results into absolute values. an absolute value calculation circuit 29 that executes the calculation, a quantization circuit 30 that samples its calculation output (sample will be sampled at a position in the main scanning direction after scaling), and its quantization output (D 1 , D 2 ) , a pixel-by - pixel scaled image S(k,
l) according to the eleventh process; a plotter control circuit 14 that controls the plotter according to the output of the adder circuit 32 and each output of the counters 24 and 27; and the paper feed. It is constituted by a paper feed control circuit 15 or a scanner control circuit 18 that controls the paper feed device according to the output of the signal generation circuit 23. In addition, in the block shown in the figure, one cycle of processing is performed for each pixel, and in the block, one cycle of processing is performed for each scanning line.
It suffices that each block be processed at the output speed of the variable-magnification processed signal S(k, l), and the delay in processing time between each block will not be a problem.

以上、本発明による画像変倍方式にあつては、
画像を画素単位で走査、サンプリングすることに
よつて得られたデジタル画像信号を外部からの変
倍指令に応じた演算によつて変倍処理する際に、
デジタル画像信号の主走査方向のみの演算処理を
行なわせ、副走査方向は出力側の記録紙の紙送り
または入力側における画像走査速度を制御するこ
とによつて変倍を実行させるようにしたもので、
従来の方式に比較して必要とするメモリの容量が
著しく減少するとともに演算内容も簡単になり、
しかもその処理速度が向上し、その実施化に際し
ては装置全体の構造が簡素化されるという優れた
利点を有している。
As described above, regarding the image scaling method according to the present invention,
When the digital image signal obtained by scanning and sampling the image pixel by pixel is subjected to scaling processing by calculation according to the scaling command from the outside,
A system in which arithmetic processing is performed only in the main scanning direction of the digital image signal, and scaling is performed in the sub-scanning direction by controlling the paper feed of the recording paper on the output side or the image scanning speed on the input side. in,
Compared to conventional methods, the amount of memory required is significantly reduced, and the calculation content is simplified.
Moreover, it has the excellent advantage that the processing speed is improved and the structure of the entire device is simplified when it is put into practice.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は画素単位による読取り画像の変倍例を
示す図、第2図は従来の画像変倍方式を実行させ
るための一構成例を示すブロツク図、第3図は本
発明の画像変倍方式を適用した画像入出力装置の
一実施例を示す簡略構成図、第4図は本発明の画
像変倍方式における演算処理のフローチヤート、
第5図はその演算処理を具体的に実行させるため
の一構成例を示すブロツク図、第6図はメモリに
予め記憶される内容の一例を示す図である。 1……イメージセンサ、11……原稿面、12
……走査用ランプ、13……画像処理回路、14
……プロツタ制御回路、15……紙送り制御回
路、18……スキヤナ制御回路、19……遅延回
路、20……A・D変換器、21……レジスタ、
22……除算回路、25,32……加算回路、2
6……整数値変換回路、27,24……カウン
タ、28……減算回路、29……絶対値演算回
路、30……量子化回路、31……メモリ、23
……紙送り信号発生回路。
FIG. 1 is a diagram showing an example of scaling a read image in pixel units, FIG. 2 is a block diagram showing an example of a configuration for executing a conventional image scaling method, and FIG. 3 is a diagram showing an example of image scaling according to the present invention. A simplified configuration diagram showing an embodiment of an image input/output device to which the method is applied, FIG. 4 is a flowchart of arithmetic processing in the image scaling method of the present invention,
FIG. 5 is a block diagram showing an example of a configuration for concretely executing the arithmetic processing, and FIG. 6 is a diagram showing an example of contents stored in advance in the memory. 1...Image sensor, 11...Document surface, 12
... Scanning lamp, 13 ... Image processing circuit, 14
... plotter control circuit, 15 ... paper feed control circuit, 18 ... scanner control circuit, 19 ... delay circuit, 20 ... A/D converter, 21 ... register,
22... Division circuit, 25, 32... Addition circuit, 2
6...Integer value conversion circuit, 27, 24...Counter, 28...Subtraction circuit, 29...Absolute value calculation circuit, 30...Quantization circuit, 31...Memory, 23
...Paper feed signal generation circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 予め設定された主走査方向の原画像の画素ピ
ツチpxと変倍画像の画素ピツチqxとにしたがつ
て変倍率Δxを算出する第1の手段と、記録紙の
送りライン数を副走査方向のアドレスに等しくす
るためにl=1とおき、記録紙の送りピツチqy
を設定する第2の手段と、変倍後の主走査方向の
アドレスkを零に、また主走査方向の座標xを零
にセツトする第3の手段と、x=x+Δxとおい
て主走査方向の画素位置i=[x]の演算をなし
てパラメータ変換を行なわせたのち、そのパラメ
ータ変換されたデータに基づく所定の演算処理に
よつて変倍後の座標位置S(k、l)を求める第
4の手段と、k=k+1としたときkが画像の最
大座標位置にあるか否かの判定を行ない、kが画
像の最大座標位置にない場合には前記第4の手段
をくり返し行なわせる第5の手段と、kが画像の
最大座標位置にある場合にl=l+1としたとき
lが画像の最大座標位置にあるか否かの判定を行
ない、lが画像の最大座標位置にない場合には前
記第2の手段からの処理をくり返し行なわせる手
段とをとるようにした画像変倍方式。
1. A first means for calculating a magnification ratio Δx according to a preset pixel pitch px of the original image in the main scanning direction and a pixel pitch qx of the variable magnification image, and a first means for calculating the number of feeding lines of the recording paper in the sub-scanning direction. In order to make it equal to the address of
a second means for setting the address k in the main scanning direction after scaling, a third means for setting the coordinate x in the main scanning direction to zero, and setting x=x+Δx in the main scanning direction. After calculating the pixel position i=[x] and performing parameter conversion, the coordinate position S(k, l) after scaling is determined by predetermined calculation processing based on the parameter-converted data. and a fourth means for repeatedly performing the fourth means, which determines whether or not k is at the maximum coordinate position of the image when k=k+1, and if k is not at the maximum coordinate position of the image. 5, and when k is at the maximum coordinate position of the image and l=l+1, it is determined whether l is at the maximum coordinate position of the image, and if l is not at the maximum coordinate position of the image, This is an image magnification changing method that includes means for repeatedly performing the processing from the second means.
JP2650179A 1979-03-07 1979-03-07 Picture modification system Granted JPS55118269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2650179A JPS55118269A (en) 1979-03-07 1979-03-07 Picture modification system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2650179A JPS55118269A (en) 1979-03-07 1979-03-07 Picture modification system

Publications (2)

Publication Number Publication Date
JPS55118269A JPS55118269A (en) 1980-09-11
JPS6316944B2 true JPS6316944B2 (en) 1988-04-12

Family

ID=12195227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2650179A Granted JPS55118269A (en) 1979-03-07 1979-03-07 Picture modification system

Country Status (1)

Country Link
JP (1) JPS55118269A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0450047A (en) * 1990-06-18 1992-02-19 Nissan Motor Co Ltd Instrument component structure
JPH0539003Y2 (en) * 1987-11-06 1993-10-01

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS502411A (en) * 1973-05-08 1975-01-11
JPS53120323A (en) * 1977-03-30 1978-10-20 Fujitsu Ltd Facsimile system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS502411A (en) * 1973-05-08 1975-01-11
JPS53120323A (en) * 1977-03-30 1978-10-20 Fujitsu Ltd Facsimile system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0539003Y2 (en) * 1987-11-06 1993-10-01
JPH0450047A (en) * 1990-06-18 1992-02-19 Nissan Motor Co Ltd Instrument component structure

Also Published As

Publication number Publication date
JPS55118269A (en) 1980-09-11

Similar Documents

Publication Publication Date Title
EP0942588B1 (en) Image processing apparatus and method
US5579418A (en) Image interpolation apparatus
JPH0319753B2 (en)
EP0289152A2 (en) Apparatus for processing an X-ray image
JPH09326958A (en) Image processing unit and processing method
EP0543386A2 (en) Method of and apparatus for processing image data
JP2789560B2 (en) Image data scaling processor
JPH06261238A (en) Image pickup device
JPS6316944B2 (en)
US5432621A (en) Image processing system for enlarging an reducing and image
JP3017239B2 (en) Image generation method
JPH114379A (en) Image signal processing unit
JP2860985B2 (en) Document reading device
JP2807231B2 (en) Pixel density conversion method and device
JP2814769B2 (en) Image processing device
JP3400838B2 (en) Background correction circuit of the document reading device
JPH02187871A (en) Method of converting picture element density in picture reader
JPH10108068A (en) Film scanner
JPS6139776A (en) Shading correction system
JPS63102467A (en) Converting device for resolution of picture data
JPH08235352A (en) Picture variable magnification device
JP2601059B2 (en) Image processing device
JPH0777416B2 (en) Image processing device
JPS6236977A (en) Picture reader
JPH11272858A (en) Resolution converting device