JPS6316928B2 - - Google Patents

Info

Publication number
JPS6316928B2
JPS6316928B2 JP57228868A JP22886882A JPS6316928B2 JP S6316928 B2 JPS6316928 B2 JP S6316928B2 JP 57228868 A JP57228868 A JP 57228868A JP 22886882 A JP22886882 A JP 22886882A JP S6316928 B2 JPS6316928 B2 JP S6316928B2
Authority
JP
Japan
Prior art keywords
circuit
pulse
signal
aperture
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57228868A
Other languages
Japanese (ja)
Other versions
JPS59119920A (en
Inventor
Mitsuyoshi Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP57228868A priority Critical patent/JPS59119920A/en
Publication of JPS59119920A publication Critical patent/JPS59119920A/en
Publication of JPS6316928B2 publication Critical patent/JPS6316928B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing
    • G11B20/025Error detection or correction

Description

【発明の詳細な説明】 本発明はミユーテイング回路に係り、グリツチ
を除去するためのアパーチヤ信号のアパーチヤ比
をミユート制御信号のレベルに応じて変化させ出
力されるPAM信号の出力エネルギーを変化させ
ることにより、歪を発生せずSN比が悪化せず、
簡単な回路構成で済むミユーテイング回路を提供
することを目的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a muting circuit that removes glitches by changing the aperture ratio of an aperture signal according to the level of a muting control signal and changing the output energy of an output PAM signal. , no distortion and no deterioration of the SN ratio,
An object of the present invention is to provide a muting circuit that requires a simple circuit configuration.

一般に、PCM信号等のデイジタル信号伝送系
においては伝送されたデイジタル信号に対して誤
り検出及び誤り訂正が行なわれるが、このデイジ
タル信号に誤り訂正能力を上回る誤まりが生じた
場合、この伝送デイジタル信号より得られる再生
信号の出力をミユーテイングする。これは再生信
号が音声信号であるとき、再生音に異常音等の雑
音が発生するのを防止するためである。この再生
音声信号のミユーテイングを第1図Aに示す如く
急激に行なつた場合、再生音声信号の遮断時t1
び導通時t2に過渡的なクリツク音を生ずるため、
第1図Bに示す如く遮断時には再生音声信号のレ
ベルを徐々に減衰させ、導通時にはこの音声信号
レベルを徐々に立上げるミユーテイング方法いわ
ゆるソフトミユーテイングによつてクリツク音の
発生を防止している。この再生音声信号を徐々に
減衰及び立上げる方法として、伝送されたデイジ
タル信号をデイジタル演算する方法が従来よりあ
るが、これはデイジタル演算回路が必要なため回
路が複雑高価になるという欠点があつた。また、
従来よりデイジタル信号をD/A変換して得た再
生音声信号の利得を徐々に変化させる方法がある
が、この方法はアナログ信号系を操作するため歪
を増加させSN比が悪化する等の欠点があつた。
Generally, in a digital signal transmission system such as a PCM signal, error detection and error correction are performed on the transmitted digital signal, but if an error occurs in this digital signal that exceeds the error correction ability, the transmitted digital signal The output of the reproduced signal obtained from the above is muted. This is to prevent noise such as abnormal sounds from occurring in the reproduced sound when the reproduced signal is an audio signal. If this muting of the reproduced audio signal is performed suddenly as shown in FIG .
As shown in FIG. 1B, the generation of click noise is prevented by a muting method, so-called soft muting, in which the level of the reproduced audio signal is gradually attenuated when disconnected, and the audio signal level is gradually raised when conductive. As a method of gradually attenuating and raising the reproduced audio signal, there is a conventional method of digitally calculating the transmitted digital signal, but this method has the disadvantage that it requires a digital calculation circuit, making the circuit complicated and expensive. . Also,
Conventionally, there is a method of gradually changing the gain of the reproduced audio signal obtained by D/A converting a digital signal, but this method has disadvantages such as increasing distortion and deteriorating the S/N ratio because it operates on an analog signal system. It was hot.

本発明は上記の欠点を除去したものであり、第
2図以下と共にその一実施例につき説明する。
The present invention eliminates the above-mentioned drawbacks, and an embodiment thereof will be described with reference to FIG. 2 and the following figures.

まず、本発明回路を説明する前に、第2図Aに
示す如き例えば1ビツトの伝送されたデイジタル
信号はD/A変換器にて第2図Bに示す如きアナ
ログ信号に変換されるが、このときアナログ信号
の各ステツプにはグリツチgを生じ、かつセトリ
ング時間が必要であるために変換誤差を生じる。
この変換誤差を除去するためには第2図Bのアナ
ログ信号を第2図Cに示すデイジタル信号に同期
したサンプリングパルスでサンプルホールドして
第2図Dに示す出力信号を得る方法と、第2図E
に示すデイジタル信号に同期したアパーチヤパル
スのハイレベル期間だけ第2図Bのアナログ信号
を取り出し第2図Fに示す出力信号を得る方法と
がある。
First, before explaining the circuit of the present invention, a 1-bit transmitted digital signal as shown in FIG. 2A is converted into an analog signal as shown in FIG. 2B by a D/A converter. At this time, a glitch g occurs at each step of the analog signal, and a settling time is required, resulting in a conversion error.
In order to eliminate this conversion error, there are two methods: sample and hold the analog signal in FIG. 2B using a sampling pulse synchronized with the digital signal shown in FIG. 2C to obtain the output signal shown in FIG. 2D; Diagram E
There is a method of obtaining the output signal shown in FIG. 2F by extracting the analog signal shown in FIG. 2B only during the high level period of the aperture pulse synchronized with the digital signal shown in FIG.

ここで、第2図D,Fの出力信号はアパーチヤ
効果により高域周波数成分が減衰するが、その減
衰量は第2図D,Fの出力信号夫々で異なつてい
る。第2図Eのアパーチヤパルスの周期T及びゲ
ーテイングを行なうアパーチヤタイムt0により表
わされるアパーチヤ比t0/Tが小さい程上記減衰
量は小さくなる。例えばアパーチヤ比t0/Tが1/
4のとき伝送上限周波数すなわちサンプリング周
波数の1/2の周波数における減衰量は0.22dBであ
るが、第2図Dの出力信号はアパーチヤ比が最大
(1)のアパーチヤパルスでゲーテイングされたもの
と等しく、伝送上限周波数すなわちサンプリング
周波数の1/2の周波数における減衰量は3.9dBと
かなり大きく、出力信号が音声信号である場合は
問題となる。従つてアパーチヤパルスのハイレベ
ル期間だけアナログ信号を取り出すアパーチヤ回
路を用いる方法がアパーチヤ効果の低減に有利で
あり、本発明はこのアパーチヤ回路を用いた方法
に適用されるものである。
Here, the high frequency components of the output signals of FIGS. 2D and F are attenuated due to the aperture effect, but the amount of attenuation is different for the output signals of FIGS. 2D and F. The smaller the aperture ratio t 0 /T expressed by the period T of the aperture pulse and the aperture time t 0 for gating shown in FIG. 2E, the smaller the above-mentioned attenuation amount becomes. For example, the aperture ratio t 0 /T is 1/
4, the attenuation at the transmission upper limit frequency, that is, 1/2 the sampling frequency, is 0.22 dB, but the output signal in Figure 2 D has the maximum aperture ratio.
Equivalent to that gated by the aperture pulse in (1), the amount of attenuation at the transmission upper limit frequency, that is, 1/2 the sampling frequency, is quite large at 3.9 dB, which becomes a problem when the output signal is an audio signal. Therefore, a method using an aperture circuit that extracts an analog signal only during the high level period of the aperture pulse is advantageous in reducing the aperture effect, and the present invention is applied to a method using this aperture circuit.

第3図は本発明になるミユーテイング回路の一
実施例のブロツク系統図を示す。
FIG. 3 shows a block diagram of an embodiment of the muting circuit according to the present invention.

同図中、1は伝送されたデイジタル信号が誤り
検出及び誤り訂正された後入来する入力端子であ
り、このデイジタル信号はD/A変換器2に供給
される。D/A変換器2はデイジタル信号をD/
A変換して第4図Aに示す如きアナログ信号aを
得、これをアパーチヤ回路3に供給する。次に、
入力端子4からは第4図Bに示す如くデイジタル
信号に同期してアナログ信号aの各ステツプの安
定した期間にそのハイレベル期間が対応したアパ
ーチヤパルスbが入来し、アンド回路5の一方の
入力端子に供給される。また、入力端子6からは
ミユート制御信号cが入来しパルス発生回路7に
供給される。このミユート制御信号は、上記伝送
されたデイジタル信号の誤り訂正時に例えば誤り
訂正が可能な場合ローレベル、誤り訂正が不可能
な場合ハイレベルでありそのローレベル(ハイレ
ベル)からハイレベル(ローレベル)への遷移に
所定時間を必要とする第4図Cに示す如きもので
ある。ただし、第4図Cにおいては説明の都合上
その遷移時間を短縮しており、このミユート制御
信号cの立上り及び立下り時点はデイジタル信号
に同期したものである。
In the figure, reference numeral 1 denotes an input terminal to which a transmitted digital signal is input after error detection and error correction, and this digital signal is supplied to a D/A converter 2. The D/A converter 2 converts the digital signal into
A conversion is performed to obtain an analog signal a as shown in FIG. 4A, which is supplied to the aperture circuit 3. next,
As shown in FIG. 4B, an aperture pulse b whose high level period corresponds to the stable period of each step of the analog signal a is input from the input terminal 4 in synchronization with the digital signal, and is input to one input of the AND circuit 5. Supplied to the terminal. Further, a mute control signal c comes in from the input terminal 6 and is supplied to the pulse generation circuit 7. When correcting an error in the transmitted digital signal, the mute control signal is at a low level when error correction is possible, and is at a high level when error correction is not possible. ), as shown in FIG. 4C, which requires a predetermined time to transition to. However, in FIG. 4C, the transition time is shortened for convenience of explanation, and the rising and falling points of this mute control signal c are synchronized with the digital signal.

パルス発生回路7は例えば内蔵する発振器又は
別途供給される高周波数のクロツク信号よりその
周期がアパーチヤパルスbに同期し(アパーチヤ
パルスbの立上り時点より一定時間前に立上る)、
かつパルス幅がミユート制御信号cのレベルに対
応した第4図Dに示す如きパルスdを発生して、
これをアンド回路5の他方の入力端子に供給す
る。アンド回路5はアパーチヤパルスbとパルス
dとの論理積をとつて第4図Eに示す如くアパー
チヤ比がミユート制御信号cのレベルに対応した
制御パルスeとし、アパーチヤ回路3の制御入力
端子に供給する。アパーチヤ回路3は制御パルス
eのハイレベル期間だけアナログ信号aを取り出
して第4図Fに示す如きPAM(パルス振幅変調)
信号を得、これを出力端子8より出力する。
The pulse generating circuit 7 synchronizes its cycle with the aperture pulse b (rises a certain period of time before the rise of the aperture pulse b) by, for example, a built-in oscillator or a separately supplied high-frequency clock signal.
and generates a pulse d as shown in FIG. 4D whose pulse width corresponds to the level of the mute control signal c,
This is supplied to the other input terminal of the AND circuit 5. The AND circuit 5 calculates the logical product of the aperture pulse b and the pulse d to obtain a control pulse e whose aperture ratio corresponds to the level of the mute control signal c as shown in FIG. 4E, and supplies it to the control input terminal of the aperture circuit 3. . The aperture circuit 3 extracts the analog signal a only during the high level period of the control pulse e and performs PAM (pulse amplitude modulation) as shown in FIG. 4F.
A signal is obtained and output from the output terminal 8.

このようにアパーチヤ比をミユート制御信号c
のレベルで制御することにより、PAM信号は
ミユート制御信号cのハイレベル期間ではミユー
テイングされることなく出力され、ミユート制御
信号がローレベル期間では完全にミユーテイング
されて出力されず、ミユート制御信号の遷移期間
ではPAM信号fのデユーテイ比が変化し、その
結果として得られるPAM信号fの出力エネルギ
ーが徐々に減衰又は立上がり、いわゆるソフトミ
ユーテイングが行なわれる。ここで、ミユーテイ
ング時のアパーチヤ比は通常より小となるのでミ
ユーテイングを行ないつつあるときの出力信号の
周波数特性が通常より悪化することはない。従つ
てミユーテイングを行なうためにパルス発生回路
7とアンド回路5を付加するだけで済み、回路構
成が非常に簡単であり、また、アナログ信号系を
操作しないため、歪が増加したりSN比が悪化す
ることはない。
In this way, the aperture ratio is mutated by the control signal c
By controlling the level of the mute control signal c, the PAM signal is output without being muted during the high level period of the mute control signal c, and is completely muted and not output during the low level period of the mute control signal, and the transition of the mute control signal During the period, the duty ratio of the PAM signal f changes, and the resulting output energy of the PAM signal f gradually attenuates or rises, resulting in so-called soft mutating. Here, since the aperture ratio during muting is smaller than normal, the frequency characteristics of the output signal during muting will not deteriorate more than normal. Therefore, in order to perform muting, it is only necessary to add the pulse generation circuit 7 and the AND circuit 5, and the circuit configuration is very simple.Also, since the analog signal system is not manipulated, distortion increases and the SN ratio deteriorates. There's nothing to do.

次にパルス発生回路7の一実施例の回路図を第
5図に示す。同図中、10は汎用のタイマーIC
(半導体集積回路)でありNE555が使用される。
このタイマーIC10は電源端子11より電源を
供給され、入力端子12より第6図Aに示すタイ
ミングパルスを供給され、更に入力端子6より第
6図Bに示すミユート制御信号cを供給されてお
り、タイミングパルスによりトリガされる単安定
マルチバイブレータを構成している。第6図Aの
タイミングパルスの立下り時点でコンデンサC1
はコンデンサC1と抵抗R1による時定数で充電を
開始し、このコンデンサC1の両端電圧がミユー
ト制御信号cのレベルと一致した時点で瞬時に放
電され、コンデンサC1の電圧は第6図Cに示す
如く変化する。タイマーIC10はこのコンデン
サC1が充電を開始してから放電を終るまでの期
間ハイレベルとなる第6図Dに示す如きパルスd
を発生し、出力端子13より第3図示のアンド回
路5の入力端子に供給する。この第6図B,D
夫々に示すミユート制御信号、パルスは第4図
C,Dに示すものと同一である。このようにパル
ス発生器7は簡単な回路で実現できる。また、第
4図示のアパーチヤ回路3は例えばアナログスイ
ツチで構成される。
Next, a circuit diagram of an embodiment of the pulse generating circuit 7 is shown in FIG. In the figure, 10 is a general-purpose timer IC
(semiconductor integrated circuit) and NE555 is used.
This timer IC 10 is supplied with power from a power supply terminal 11, is supplied with a timing pulse shown in FIG. 6A from an input terminal 12, and is further supplied with a mute control signal c shown in FIG. 6B from an input terminal 6. It constitutes a monostable multivibrator triggered by a timing pulse. At the falling edge of the timing pulse in Figure 6A, capacitor C 1
starts charging with the time constant of capacitor C 1 and resistor R 1 , and is instantly discharged when the voltage across this capacitor C 1 matches the level of the miute control signal c, and the voltage of capacitor C 1 is as shown in Fig. 6. It changes as shown in C. The timer IC 10 generates a pulse d as shown in FIG.
is generated and supplied from the output terminal 13 to the input terminal of the AND circuit 5 shown in the third figure. This figure 6 B, D
The mute control signals and pulses shown respectively are the same as those shown in FIGS. 4C and 4D. In this way, the pulse generator 7 can be realized with a simple circuit. Further, the aperture circuit 3 shown in FIG. 4 is composed of, for example, an analog switch.

なお、上記実施例ではミユート制御信号cはハ
イレベル(ローレベル)からローレベル(ハイレ
ベル)に直線的に変化させているがこの変化特性
は指数関数的又は三角関数的なものであつても良
く、この遷移時間は任意に設定して良く、上記実
施例に限定されない。
In the above embodiment, the miute control signal c is changed linearly from a high level (low level) to a low level (high level), but this change characteristic may be exponential or trigonometric. This transition time may be arbitrarily set and is not limited to the above embodiment.

上述の如く、本発明になるミユーテイング回路
は、誤り検出及び誤り訂正されたデイジタル信号
をアナログ信号に変化するD/A変換器と、前記
アナログ信号の各ステツプの安定した期間にその
所定レベルが対応するアパーチヤパルスが一方の
入力端子に供給されるアンド回路と、前記デイジ
タル信号の誤り訂正時、誤り訂正が可能な場合は
第1のレベルであり誤り訂正が不可能な場合には
第2のレベルであつて、かつ前記第1のレベルか
ら前記第2のレベルへの遷移に所定時間を必要と
するミユート制御信号が供給され、またその周期
が前記アパーチヤパルスに同期し、かつパルス幅
が前記ミユート制御信号の振幅レベルに対応する
パルスを前記アンド回路の他方の入力端子に供給
するパルス発生回路と、前記アンド回路からの制
御パルスがその制御入力端子に供給される期間、
前記D/A変換器からの前記アナログ信号を出力
するアパーチヤ回路とを有し、前記アパーチヤパ
ルスのアパーチヤ比を前記ミユート制御信号のレ
ベルに応じて変化させることによりPAM信号の
出力エネルギーを変化させてミユーテイングを行
なうため、ミユーテイング時に歪が発生せずSN
比が悪化することもなく、また、複雑で高価な回
路を必要とせず簡単な回路構成で済む等の特長を
有するものである。
As described above, the muting circuit according to the present invention includes a D/A converter that converts an error-detected and error-corrected digital signal into an analog signal, and a D/A converter whose predetermined level corresponds to a stable period of each step of the analog signal. and an AND circuit in which an aperture pulse is supplied to one input terminal, and when correcting an error in the digital signal, the first level is used when error correction is possible, and the second level is used when error correction is not possible. and a mute control signal that requires a predetermined time to transition from the first level to the second level is supplied, and the period thereof is synchronized with the aperture pulse, and the pulse width is equal to that of the mute control signal. a pulse generating circuit that supplies a pulse corresponding to the amplitude level of to the other input terminal of the AND circuit; and a period during which the control pulse from the AND circuit is supplied to the control input terminal;
an aperture circuit that outputs the analog signal from the D/A converter, and mutating by changing the output energy of the PAM signal by changing the aperture ratio of the aperture pulse according to the level of the muting control signal. Because of this, distortion does not occur during muting and the SN
It has the advantage that the ratio does not deteriorate, and a simple circuit configuration is sufficient without requiring a complicated and expensive circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A,Bはミユーテイング方法を説明する
ための波形図、第2図A〜Fはグリツチを除去す
る方法を説明するための波形図、第3図は本発明
回路の一実施例のブロツク系統図、第4図A〜F
は第3図示回路の各部波形図、第5図は第3図示
回路の一部の回路図、第6図A〜Dは第5図示回
路の各部波形図である。 1,4,6,12……入力端子、2……D/A
変換器、3……アパーチヤ回路、5……アンド回
路、7……パルス発生回路、8,13……出力端
子。
1A and 1B are waveform diagrams for explaining the muting method, FIGS. 2A to 2F are waveform diagrams for explaining the method for removing glitches, and FIG. 3 is a block diagram of an embodiment of the circuit of the present invention. Systematic diagram, Figure 4 A-F
5 is a circuit diagram of a part of the third illustrated circuit, and FIGS. 6A to 6D are waveform diagrams of various parts of the fifth illustrated circuit. 1, 4, 6, 12...Input terminal, 2...D/A
Converter, 3...Aperture circuit, 5...AND circuit, 7...Pulse generation circuit, 8, 13...Output terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 誤り検出及び誤り訂正されたデイジタル信号
をアナログ信号に変化するD/A変換器と、前記
アナログ信号の各ステツプの安定した期間にその
所定レベルが対応するアパーチヤパルスが一方の
入力端子に供給されるアンド回路と、前記デイジ
タル信号の誤り訂正時、誤り訂正が可能な場合は
第1のレベルであり誤り訂正が不可能な場合には
第2のレベルであつて、かつ前記第1のレベルか
ら前記第2のレベルへの遷移に所定時間を必要と
するミユート制御信号が供給され、またその周期
が前記アパーチヤパルスに同期し、かつパルス幅
が前記ミユート制御信号の振幅レベルに対応する
パルスを前記アンド回路の他方の入力端子に供給
するパルス発生回路と、前記アンド回路からの制
御パルスがその制御入力端子に供給される期間、
前記D/A変換器からの前記アナログ信号を出力
するアパーチヤ回路とを有し、前記アパーチヤパ
ルスのアパーチヤ比を前記ミユート制御信号のレ
ベルに応じて変化させることによりPAM信号の
出力エネルギーを変化させてミユーテイングを行
なうことを特徴とするミユーテイング回路。
1. A D/A converter that converts an error-detected and error-corrected digital signal into an analog signal, and an aperture pulse whose predetermined level corresponds to a stable period of each step of the analog signal is supplied to one input terminal. an AND circuit; when correcting an error in the digital signal, the first level is used when error correction is possible; the second level is used when error correction is not possible; A mute control signal that requires a predetermined time to transition to a second level is supplied, and a pulse whose period is synchronized with the aperture pulse and whose pulse width corresponds to the amplitude level of the mute control signal is supplied to the AND circuit. a pulse generation circuit that supplies the other input terminal of the AND circuit; and a period during which the control pulse from the AND circuit is supplied to the control input terminal;
an aperture circuit that outputs the analog signal from the D/A converter, and mutating by changing the output energy of the PAM signal by changing the aperture ratio of the aperture pulse according to the level of the muting control signal. A mutating circuit characterized by performing the following.
JP57228868A 1982-12-27 1982-12-27 Muting circuit Granted JPS59119920A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57228868A JPS59119920A (en) 1982-12-27 1982-12-27 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57228868A JPS59119920A (en) 1982-12-27 1982-12-27 Muting circuit

Publications (2)

Publication Number Publication Date
JPS59119920A JPS59119920A (en) 1984-07-11
JPS6316928B2 true JPS6316928B2 (en) 1988-04-12

Family

ID=16883130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57228868A Granted JPS59119920A (en) 1982-12-27 1982-12-27 Muting circuit

Country Status (1)

Country Link
JP (1) JPS59119920A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376653A (en) * 1976-12-18 1978-07-07 Fujitsu Ltd Digital-analog conversion circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376653A (en) * 1976-12-18 1978-07-07 Fujitsu Ltd Digital-analog conversion circuit

Also Published As

Publication number Publication date
JPS59119920A (en) 1984-07-11

Similar Documents

Publication Publication Date Title
US4517520A (en) Circuit for converting a staircase waveform into a smoothed analog signal
JPS6139732A (en) Noise detector
JPS6058629B2 (en) Video signal analog-to-digital conversion circuit
US4322811A (en) Clamping circuit for an adaptive filter
EP0099760B1 (en) Circuit for reconstructing noise-affected signals
JPS6316928B2 (en)
EP0187540B1 (en) Noise reduction circuit for video signal
ES475811A1 (en) Method and circuit arrangement for monitoring a radio receiver
JP2591656B2 (en) Volume and sound quality adjustment device
JPH0991887A (en) Digital signal processing method and device
US5594440A (en) A/D converter having a variable integrator whose time constant can be changed
US4039955A (en) Receiver for the reception of signals transmitted by delta modulation
JP2002141802A (en) A/d converting device
JPH0248994B2 (en) SHINGOHOSEISOCHI
JPS6345056Y2 (en)
KR0149940B1 (en) Narrowband mobile radio linearizer
JPH0690168A (en) A/d conversion circuit
GB2130422A (en) System for storing and reading out musical tone signals
JPH0555917A (en) A/d converter
JPS60197016A (en) Analog-digital converting circuit device
JP2657118B2 (en) Video / audio switching device
KR870000672B1 (en) Multiplying circuit for muting in digital-audio tape recorder system
JP2658122B2 (en) Digital signal processing method
JPS61121532A (en) Deglitch circuit
JPS60130219A (en) Digital analog converter