JPS63164792A - 同期化回路装置 - Google Patents
同期化回路装置Info
- Publication number
- JPS63164792A JPS63164792A JP62314343A JP31434387A JPS63164792A JP S63164792 A JPS63164792 A JP S63164792A JP 62314343 A JP62314343 A JP 62314343A JP 31434387 A JP31434387 A JP 31434387A JP S63164792 A JPS63164792 A JP S63164792A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- kzu
- circuit
- frequency divider
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims description 16
- 230000011664 signaling Effects 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は第１装置にて設けられた基本クロック発生器と
、該発生器に接続嘔れた分周回路と、上記第１装置に接
続された第２装置へクロックを伝送するためのクロック
線路とを有する時分割多１−伝送系の交換、中継局にお
ける装置の同期化回路装置に関する。
、該発生器に接続嘔れた分周回路と、上記第１装置に接
続された第２装置へクロックを伝送するためのクロック
線路とを有する時分割多１−伝送系の交換、中継局にお
ける装置の同期化回路装置に関する。
従来技術
地方−１地域通信網においては時分割多ｌ−伝送系（方
式）が益々使用されつつある。ドイツ連邦逓信通信網で
は通信伝送のためハイアラーキ（階層的）デジタル伝送
系が用いられる。
式）が益々使用されつつある。ドイツ連邦逓信通信網で
は通信伝送のためハイアラーキ（階層的）デジタル伝送
系が用いられる。
最も低いハイアラーキ段階では伝送方式ＰＣＭ３０Ｆが
用いられる。シグナリング（信号）の伝送のためには交
侠局（機）及び中継局にて所謂シグナリング（信号）変
換装置が設けられる。
用いられる。シグナリング（信号）の伝送のためには交
侠局（機）及び中継局にて所謂シグナリング（信号）変
換装置が設けられる。
シグナリング変換装置は変換器機能（例えば直流符号の
送出、受信、時分割多重信号の形成、戻し変換）のほか
にさらに交換技術上の諸々の役割、を有する。その際そ
れらの役割は以下のようなものである。即ちそのつと接
続状態におかれる交換装置の条件に従ってのシグナリン
グ（信号）の評価とか生成、ＰＣＭ−伝送区間での伝送
の友めの、端末−１貫通通信接続用又は域内−１長距離
通信接続用の種々異なるシグナリングの、統一的シグナ
リング信号への、質侠、シグナリングの処理、例えば信
号（符号〕補正、信号（符号）の記憶、１ｆｆ７ｔな形
成などの役割、機能ｔ−Ｗする。機能上から見て、シグ
ナリング変換器装置は中央シグナリング変換器部（第１
装置部）と、それぞれ３０のチャネルユニット（第２装
置部）とに分けられる。その場合シグナリング変換器装
置はシグナリングを、セレクタの通話−１信号心線から
受取り、これらを６０のすべての電話チャネルに対して
中央シグナリング変換器にて処理し、それらを６４ｋｔ
）ｉｔ ／ １３ のビット繰返周波数の１つの時分
割多ｌ信号に束ねてまとめる。
送出、受信、時分割多重信号の形成、戻し変換）のほか
にさらに交換技術上の諸々の役割、を有する。その際そ
れらの役割は以下のようなものである。即ちそのつと接
続状態におかれる交換装置の条件に従ってのシグナリン
グ（信号）の評価とか生成、ＰＣＭ−伝送区間での伝送
の友めの、端末−１貫通通信接続用又は域内−１長距離
通信接続用の種々異なるシグナリングの、統一的シグナ
リング信号への、質侠、シグナリングの処理、例えば信
号（符号〕補正、信号（符号）の記憶、１ｆｆ７ｔな形
成などの役割、機能ｔ−Ｗする。機能上から見て、シグ
ナリング変換器装置は中央シグナリング変換器部（第１
装置部）と、それぞれ３０のチャネルユニット（第２装
置部）とに分けられる。その場合シグナリング変換器装
置はシグナリングを、セレクタの通話−１信号心線から
受取り、これらを６０のすべての電話チャネルに対して
中央シグナリング変換器にて処理し、それらを６４ｋｔ
）ｉｔ ／ １３ のビット繰返周波数の１つの時分
割多ｌ信号に束ねてまとめる。
斯様なシグナリング変換器装置の動作はＴＥ ＫＡ Ｄ
Ｅ ’ｒｅｃｈｎｉｓｃｈｅ Ｍｉｔｔｅｉｌｕｎｇｅ
ｎ （チー・カー・デー、技術報知）、１９８２年第２
０頁〜２７頁、” ｐａｓ Ｓｙｓｔｅｍｇｅｒａｅｔ
ＰＣＭ ３ Ｑ Ｆ”（システム装置ＰＣＭ ３０
Ｆ ）に詳述されている。
Ｅ ’ｒｅｃｈｎｉｓｃｈｅ Ｍｉｔｔｅｉｌｕｎｇｅ
ｎ （チー・カー・デー、技術報知）、１９８２年第２
０頁〜２７頁、” ｐａｓ Ｓｙｓｔｅｍｇｅｒａｅｔ
ＰＣＭ ３ Ｑ Ｆ”（システム装置ＰＣＭ ３０
Ｆ ）に詳述されている。
節５．４″ＫＺＵ −Ｔ、ａｌｃｔｖｅｒ ｓｏｒｇｕ
ｎｇ （ＴＶＳＫ） ’（”シグナリング変換器−クロ
ック供給（ＴＶＳＫ）”に記載されているところによれ
は中央シグナリング変換器内に配置された基本クロック
発生器は分周器回路と接続されておりこの分周器回路は
中央処理と、ＰＣＭ３０Ｆ−パルスフレーム形成とに必
要な２０４８ ＫＨｚ 〜５００ Ｈｚのクロックを供
給する。それらのクロックの相応の部分の相互間の結合
により、チャネルユニットの、チャネルに対しての適正
タイミングでの制御のためのチャネル制御クロックＫＡ
Ｔ １・・・・・・・・・３０が形成てれる。種々のク
ロックはシグナリング変換器装置中の中央チャネル変換
器にても、ま九、チャネルユニットにても交換技術上及
び伝送技術上機能充足のために必要と逼れる。中央シグ
ナリング変換器におけるクロックはチャネルユニットに
おけるクロックに対して同位相である必要がある。
ｎｇ （ＴＶＳＫ） ’（”シグナリング変換器−クロ
ック供給（ＴＶＳＫ）”に記載されているところによれ
は中央シグナリング変換器内に配置された基本クロック
発生器は分周器回路と接続されておりこの分周器回路は
中央処理と、ＰＣＭ３０Ｆ−パルスフレーム形成とに必
要な２０４８ ＫＨｚ 〜５００ Ｈｚのクロックを供
給する。それらのクロックの相応の部分の相互間の結合
により、チャネルユニットの、チャネルに対しての適正
タイミングでの制御のためのチャネル制御クロックＫＡ
Ｔ １・・・・・・・・・３０が形成てれる。種々のク
ロックはシグナリング変換器装置中の中央チャネル変換
器にても、ま九、チャネルユニットにても交換技術上及
び伝送技術上機能充足のために必要と逼れる。中央シグ
ナリング変換器におけるクロックはチャネルユニットに
おけるクロックに対して同位相である必要がある。
第１の解決手段によれはチャネルユニットにおけるすべ
ての必要なりロックが、中央シグナリング変換器から多
数のクロック線路を介して供給される。そのために必要
な大規模なりロック線路束の回避のため第２の解決手段
によれはチャネルユニットにおいて必要と嘔れる最も高
いのと、最も低いクロックのみを別個のクロツり線路を
介して導き、かつチャネルユニットにて、最高のクロッ
クに対して相応の分周により別のクロックを導出するこ
とにある。この鳩舎、チャネルユニットにて及び中央シ
ダナリング変換器にて行なわれる分周が、相互間の同位
相関係で行なわれないという間辿が生じる。
ての必要なりロックが、中央シグナリング変換器から多
数のクロック線路を介して供給される。そのために必要
な大規模なりロック線路束の回避のため第２の解決手段
によれはチャネルユニットにおいて必要と嘔れる最も高
いのと、最も低いクロックのみを別個のクロツり線路を
介して導き、かつチャネルユニットにて、最高のクロッ
クに対して相応の分周により別のクロックを導出するこ
とにある。この鳩舎、チャネルユニットにて及び中央シ
ダナリング変換器にて行なわれる分周が、相互間の同位
相関係で行なわれないという間辿が生じる。
同位相（関係）状態の形成のための簡単な手段によれば
分周器は強制同期される。この強制間Ｘｌｌは５００
Ｈ２のシグナリングフレームクロックに相応して２ｍｓ
ごとに行なわれる。但し、伝送網内でのノイズによりパ
ルスが入力結合され得、このパルスにより、チャネルユ
ニットにてパルスフレームの個々のチャネルの相応のシ
フトが惹起され、その結果通話信号伝送の際可聴の激し
い騒音が生じ得る。それにより、通話信号伝送の際たん
に短時間通話了解性が損なわれ、時分割多重伝送系にて
データ信号の伝送の際そのようなビットずれによってデ
ータ処理時の誤りが惹起式れる。
分周器は強制同期される。この強制間Ｘｌｌは５００
Ｈ２のシグナリングフレームクロックに相応して２ｍｓ
ごとに行なわれる。但し、伝送網内でのノイズによりパ
ルスが入力結合され得、このパルスにより、チャネルユ
ニットにてパルスフレームの個々のチャネルの相応のシ
フトが惹起され、その結果通話信号伝送の際可聴の激し
い騒音が生じ得る。それにより、通話信号伝送の際たん
に短時間通話了解性が損なわれ、時分割多重伝送系にて
データ信号の伝送の際そのようなビットずれによってデ
ータ処理時の誤りが惹起式れる。
類似の問題は大きな交換機すなわち分数制御装置を奮す
る周辺装置機器（第２装置）が中央制御装置（第１装置
）により制御される犬ぎな交換機においても生じる。
る周辺装置機器（第２装置）が中央制御装置（第１装置
）により制御される犬ぎな交換機においても生じる。
発明の目的
本発明の目的ないし課題とするところは時分割多重伝送
系の交換、中継局における装置の同期化回路装置ｔを次
のように構成する、卸ちわずかな回路コストで、第２装
置におけるクロックが、第１装置のクロックに対して位
相同期状態におかれるように構成することにある。
系の交換、中継局における装置の同期化回路装置ｔを次
のように構成する、卸ちわずかな回路コストで、第２装
置におけるクロックが、第１装置のクロックに対して位
相同期状態におかれるように構成することにある。
発明の構成
上記課題は稍求の範囲１の構成安住を備えた回路装置に
より解決される。
より解決される。
本発明の回路装置の有利な実施態様が従ＦＭｆｌ求項に
記載されている。
記載されている。
実施例
次に図示の実施例を用いて本発明を詳述する。
次に説明しであるのは本発明の同期化回路装置を時分割
多頁伝送方式ＰＣＭ ３０のシダナリング変侠器装置に
適用した実施例である。
多頁伝送方式ＰＣＭ ３０のシダナリング変侠器装置に
適用した実施例である。
中央シダナリング変換器ＫＺＵ −Ａにおいて基本クロ
ック発生器Ｇと、第１分周器ｚ１とが設けられている。
ック発生器Ｇと、第１分周器ｚ１とが設けられている。
中央シグナリング変換器ＫＺＵ −Ａはクロック線路Ｔ
１、Ｔ２ｔ−用いてチャネルユニツ） ＫＺＵ −Ｂに
接続されている。複数チャネルユニットＫＺＵ −Ｂ
（そのうちの１つが第１図に示しである）には夫々１つ
の結合回路Ｖと、第２の分周器Ｚ２とが設けられている
。
１、Ｔ２ｔ−用いてチャネルユニツ） ＫＺＵ −Ｂに
接続されている。複数チャネルユニットＫＺＵ −Ｂ
（そのうちの１つが第１図に示しである）には夫々１つ
の結合回路Ｖと、第２の分周器Ｚ２とが設けられている
。
分周器ｚ１．ｚ２としては有利にカウンタが用いられる
。結合回路Ｖはｅｘｃｌｕｓｉｖｅ ｏｒ （排他的論
理和）素子ＡＶと、オア素子０と’に！する。
。結合回路Ｖはｅｘｃｌｕｓｉｖｅ ｏｒ （排他的論
理和）素子ＡＶと、オア素子０と’に！する。
基本クロック発生器ＧのクロックＴＧは第１カウンタｚ
１に供給δれると共に、クロック線路Ｔ１を弁じてオア
素子０に供給ちれる。クロックＴＯのクロック周波数は
２０４８ ＫＨｚであり、第１カウンタは５００ Ｈ２
までの上記クロック周波数を逓減する。第１カウンタｚ
１の最終カウンタ段の出力側における上記クロックＴＺ
Ｉはり０７り線路Ｔ２を介して８ＸＣ１ｕ８１Ｖｅｏｒ
素子ＡＶの第１入力端に供給される。上記素子ＡＶの第
２入力端は第２カウンタＺ２の最終カウンタ段に接続さ
れている。この最終カウンタ段のクロック周波数ＴＺ２
は同様に５００１（ｚである。
１に供給δれると共に、クロック線路Ｔ１を弁じてオア
素子０に供給ちれる。クロックＴＯのクロック周波数は
２０４８ ＫＨｚであり、第１カウンタは５００ Ｈ２
までの上記クロック周波数を逓減する。第１カウンタｚ
１の最終カウンタ段の出力側における上記クロックＴＺ
Ｉはり０７り線路Ｔ２を介して８ＸＣ１ｕ８１Ｖｅｏｒ
素子ＡＶの第１入力端に供給される。上記素子ＡＶの第
２入力端は第２カウンタＺ２の最終カウンタ段に接続さ
れている。この最終カウンタ段のクロック周波数ＴＺ２
は同様に５００１（ｚである。
８ＸＯ１ｕ８１Ｖｅ Ｏｒ素子ＡＶの出力側ＡＶＡはオ
ア素子０の一方の入力側に接続されており、オア素子０
の他方の入力側にはクロック線路Ｔｌ’に介して供給嘔
れ九クロックＴＧが加わる。オア素子Ｏの出力側０Ａｉ
ｒ、第２カウンタＺ２のクロック入力側Ｔに接続嘔れて
いる。
ア素子０の一方の入力側に接続されており、オア素子０
の他方の入力側にはクロック線路Ｔｌ’に介して供給嘔
れ九クロックＴＧが加わる。オア素子Ｏの出力側０Ａｉ
ｒ、第２カウンタＺ２のクロック入力側Ｔに接続嘔れて
いる。
次に結合回路Ｖの動作を第２図に示すパルスダイヤグラ
ムを用いて詳述する。クロックＴＯ。
ムを用いて詳述する。クロックＴＯ。
ＴＺｌ、ＴＺｌは時点ｔよまでは相互間で位相同期のと
れた状態におかれている。θＸＣ］、ｕ８１ＶｅＯｒ素
子ＡＶの出力側からはロジック−〇−状態を有する信号
が取出可能である、すなわち、出力側ＡＶＡには何らパ
ルスは生じない。
れた状態におかれている。θＸＣ］、ｕ８１ＶｅＯｒ素
子ＡＶの出力側からはロジック−〇−状態を有する信号
が取出可能である、すなわち、出力側ＡＶＡには何らパ
ルスは生じない。
第１ないし第２分周器ｚ１ないしＺ２の出力側における
クロックＴＺｉないしＴＺ２間の位相差によって、ｅｘ
ｃｌｕｓｉｖｅ Ｏｒ素子ＡＶの出力側ＡＶＡにおける
信号はロジック−１−状態に移行する。この信号はＡＶ
Ａに接続されたアラーム指示装置Ａにて障害の指示のた
めに用いられる。
クロックＴＺｉないしＴＺ２間の位相差によって、ｅｘ
ｃｌｕｓｉｖｅ Ｏｒ素子ＡＶの出力側ＡＶＡにおける
信号はロジック−１−状態に移行する。この信号はＡＶ
Ａに接続されたアラーム指示装置Ａにて障害の指示のた
めに用いられる。
上記装置ＡはＤ−７リツプフロツゾ（切換素子）Ｄを介
してｅｘｃｌｕｓｉｖθｏｒ累子ＡＶと接続烙れて素子
。Ｄ−フリップフロップ素子りを用いて、針状ノイズパ
ルス（これは当該回路装置における異なる遅延差に基づ
き生じ得る）が抑圧される。この信号により、第２カウ
ンタｚ２に障害が起ると、七の事態の情報を与える。
してｅｘｃｌｕｓｉｖθｏｒ累子ＡＶと接続烙れて素子
。Ｄ−フリップフロップ素子りを用いて、針状ノイズパ
ルス（これは当該回路装置における異なる遅延差に基づ
き生じ得る）が抑圧される。この信号により、第２カウ
ンタｚ２に障害が起ると、七の事態の情報を与える。
出力側Ｉ ＡＶＡにおける信号のシグナリング状態切換
えにより、クロック入力側Ｔに供給される、カウンタＺ
２のクロックが停止ちれる（第２図参照、時点ｔ１１
ｔ２）。これにより、著しく簡単な−Ｐ伝で、一方で
は短時間の非同期状態が検出逼れ、他方では分局器ない
しカウンタＺｌ。
えにより、クロック入力側Ｔに供給される、カウンタＺ
２のクロックが停止ちれる（第２図参照、時点ｔ１１
ｔ２）。これにより、著しく簡単な−Ｐ伝で、一方で
は短時間の非同期状態が検出逼れ、他方では分局器ない
しカウンタＺｌ。
Ｚｌの位相同期（状態）が確保嘔れる。
発明の効果
本発明の回路装置により得られる利点は分局器が相互に
位相同期関係（状態）におかれ得、この位相同期状態の
確保のため第１、第２装置間のクロック線路が少数しか
費さす、さらに結合回路に対する回路コストがわずかで
めることである。さらに本発明の回路装置により得られ
る別の利点とするところは結合回路において、同期はず
れ状態を指示する信号が取出可能なことである。
位相同期関係（状態）におかれ得、この位相同期状態の
確保のため第１、第２装置間のクロック線路が少数しか
費さす、さらに結合回路に対する回路コストがわずかで
めることである。さらに本発明の回路装置により得られ
る別の利点とするところは結合回路において、同期はず
れ状態を指示する信号が取出可能なことである。
第１図は本発明の同期化回路装置の実施例の接続図、
第２図は第１図の回路装置のパルスダイヤグラムを表わ
す図である。 Ｇ・・・基本クロック発生器、Ｚｌ、Ｚｌ・・・分周器
、■・・・結合回路、ＡＶ・・・θｘｃｌｕｓｉｖθｏ
ｒ素子−Ｎく ｊ ＮＮ＞ （ −−−く ロ
す図である。 Ｇ・・・基本クロック発生器、Ｚｌ、Ｚｌ・・・分周器
、■・・・結合回路、ＡＶ・・・θｘｃｌｕｓｉｖθｏ
ｒ素子−Ｎく ｊ ＮＮ＞ （ −−−く ロ
Claims (1)
- 【特許請求の範囲】 １、第１装置（ＫＺＵ−Ａ）にて設けられた基本クロッ
ク発生器（Ｇ）と、該発生器に接続された分周回路と、
上記第１装置（ＫＺＵ−Ａ）に接続された第２装置（Ｋ
ＺＵ−Ｂ）へクロックを伝送するためのクロック線路（
Ｔ１、Ｔ２……）とを有する時分割多重−伝送系の交換
、中継局における装置の同期化回路装置において、上記
分周回路は上記第１装置（ＫＺＵ−Ａ）にて設けられた
第１分周器（Ｚ１）と、上記第２装置（ＫＺＵ−Ｂ）に
て設けられた夫々１つの第２分周器（Ｚ２）とを有し基
本クロック発生器（Ｇ）のクロック（ＴＧ）と、第１分
周器（Ｚ１）の出力側におけるクロック （ＴＺ１）とがクロック線路（Ｔ１、Ｔ２）を介して上
記第２装置（ＫＺＵ−Ｂ）にて設けられた結合回路（Ｖ
）に供給され該結合回路は第２分周器（Ｚ２）と接続さ
れていることを特徴とする時分割多重伝送系の交換、中
継局における装置の同期化回路装置。 ２、分周器（Ｚ１、Ｚ２）としてカウンタが用いられ、
結合回路（Ｖ）はｅｘｃｌｕｓｉｖｅ ｏｒ素子（排他
的論理和素子）を有しこのｅｘｃｌｕｓｉｖｅ ｏｒ素
子の入力側には一方ではカウンタ（Ｚ１）の最後のカウ
ンタ段の出力側におけるクロック（ＴＺ１）が加わり、
他方では第２カウンタ（Ｚ２）の最後のカウンタ段の出
力側におけるクロック（ＴＺ２）が加わり、更に前記結
合回路はオア素子（Ｏ）を有し該オア素子の一方の入力
側には基本クロック−発生器 （Ｇ）のクロックが加わり、それの他方の入力側はｅｘ
ｃｌｕｓｉｖｅ−ｏｒ素子（ＡＶ）の出力側（ＡＶＡ）
に接続され、更に前記オア素子の出力側（ＯＡ）は第２
カウンタ（Ｚ２）のクロック入力側（Ｔ）に接続されて
いる特許請求の範囲第１項記載の回路装置。 ３、ｅｘｃｌｕｓｉｖｅ ｏｒ素子（ＡＶ）の出力側（
ＡＶＡ）にはＤ−フリップフロップ（切換素子）（Ｄ）
が接続されており、更に、この切換素子の出力側はアラ
ーム指示装置（Ａ）に接続されている特許請求の範囲第
２項記載の回路装置。 ４、時分割多重伝送系ＰＣＭ３０に用いられ、第１分周
器（Ｚ１）は中央シグナリング変換器（ＫＺＵ−Ａ）に
て配置され、第２分周器（Ｚ２）及び結合回路（Ｖ）は
チャネルユニット（ＫＺＵ−Ｂ）にて配置されている特
許請求の範囲第１項記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863643002 DE3643002A1 (de) | 1986-12-17 | 1986-12-17 | Schaltungsanordnung zur synchronisation von einrichtungen in den vermittlungs- und verstaerkerstellen eines zeitmultiplex-uebertragungssystems |
| DE3643002.1 | 1986-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164792A true JPS63164792A (ja) | 1988-07-08 |
| JP2685464B2 JP2685464B2 (ja) | 1997-12-03 |
Family
ID=6316339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31434387A Expired - Lifetime JP2685464B2 (ja) | 1986-12-17 | 1987-12-14 | 同期化回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4847836A (ja) |
| EP (1) | EP0271955B1 (ja) |
| JP (1) | JP2685464B2 (ja) |
| DE (2) | DE3643002A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0553360B1 (en) * | 1991-08-19 | 1999-02-03 | Fujitsu Limited | Method for synchronizing synchronous data communication network, and communication device used in the synchronous data communication network |
| DE4202341A1 (de) * | 1992-01-29 | 1993-08-05 | Siemens Nixdorf Inf Syst | Verfahren zur synchronisierung von schaltungsteilen einer telekommunikationsanlage |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936604A (en) * | 1970-01-02 | 1976-02-03 | Stromberg-Carlson Corporation | Synchronization of clocks in digital signalling networks |
| US3859466A (en) * | 1972-05-23 | 1975-01-07 | Siemens Ag | Reciprocal synchronization of oscillators of a time multiplex telephone communication network |
| SE406655B (sv) * | 1976-10-08 | 1979-02-19 | Ellemtel Utvecklings Ab | Anordning for overforing av bestemda klocksignaler i en klocksignalserie med hjelp av signaler av legre frekvens i synnerhet for att ur nemnda signaler av legre frekvens utvinna veldefinerade pulser for styrning av ... |
| JPS5797751A (en) * | 1980-12-10 | 1982-06-17 | Clarion Co Ltd | Circuit for adding artificial synchronizing signal |
| NL8203921A (nl) * | 1982-10-11 | 1984-05-01 | Philips Nv | Multipel redundant kloksysteem, bevattende een aantal onderling synchroniserende klokken, en klokschakeling voor gebruik in zo een kloksysteem. |
| JPS59230348A (ja) * | 1983-06-13 | 1984-12-24 | Nissan Motor Co Ltd | ネットワ−クシステム |
| DE3442613A1 (de) * | 1984-11-22 | 1986-05-22 | Siemens AG, 1000 Berlin und 8000 München | Synchronisierstufe zur gewinnung eines synchronisiersignals mit geringem jitter aus einer biternaeren datenfolge |
-
1986
- 1986-12-17 DE DE19863643002 patent/DE3643002A1/de not_active Withdrawn
-
1987
- 1987-12-10 DE DE8787202475T patent/DE3785918D1/de not_active Expired - Fee Related
- 1987-12-10 EP EP87202475A patent/EP0271955B1/de not_active Expired - Lifetime
- 1987-12-14 JP JP31434387A patent/JP2685464B2/ja not_active Expired - Lifetime
- 1987-12-15 US US07/132,382 patent/US4847836A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0271955B1 (de) | 1993-05-19 |
| US4847836A (en) | 1989-07-11 |
| DE3785918D1 (de) | 1993-06-24 |
| EP0271955A3 (en) | 1990-03-28 |
| DE3643002A1 (de) | 1988-06-30 |
| EP0271955A2 (de) | 1988-06-22 |
| JP2685464B2 (ja) | 1997-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4768188A (en) | Optical demand assigned local loop communication system | |
| EP0125602B1 (en) | Control communication in a switching system having clustered remote switching modules | |
| EP0125605B1 (en) | Channel selection in a switching system having clustered remote switching modules | |
| US5901136A (en) | System and method for controlling timing in a distributed digital cross-connect system | |
| EP0169160A2 (en) | Programmable feature card | |
| EP0097166A1 (en) | DIGITAL LOOP TRANSMITTER RECEIVER AS AN INTERFACE BETWEEN A DIGITAL PABX AND A DIGITAL SUBSCRIBER DEVICE IN A SUBSCRIBER LINE. | |
| US6198720B1 (en) | Distributed digital cross-connect system and method | |
| KR860001259B1 (ko) | 단일 모선에서의 전송정보의 동기화장치 | |
| US5077734A (en) | Electronic exchange apparatus synchronized with digital network | |
| US4550404A (en) | Switching system having remote switching capability | |
| EP0137225A1 (en) | Bidirectional communication system of a two-wire bus comprising an active terminator | |
| US4730302A (en) | Monitoring means for digital signal multiplex equipment | |
| US4617659A (en) | Frame aligner for use in telecommunications systems | |
| US3789152A (en) | Data format converter | |
| US3602647A (en) | Control signal transmission in time division multiplex system communications | |
| JPS63500418A (ja) | 広帯域ネットワ−クのネットワ−ク終端装置における複数の端未機器の同時作動システム | |
| CA1312131C (en) | Electronic telephone apparatus able to supply sync clock signals reliably, and method of controlling the supply of sync clock signals | |
| JPS63164792A (ja) | 同期化回路装置 | |
| US6285687B1 (en) | Timing system and method for distributing a timing signal | |
| EP0953272B1 (en) | System and method for controlling timing in a distributed digital cross-connect system | |
| GB2213024A (en) | Data transmission system | |
| EP0950334B1 (en) | Distributed digital cross-connect system and method | |
| CN117675076A (zh) | 一种时钟同步的方法和业务板 | |
| JP2689668B2 (ja) | 制御パスバックアップ方式 | |
| JP2757826B2 (ja) | 回線監視システム |