JPS63164321A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS63164321A
JPS63164321A JP31204286A JP31204286A JPS63164321A JP S63164321 A JPS63164321 A JP S63164321A JP 31204286 A JP31204286 A JP 31204286A JP 31204286 A JP31204286 A JP 31204286A JP S63164321 A JPS63164321 A JP S63164321A
Authority
JP
Japan
Prior art keywords
etching
etched
semiconductor
plane
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31204286A
Other languages
Japanese (ja)
Inventor
Katsuhiko Muto
勝彦 武藤
Takeshi Idota
健 井戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP31204286A priority Critical patent/JPS63164321A/en
Publication of JPS63164321A publication Critical patent/JPS63164321A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To facilitate the formation of etching section making an angle of 45 deg. by a method wherein a substrate comprising III-V compound semiconductor or mixed crystal thereof is etched using an etching solution with an etching mechanism high in rate of reaction. CONSTITUTION:A photowaveguide 11 and a semiconductor layer 12 comprising III-V compound semiconductor are provided on the same group compound semiconductor substrate 10 with plane (100) turned by 10 deg. on the axis in the direction of [0-11]. The interface of laminated layer is to be a plane (100) turned by 10 deg. on the axis in the direction of [0-11]. An etching mask 13 on the borderline in the direction of [0-11] is formed on the layer 12. Finally, the surface is etched using an etchant with etching structure in high rate of reaction. In such a constitution, the III-V semiconductor is provided with the zincblende type structure so that etching speed thereof may be successively decelerated on the surfaces planes of (-1-1-1) (100) and (111) to form an etching section 14 making upward angle of around 55 deg. with the surface or the interface of laminated layer as well as another angle of 45 deg. with the interface of laminated layer of the photowaveguide 11.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、産業上広く用いられる半導体装置の製造法に
関するもので、特に、半導体レーザ、光導波回路、光電
子集積回路等、光関連半導体装置の有益な製造法を与え
る。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for manufacturing a semiconductor device widely used in industry, and in particular to a method for manufacturing a semiconductor device that is widely used in industry. Provides a manufacturing method.

従来の技術 最近、光通信、光計測、光計算等の光関連産業分野にお
いて、光源あるいは光機能素子としての半導体レーザ装
置の重要性が広く認識され、各方面で盛んに開発研究が
行なわれ、実用化されるようになって来た。
BACKGROUND OF THE INVENTION Recently, the importance of semiconductor laser devices as light sources or optical functional elements has been widely recognized in optical-related industrial fields such as optical communication, optical measurement, and optical calculation, and research and development have been actively conducted in various fields. It is starting to be put into practical use.

ところで、現在実用化されている半導体レーザ装置は、
同装置が製造される半導体基板面に対して横力向にレー
ザ光を取り出す構造を有するものが殆んどである。これ
に対し、レーザアレイによる高出力化、並列処理におけ
る光の優位性、モノリシック光電子集積回路を実現する
際のフレキシビリティの大きさ、装置製造過程における
バッチ処理、ウェハテストの容易性等、多くの利点が期
待出来る面発光(基板面に対し垂直力向にレーザ光全取
り出す)半導体レーザ装置が注目され始め、各方面で開
発研究されるようになって来た。
By the way, the semiconductor laser devices currently in practical use are
Most of the devices have a structure in which the laser beam is extracted in a direction transverse to the surface of the semiconductor substrate on which the device is manufactured. On the other hand, there are many advantages such as high output with laser arrays, the superiority of light in parallel processing, greater flexibility in realizing monolithic optoelectronic integrated circuits, batch processing in the device manufacturing process, and ease of wafer testing. Surface-emitting semiconductor laser devices (which extract all of the laser light in the direction perpendicular to the substrate surface), which can be expected to have advantages, have begun to attract attention, and are being developed and researched in various fields.

現在、提案され、あるいは研究されている面発光半導体
レーザ装置の例を、第3図([アブライド フィジック
ス レターズ」人、J、SpringThorpe 、
ムppl、Phys、Lett、、 31 (8)、 
15 。
Figure 3 shows examples of surface-emitting semiconductor laser devices that are currently being proposed or studied.
Mppl, Phys, Lett,, 31 (8),
15.

0cuober 、−1977、p、 524 )  
および第4図(「アプライド フィジックス レターズ
」Z、L、Liau、 etal、、ムppl 、 P
hys、Lett、、 46(2)。
0 cuober, -1977, p. 524)
and Figure 4 (“Applied Physics Letters” Z, L, Liau, etal, ppl, P
hys, Lett, 46(2).

15、 January 、 1985 、 p、 1
15)に示す。
15, January, 1985, p. 1
15).

第3図(!L)は面発光半導体レーザ装置の断面図であ
り、同図(b)は同装置の斜視図である。同装置では、
光導波路(活性層)1の積層界面に対して45°の角度
を以って交わる反射面2により、光導波路(活性層)1
内でのレーザ光の進行方向を90°変えることによって
、面発光3を得ている。
FIG. 3(!L) is a sectional view of the surface emitting semiconductor laser device, and FIG. 3(b) is a perspective view of the device. With the same device,
The reflective surface 2 intersects at an angle of 45° with the laminated interface of the optical waveguide (active layer) 1, so that the optical waveguide (active layer) 1
Surface emission 3 is obtained by changing the traveling direction of the laser beam by 90 degrees.

第4図は第3図の場合と異なるタイプの面発光半導体レ
ーザ装置の断面かつ斜視図である。同装置では、ファプ
リ・ペロー共振器を有する半導体レーザ部4より発せら
れたレーザ光の進行方向を、これと46°の角度を以っ
て交わる反射面6によフ、90°変えることによって、
面発光6を得ている。
FIG. 4 is a cross-sectional and perspective view of a surface emitting semiconductor laser device of a different type from that shown in FIG. In this device, the traveling direction of laser light emitted from a semiconductor laser section 4 having a Fapley-Perot resonator is changed by 90 degrees by a reflecting surface 6 that intersects with this at an angle of 46 degrees.
Surface emission 6 is obtained.

第5図は第4図の反射面6およびファプリ・ペロー共振
器端面7の製造法を示す工程図である。
FIG. 5 is a process diagram showing a method for manufacturing the reflecting surface 6 and the Fapley-Perot resonator end face 7 shown in FIG.

まず、最初に、5102マスク8を用いて活性層9まで
のエツチングを行なう(第5図(a))。次に、510
2 マスク8を部分的0幅にしてS)に剥離し、これを
用いて、エツチングを行なうことにより、階段状のエツ
チング形状を得る(第5図b)。最後に、5102マス
ク8を全て剥離し、H2およびPH,雰囲気中で690
〜740″Cの加熱を施すことにより、マス・トランス
ポートを行ない、前記鏡面6および端面7を得る(第6
図C)。
First, etching is performed using the 5102 mask 8 up to the active layer 9 (FIG. 5(a)). Next, 510
2. The mask 8 is partially reduced to zero width and peeled off to S), and etched using this to obtain a step-like etched shape (FIG. 5b). Finally, remove all 5102 masks 8, and remove 690 in H2 and PH atmosphere.
Mass transport is performed by heating at ~740″C to obtain the mirror surface 6 and end surface 7 (sixth
Figure C).

発明が解決しようとする問題点 以上述べて来たように、面発光半導体レーザ装置を中心
に、光導波路の断面に対し45°の角度を以って交わる
面?形成する技術が非常に重要となって来た。しかし、
これを実現するための具体的手法としては、第6図に示
した方法が提案されている程度であり、この方法は、2
段階の湿式エツチングとマス・トランスポートから成っ
ており、工程の煩雑さ並びに、マス・トランスポートに
起因する再現性制御の困難さが存在する。また、通常、
光導波路、半導体レーザ装置の活性層等は、半導体基板
(100)面等、単純な格子面上に形成されるため、反
応律速(格子面方位依存性)あるいは拡散律速(等方向
)の性質を有する湿式エツチングのみでは、46°の面
を精度良く実現することは出来ない、等の問題点を有し
ていた。
Problems to be Solved by the Invention As stated above, a surface that intersects at an angle of 45° with the cross section of the optical waveguide centering on the surface emitting semiconductor laser device? Forming technology has become extremely important. but,
The only concrete method to achieve this that has been proposed is the method shown in Figure 6.
It consists of step wet etching and mass transport, and the process is complicated and it is difficult to control reproducibility due to mass transport. Also, usually
Optical waveguides, active layers of semiconductor laser devices, etc. are formed on simple lattice planes such as the (100) plane of a semiconductor substrate, so they do not exhibit reaction-limiting (lattice plane orientation dependence) or diffusion-limiting (isodirectional) properties. There have been problems such as the inability to accurately form a 46° surface using wet etching alone.

問題点を解決するための手段 上述の問題点を解決するために、本発明では、表面ある
いは光導波路全形成した積層界面が、〔011〕(ある
いは〔011〕)方向を軸とし、(1oO)面を10°
程度回転させた面であるごときl−V族化合物半導体よ
り成る基板を用いて、これに、〔011〕(あるいはC
Ol 1 :l )方向に沿って境界線を有するごとき
エツチングマスクを形成し、これを、反応律速なるエツ
チング機構を有するエツチング溶液を用いてエツチング
する等の手段を講じた。
Means for Solving the Problems In order to solve the above-mentioned problems, in the present invention, the surface or the laminated interface where the optical waveguide is entirely formed has the [011] (or [011]) direction as its axis and the (1oO) direction. 10°
[011] (or C
An etching mask having a boundary line along the Ol 1 :l ) direction was formed, and this was etched using an etching solution having a reaction rate-limiting etching mechanism.

作用 反応律速なるエツチング機構t−有するエツチング溶液
を用いて冒−V族化合物半導体をエツチングする場合、
I−v族化合物半導体が閃亜鉛鉱型構造fr、有するこ
とに起因して、そのエツチング速度は、(111)面(
V族元素が表面側)、。
When etching a group V compound semiconductor using an etching solution having an action-reaction rate-limiting etching mechanism,
Due to the fact that the I-V group compound semiconductor has a zincblende structure fr, its etching rate is similar to that of the (111) plane (
Group V elements are on the surface side).

(1oO)面、(111)面(I族元素カ表面側)の順
で遅くなる(例えば「ジャーナル オプ マチイアリア
ル サイエ7スJ  B、τuok、J0MILt6r
The speed decreases in the order of (1oO) plane and (111) plane (surface side of group I elements) (for example, "Journal Op Machiatorial Science 7S J B, τuok, J0MILt6r
.

801、.10,1975.p、321)。すなわち、
表面あるいは積層界面が(100)面であるととき1−
v族化合物半導体より成る基板に、〔011〕(あるい
は〔011〕)方向に沿って境界線を有するごときエツ
チングマスクを形成し、これを、前記エツチング溶液を
用いてエツチングすれば、そのエツチング断面は(11
1)(あるいはこれと等価な)面であり、前記表面ある
いは積層界面となす角度が約56°でその向きは上向き
(あるいは下向き)である。なお前記マスクがストライ
プ状である場合、メサ型(あるいは逆メサ型)である。
801,. 10, 1975. p. 321). That is,
When the surface or lamination interface is a (100) plane, 1-
If an etching mask having a boundary line along the [011] (or [011]) direction is formed on a substrate made of a V-group compound semiconductor, and this is etched using the etching solution, the etching cross section will be as follows. (11
1) (or equivalent), the angle with the surface or laminated interface is about 56°, and the direction is upward (or downward). Note that when the mask has a stripe shape, it is a mesa type (or an inverted mesa type).

そこで、本発明では、表面あるいは積層界面が[1:o
ll :l (あるいは〔011〕)方向を軸とし(1
00)面’1510’程度回転させた面であるととき■
−v族化合物半導体より成る基板を用いて、これに、上
述工程を有するエツチングを施すことにより、そのエツ
チング断面形状が上述と同じでかつその角度が45° 
(=66°−10° )であるエツチング断面全実現す
ることが出来る。
Therefore, in the present invention, the surface or lamination interface is [1:o
ll :L (or [011]) direction as the axis (1
00) When the surface is rotated by about '1510'■
- By using a substrate made of a V-group compound semiconductor and subjecting it to the etching process described above, the etched cross-sectional shape is the same as that described above, and the angle thereof is 45°.
(=66°-10°) can be realized.

実施例 本発明の一実施例を第1図&−0に示す。まず、最初に
、表面が〔011〕方向を軸としく 100)面を10
°程度回転させた面であるごとき■−v族化合物半導体
基板10上に、同族半導体よジ成る光導波路11全形成
し、この上に同族半導体層12を設ける(2L)。ここ
で、本発明を面発光半導体レーザ装置に用いる場合、1
Q、11.12がそれぞれクラッド層、活性層、クラッ
ド層である。上述手法によって形成した10,11.1
2の積層界面は、前記基板1oの表面と同様、〔011
〕方向を軸としく100)面を10°程度回転させた面
となる。次に、前記半導体層12上に〔011〕方向に
沿って境界線を有するエツチングマスク13を形成する
(b)。最後に、反応律速なるエツチング機構を有する
エツチング溶液を用いてエツチングを行なう。この場合
、例えば、l−V族化合物半導体がInPでるるときに
は、前記エツチング溶液としてHcl溶液を用いること
が出来る。この様子を第2図に示す。同図は、XnP(
100)表面上に〔011〕方向に沿ってストライブマ
スクを形成し、これf HOI溶液(26°C)を用い
てエツチングした際の、エツチング時間に対するエッチ
深さを示すものでろる。このとき、そのエツチング表面
が(111)(J3るいはこれと等価な)面となったと
きにエツチングの進行が極度に遅くなる(図中、10秒
程度のところ)。
Embodiment An embodiment of the present invention is shown in FIG. First, the surface is 100) with the [011] direction as the axis.
An optical waveguide 11 made of a homogeneous semiconductor is entirely formed on a {circle around (1)-v} group compound semiconductor substrate 10, which has a surface rotated by about .degree., and a homogeneous semiconductor layer 12 is provided thereon (2L). Here, when the present invention is used in a surface emitting semiconductor laser device, 1
Q, 11, and 12 are the cladding layer, active layer, and cladding layer, respectively. 10, 11.1 formed by the above method
Similar to the surface of the substrate 1o, the laminated interface of the substrate 2 has a [011
] direction is the axis and the 100) plane is rotated by about 10 degrees. Next, an etching mask 13 having a boundary line along the [011] direction is formed on the semiconductor layer 12 (b). Finally, etching is performed using an etching solution having a reaction-rate-limiting etching mechanism. In this case, for example, when the l-V group compound semiconductor is InP, an HCl solution can be used as the etching solution. This situation is shown in FIG. The figure shows XnP(
100) This graph shows the etch depth versus etching time when a stripe mask is formed on the surface along the [011] direction and etched using f HOI solution (26°C). At this time, when the etched surface becomes a (111) (J3 or equivalent) plane, the progress of etching becomes extremely slow (at about 10 seconds in the figure).

すなわち、HCJ溶液がInPに対して反応律速なるエ
ツチング機構を有することが実証されている。
That is, it has been demonstrated that the HCJ solution has a reaction rate-limiting etching mechanism for InP.

このように、反応律速なるエツチング機構を有するエツ
チング溶液を用いることにより、容易に表面が(111
)(、iるいはこれと等価な)面でるるエツチング断面
を得ることが出来る。よって、本発明では、容易に、光
導波路(あるいは活性層)11の積層界面とのなす角度
が46° となるエツチング断面(反射面)14を実現
することが出来る。
In this way, by using an etching solution that has a reaction rate-limiting etching mechanism, the surface can be easily etched (111
) (, i or equivalent) planes can be etched. Therefore, in the present invention, it is possible to easily realize the etched cross section (reflecting surface) 14 that forms an angle of 46° with the laminated interface of the optical waveguide (or active layer) 11.

発明の効果 以上のように、本発明は、基板表面あるいは光導波路、
半導体レーザ装置の活性層等の積層界面に対して46°
の角度を以って交わるエツチング断面を容易に実現出来
、さらに、これによジ、面発光半導体レーザ装置を始め
、光関連半導体装置等の製造法に多大なる貢献を与える
ことが出来る等の具体的効果をもたらす。
Effects of the Invention As described above, the present invention provides a substrate surface or an optical waveguide,
46° to the laminated interface of the active layer, etc. of a semiconductor laser device
It is possible to easily realize etched cross sections that intersect at an angle of have a positive effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の半導体装置の製造法を示す
工程図、第2図はHCI溶液でInPをエツチングした
ときのエツチング状況を示す特性図、第3図は(a、b
)従来例の面発光半導体レーザ装置の断面図および斜視
図、第4図は従来例の面発光半導体レーザ装置の斜視図
、第6図は従来例の面発光レーザの工程図である。 10・・・・・・基板、11・・・・・・光導波路(あ
るいは活性層)、2,14・・・・・・46°反射面、
3,6・・・・・・面発光、13・・・・・・エツチン
グマスク。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第 
1 図 (b)     @ [(7TI)方向((1)   
         /+第2図 エッナング時閲(秒) 第3図 第4図 v 第5図 手続補正書 昭和12年 1月14日 2発明の名称 半導体装置の製造法 3補正をする者 亭件との関係      特   許  出   願人
住 所  大阪府門真市大字門真1006番地名 称 
(582)松下電器産業株式会社代表者    谷  
井  昭  雄 4代理人 〒571 住 所  大阪府門真市大字門真1006番地松下電器
産業株式会社内 明   細   書 1、発明の名称 半導体装置の製造法 2、特許請求の範囲 軸とし、(10o)面を100程度回転させた面を表面
あるいは積層界面として有する前記基板を用イー(、コ
レに(011:] (あるいは〔011〕)方向に沿っ
て境界線を有するごときエツチングマスクを形成し、こ
れを、反応律速なるエツチング機構を有するエツチング
溶液を用いてエツチングすることを特徴とする半導体装
置の製造法。 3、発明の詳細な説明 産業上の利用分野 本発明は、産業上広く用いられる半導体装置の製造法に
関するもので、特に、半導体レーザ、光導波回路、光電
子集積回路等、光関連半導体装置の有益な製造法に関す
る。 従来の技術 最近、光通信、光計測、光計算等の光関連産業分野にお
いて、光源あるいは光機能素子としての半導体レーザ装
置の重要性が広く認識され、各方面で盛んに開発研究が
行なわれ、実用化されるようになりて来た。 ところで、現在実用化されている半導体レーザ装置は、
同装置が製造される半導体基板面に対して横方向にレー
ザ光を取シ出す構造を有するものが殆んどである。これ
に対し、レーザアレイによる高出力化、並列処理におけ
る光の優位性、モノリシック光電子集積回路を実現する
際の7レキシビリテイの大きさ、装置製造過程における
バッチ処理、クエハテストの容易性等、多くの利点が期
待出来る面発光(基板面に対し垂直方向にレーザ光を取
り出す)半導体レーザ装置が注目され始め、各方面で開
発研究されるようになって来た。 現在、提案され、あるいは研究されている面発光半導体
レーザ装置の例を、第3図(「アプライド フィジック
ス レターズ」ム、J、3pringTh0rpl!1
.ムpp1.Phys、Lett、、31 (s)、1
5 。 0cuobar 、 1977 、 p 、 524 
)  および第4図(「アプライド フィジックス レ
ターズ」Z、L、Liau 、 etal 、 、ムp
pl 、 Phyg 、 Lett 、 、 46(2
)、 15 、 January、1985 、 p 
、115)に示す。 第3図&は面発光半導体レーザ装置の断面図であり、同
図すは同装置の斜視図である。同装置では、光導波路(
活性層)1の積層界面に対して46°の角度を以って交
わる反射面2により、光導波路(活性層)1内でのレー
ザ光の進行方向を90’変えることによって、面発光3
を得ている。 第4図は第3図の場合と異なるタイプの面発光半導体レ
ーザ装置の一部を断面で示す斜視図である。同装置では
、ファプリ・ペロー共振器を有する半導体レーザ部4よ
シ発せられたレーザ光の進行方向を、これと46°の角
度を以って交わる反射面6によシ、90’変えることに
よって、面発光6を得ている。 第6図は第4図の反射面6およびファプリ・ペロー共振
器端面7の製造法を示す工程図である。 まず、最初に、SiO□マスク8を用いて活性層9まで
のエツチングを行なう(第6図a)。次に、5in2マ
スク8を部分的(幅にしてS)に剥離し、これを用いて
、エツチングを行なうことにより、階段状のエツチング
形状を得る(第5図b)。最後に、5in2マスク8を
全て剥離し、H2およびPH,雰囲気中で690〜74
0’C′の加熱を施すことにより、マス・トランスポー
トを行ない、前記鏡面6および端面7を得る(第5図C
)。 発明が解決しようとする問題点 以上述べて来たように、面発光半導体レーザ装置を中心
に、光導波路の断面に対し46°の角度を以って交わる
面を形成する技術が非常に重要となって来た。しかし、
これを実現するための具体的手法としては、第6図に示
した方法が提案されている程度であシ、この方法は、2
段階の湿式エツチングとマス・トランスポートから成っ
ており、工程の煩雑さ並びに、マス・トランスポートニ
起因する再現性制御の困難さが存在する。また、通常、
光導波路、半導体レーザ装置の活性層等は、半導体基板
(100)面等、単純な格子面上に形成されるため、反
応律速(格子面方位依存性)あるいは拡散律速(等方向
)の性質を有する湿式エツチングのみでは、46°の面
を精度良く実現することは出来ない等の問題点を有して
いた。 本発明はこのような問題点を解決するもので、46°の
エツチング断面を容易に得られるようにすることを目的
としている。 問題点を解決するための手段 上述の問題点を解決するために本発明では、表面あるい
は光導波路を形成した積層界面が、〔011〕(あるい
は〔011〕)方向を軸とし、(100)面を10°程
度回転させた面であるごときI−V族化合物半導体より
成る基板を用いて、これに、〔0丁1〕(あるいは(0
11) )方向に沿って境界線を有するごときエツチン
グマスクを形成し、これを、反応律速なるエツチング機
構を有するエツチング溶液を用いてエツチングする等の
手段を講じた。 作用 反応律速なるエツチング機構を有するエツチング溶液を
用いて■−V族化合物半導体をエツチングする場合、■
−V族化合物半導体が閃亜鉛鉱型構造を有することに起
因して、そのエツチング速度は、(tit)面(V族元
素が表面側)。 (100)面、(111)面(■族元素が表面側)の頭
で遅くなる(例えば「ジャーナル オブ マチイアリア
ル サイ:t、7スJ B、Tuck、J、Mater
 。 SOi、、10.1975.p、321参照)。すなわ
ち、表面あるいは積層界面が(100)面であるととき
■−V族化合物半導体より成る基板に、〔0〒1〕(あ
るいは(011) )方向に沿って境界線を有するごと
きエツチングマスクを形成し、これを、前記エツチング
溶液を用いてエツチングすれば、そのエツチング断面は
(111)(あるいはこれと等価な)面であり、前記表
面あるいは積層界面となす角度が約550でその向きは
上向汽(あるいは下向き)である。なお前記マスクが・
ゞ゛2 2)ライブ状である場合、メサ型(あるいは逆メサ型)
である。 そこで、本発明では、表面あるいは積層界面が〔0〒1
〕(あるいは〔011〕)方向を軸としく 100 )
面を10°程度回転させた面であるととき■−■族化合
物半導体より成る基板を用いて、これに、上述工程を有
するエツチングを施すことにより、そのエツチング断面
形状が上述と同じでかつその角度が46°(=66°−
1o’)であるエツチング断面を実現することが出来る
。 実施例 本発明の一実施例を第1図a −cに示す。まず、最初
に、表面が(0丁1)方向を軸としく100)面を10
0程度回転させた面であるととき■−■族化合物半導体
基板1o上に、同族半導体より成る光導波路11を形成
し、この上に同族半導体層12を設ける(第1図a)。 ここで、本発明を面発光半導体レーザ装置に用いる場合
、10,11゜12がそれぞれクラッド層、活性層、ク
ラッド層である。上述手法によって形成した10,11
゜12の積層界面は、前記基板1oの表面と同様、〔0
11〕方向を軸としく 100 )面を100程度回転
させた面となる。次に、前記半導体層12上に(oal
)方向に沿って境界線を有するエツチングマスク13を
形成する(第1図b)。最後に、反応律速なるエツチン
グ機構を有するエツチング溶液を用いてエツチングを行
なう。この場合、例えば、■−v族化合物半導体がIn
Pであるときには、前記エツチング溶液としてHC1溶
液を用いることが出来る。この様子を第2図に示す。第
2図すは、第2図aのようにInP(100)表面上に
(011)方向に沿ってストライプマスクを形成し、こ
れをHO1溶液(26℃)を用いてエツチングした際の
、エツチング時間に対するエッチ深さを示すものである
。このとき、そのエツチング表面が(111)(あるい
はこれと等価な)面となったときにエツチングの進行が
極度に遅くなる(第2図す中、10秒程度のところ)。 すなわちHC1溶液がInPに対して反応律速なるエツ
チング機構を有することが実証されている。このように
、反応律速なるエツチング機構を有するエツチング溶液
を用いることにより、容易に表面が、(111)(ある
いはこれと等価な)面であるエツチング断面を得ること
が出来る。よって、本発明では、容易に、光導波路(あ
るいは活性層)11の積層界面とのなす角度が46°と
なるエツチング断面(反射面)14を実現することが出
来る(第1図C)。 発明の効果 以上のように、本発明は、基板表面あるいは光導波路、
半導体レーザ装置の活性層等の積層界面に対して46°
の角度を以って交わるエツチング断面を容易に実現出来
、さらに、これにより、面発光半導体レーザ装置を始め
、光関連半導体装置等の製造法に多大なる貢献を与える
ことが出来る等の効果が得られる。 4、図面の簡単な説明 第1図a −cは本発明の一実施例の半導体装置の製造
法を示す工程図、第2図a、bはHO1溶液でInPを
エツチングしたときのエツチング状況を示す説明図、第
3図a、bは従来例の面発光半導体レーザ装置の断面図
および斜視図、第4図は従来例の面発光半導体レーザ装
置の斜視図、第6図a −oは従来例の面発光レーザの
工程図である。 1o・・・・・・基板、11・・・・・・光導波路(あ
るいは活性層)、2.14・・・・・・46°反射面、
3.6・・・・・・面発光、13・・・・・・エツチン
グマスク。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図       ″−°伐尊像ゝ エッケング11%間 (−゛) ′                膿     6派
           派
Fig. 1 is a process diagram showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, Fig. 2 is a characteristic diagram showing the etching situation when InP is etched with HCI solution, and Fig. 3 is (a, b).
) A sectional view and a perspective view of a conventional surface emitting semiconductor laser device, FIG. 4 is a perspective view of a conventional surface emitting semiconductor laser device, and FIG. 6 is a process diagram of a conventional surface emitting laser device. 10... Substrate, 11... Optical waveguide (or active layer), 2, 14... 46° reflective surface,
3, 6... surface emitting, 13... etching mask. Name of agent: Patent attorney Toshio Nakao and 1 other person
1 Figure (b) @ [(7TI) direction ((1)
/+ Figure 2 Etting time review (seconds) Figure 3 Figure 4 v Figure 5 Procedural amendment January 14, 1932 2 Title of invention Method for manufacturing semiconductor devices 3 Person making the amendment Relationship with the case Patent applicant address: 1006 Kadoma, Kadoma City, Osaka Prefecture Name
(582) Matsushita Electric Industrial Co., Ltd. Representative Tani
Akio I 4 Agent 571 Address 1006 Oaza Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. Specification 1 Name of the invention Method for manufacturing a semiconductor device 2 Claims axis (10o) An etching mask having a boundary line along the (011:] (or [011]) direction is formed on the substrate, which has a plane rotated by about 100 as the surface or lamination interface. A method for manufacturing a semiconductor device characterized by etching using an etching solution having a reaction rate-limiting etching mechanism. It relates to manufacturing methods, particularly useful manufacturing methods for optical-related semiconductor devices such as semiconductor lasers, optical waveguide circuits, and optoelectronic integrated circuits. In recent years, the importance of semiconductor laser devices as light sources or optical functional devices has been widely recognized, and research and development efforts have been actively conducted in various fields, leading to their practical application. The semiconductor laser device is
Most devices have a structure that emits laser light in a direction transverse to the surface of the semiconductor substrate on which the device is manufactured. On the other hand, there are many advantages such as high output with laser arrays, the superiority of light in parallel processing, high flexibility when realizing monolithic optoelectronic integrated circuits, batch processing in the device manufacturing process, and ease of QF testing. Surface-emitting semiconductor laser devices (which emit laser light in a direction perpendicular to the substrate surface), which can be expected to have the following characteristics, have begun to attract attention, and are being developed and researched in various fields. Examples of surface-emitting semiconductor laser devices currently being proposed or researched are shown in Figure 3 (Applied Physics Letters, J, 3pringTh0rpl!1).
.. Mpp1. Phys, Lett, 31 (s), 1
5. 0 cuobar, 1977, p, 524
) and Figure 4 (“Applied Physics Letters” Z, L, Liau, etal, , Mp.
pl, Phyg, Lett, 46(2
), 15, January, 1985, p.
, 115). FIG. 3 & is a sectional view of a surface emitting semiconductor laser device, and FIG. 3 is a perspective view of the device. The device uses an optical waveguide (
By changing the traveling direction of the laser light in the optical waveguide (active layer) 1 by 90' by the reflecting surface 2 which intersects at an angle of 46° with respect to the lamination interface of the active layer 1, surface emitting light 3 is generated.
I am getting . FIG. 4 is a perspective view showing a part of a surface emitting semiconductor laser device of a type different from that shown in FIG. 3 in cross section. In this device, the traveling direction of laser light emitted from a semiconductor laser section 4 having a Fabry-Perot resonator is changed by 90' to a reflecting surface 6 that intersects with this at an angle of 46 degrees. , surface emission 6 is obtained. FIG. 6 is a process diagram showing a method of manufacturing the reflective surface 6 and the Fapley-Perot resonator end face 7 shown in FIG. First, etching is performed using the SiO□ mask 8 up to the active layer 9 (FIG. 6a). Next, the 5in2 mask 8 is partially peeled off (width S) and etched using this to obtain a step-like etched shape (FIG. 5b). Finally, all the 5in2 masks 8 are peeled off, and 690~74
By heating at 0'C', mass transport is performed and the mirror surface 6 and end surface 7 are obtained (FIG. 5C).
). Problems to be Solved by the Invention As stated above, the technology of forming a surface that intersects at an angle of 46° with the cross section of an optical waveguide is extremely important, especially in surface-emitting semiconductor laser devices. It has come. but,
The only concrete method that has been proposed for achieving this is the method shown in Figure 6.
It consists of step wet etching and mass transport, and the process is complicated and it is difficult to control reproducibility due to mass transport. Also, usually
Optical waveguides, active layers of semiconductor laser devices, etc. are formed on simple lattice planes such as the (100) plane of a semiconductor substrate, so they do not exhibit reaction-limiting (lattice plane orientation dependence) or diffusion-limiting (isodirectional) properties. There have been problems such as the inability to accurately form a 46° surface using wet etching alone. The present invention solves these problems and aims to make it possible to easily obtain a 46° etched cross section. Means for Solving the Problems In order to solve the above-mentioned problems, in the present invention, the surface or the laminated interface forming the optical waveguide has the [011] (or [011]) direction as its axis and the (100) plane. Using a substrate made of an IV group compound semiconductor, the plane of which is rotated by about 10 degrees, the plane is rotated by about 10 degrees.
11) Measures were taken such as forming an etching mask having a boundary line along the ) direction and etching this using an etching solution having a reaction rate-limiting etching mechanism. When etching a ■-V group compound semiconductor using an etching solution that has an action-reaction rate-limiting etching mechanism, ■
- Due to the fact that the V group compound semiconductor has a zincblende structure, its etching rate is on the (tit) plane (the V group element is on the surface side). It slows down at the beginning of the (100) plane and (111) plane (group ■ elements are on the surface side) (for example, ``Journal of Machiacial Sci:t, 7th J B, Tuck, J, Mater
. SOi,, 10.1975. (See p. 321). That is, when the surface or lamination interface is a (100) plane, an etching mask having a boundary line along the [0〒1] (or (011)) direction is formed on a substrate made of a -V group compound semiconductor. However, if this is etched using the above etching solution, the etched cross section will be a (111) (or equivalent) plane, the angle with the above surface or lamination interface will be about 550, and the direction will be upward. Steam (or downward). Please note that the mask is
ゞ゛2 2) If it is live, it is mesa type (or reverse mesa type)
It is. Therefore, in the present invention, the surface or lamination interface is [0〒1
] (or [011]) direction as the axis 100 )
When the surface is rotated by about 10 degrees, by using a substrate made of a ■-■ group compound semiconductor and etching it using the above-mentioned process, the etched cross-sectional shape is the same as that described above. The angle is 46° (=66°−
1o') can be realized. Embodiment An embodiment of the present invention is shown in FIGS. 1a-c. First, the surface is 100) with the (0-1) direction as the axis.
When the surface is rotated by approximately 0, an optical waveguide 11 made of a homogeneous semiconductor is formed on the ■-■ group compound semiconductor substrate 1o, and a homogeneous semiconductor layer 12 is provided thereon (FIG. 1a). Here, when the present invention is used in a surface emitting semiconductor laser device, 10°, 11° and 12° are a cladding layer, an active layer, and a cladding layer, respectively. 10 and 11 formed by the above method
The laminated interface of ゜12 is similar to the surface of the substrate 1o, ゜12.
The surface is obtained by rotating the 100) plane by about 100 around the 11] direction. Next, on the semiconductor layer 12 (oal
) An etching mask 13 having a boundary line along the direction (FIG. 1b) is formed. Finally, etching is performed using an etching solution having a reaction-rate-limiting etching mechanism. In this case, for example, the ■-v group compound semiconductor is In
When P, an HC1 solution can be used as the etching solution. This situation is shown in FIG. Figure 2 shows the etching results when a stripe mask is formed along the (011) direction on the InP (100) surface as shown in Figure 2a, and this is etched using HO1 solution (26°C). It shows the etch depth versus time. At this time, when the etched surface becomes a (111) (or equivalent) plane, the progress of etching becomes extremely slow (at about 10 seconds in Figure 2). That is, it has been demonstrated that the HC1 solution has a reaction-rate-limiting etching mechanism for InP. As described above, by using an etching solution having a reaction rate-limiting etching mechanism, it is possible to easily obtain an etched cross section whose surface is a (111) (or equivalent) plane. Therefore, in the present invention, it is possible to easily realize an etched cross section (reflecting surface) 14 that forms an angle of 46° with the laminated interface of the optical waveguide (or active layer) 11 (FIG. 1C). Effects of the Invention As described above, the present invention provides a substrate surface or an optical waveguide,
46° to the laminated interface of the active layer, etc. of a semiconductor laser device
It is possible to easily realize etched cross sections that intersect at an angle of It will be done. 4. Brief description of the drawings Figures 1a-c are process diagrams showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, and Figures 2a and b show the etching situation when InP was etched with an HO1 solution. FIGS. 3a and 3b are cross-sectional views and perspective views of a conventional surface-emitting semiconductor laser device, FIG. 4 is a perspective view of a conventional surface-emitting semiconductor laser device, and FIGS. It is a process diagram of an example surface emitting laser. 1o...Substrate, 11...Optical waveguide (or active layer), 2.14...46° reflective surface,
3.6... Surface emitting, 13... Etching mask. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure ″−°Execution statueゝEckeng 11% interval (−゛)′ 6 sects sect

Claims (1)

【特許請求の範囲】 III−V族化合物半導体、その混晶体、あるいはその積
層構造である基板AB(A(B)はIII(V)族元素あ
るいは同族の複合物)を湿式エッチングする際、〔0@
1@1〕(あるいは〔011〕)方向を軸とし、(10
0)面を10°程度回転させた面を表面あるいは積層界
面として有する前記基板を用いて、これに〔0@1@1
〕(あるいは〔011〕)方向に沿って境界線を有する
ごときエッチングマスクを形成し、これを、反応律速な
るエッチング機構を有するエッチング溶液を用いてエッ
チングすることを特徴とする半導体装置の製造法。
[Claims] When wet etching a substrate AB (A (B) is a III (V) group element or a compound of the same group) which is a III-V compound semiconductor, a mixed crystal thereof, or a laminated structure thereof, [ 0@
1@1] (or [011]) direction as the axis,
0) Using the above-mentioned substrate which has a surface rotated by about 10 degrees as a surface or a lamination interface,
] (or [011]) direction, and etching the etching mask using an etching solution having a reaction rate-limiting etching mechanism.
JP31204286A 1986-12-26 1986-12-26 Manufacture of semiconductor device Pending JPS63164321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31204286A JPS63164321A (en) 1986-12-26 1986-12-26 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31204286A JPS63164321A (en) 1986-12-26 1986-12-26 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS63164321A true JPS63164321A (en) 1988-07-07

Family

ID=18024513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31204286A Pending JPS63164321A (en) 1986-12-26 1986-12-26 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS63164321A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150316140A1 (en) * 2014-04-30 2015-11-05 Robert Bosch Gmbh Gear mechanism component having a holder for mounting a component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150316140A1 (en) * 2014-04-30 2015-11-05 Robert Bosch Gmbh Gear mechanism component having a holder for mounting a component
US9677660B2 (en) * 2014-04-30 2017-06-13 Robert Bosch Gmbh Gear mechanism component having a holder for mounting a component

Similar Documents

Publication Publication Date Title
JPS63164321A (en) Manufacture of semiconductor device
JPH0685458B2 (en) Method of manufacturing a laser having a mirror facet
CN114552366B (en) SOI-based monolithic integrated semiconductor laser and manufacturing method thereof
JP2002299761A (en) Semiconductor light-emitting device of surface-emitting type, and method of manufacturing the same
JPH03225985A (en) Semiconductor laser device of refractive-index waveguide type
JP2946852B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPS62128586A (en) Manufacture of optoelectronic integrated circuit
JPH04147685A (en) Manufacture of semiconductor element
JP2783240B2 (en) Semiconductor laser device
JP2641448B2 (en) Manufacturing method of optical parts
JPS60126880A (en) Semiconductor laser device
Shih et al. Fabrication of AlGaInP circular ring laser resonators by excimer-laser-assisted etching at cryogenic temperature
JP2534304B2 (en) Method for forming etched mirror by RIBE
JPS6258692A (en) Manufacture of semiconductor light emitting device
KR100776931B1 (en) Semiconductor laser device and manufacturing method thereof
JPH0276284A (en) Manufacture of semiconductor laser
JPS61134096A (en) Distributed feedback type semiconductor laser
JPH05157919A (en) Semiconductor optical waveguide and its production
JPS61150291A (en) Manufacture of semiconductor laser element
JPH01293686A (en) Manufacture of semiconductor laser element
JPH03151682A (en) Manufacture of semiconductor device
JPH0396290A (en) Manufacturing method for semiconductor laser
JPH0353567A (en) Formation of superlattice structure
JPH03165086A (en) Manufacture of ridge laser
JPH01236678A (en) Planar semiconductor laser