JPS63161620A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS63161620A
JPS63161620A JP30768786A JP30768786A JPS63161620A JP S63161620 A JPS63161620 A JP S63161620A JP 30768786 A JP30768786 A JP 30768786A JP 30768786 A JP30768786 A JP 30768786A JP S63161620 A JPS63161620 A JP S63161620A
Authority
JP
Japan
Prior art keywords
etching
substrate
temperature
workpieces
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30768786A
Other languages
Japanese (ja)
Inventor
Shinichi Taji
新一 田地
Kazunori Tsujimoto
和典 辻本
Sadayuki Okudaira
奥平 定之
Yoshio Honma
喜夫 本間
Kiichiro Mukai
向 喜一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30768786A priority Critical patent/JPS63161620A/en
Publication of JPS63161620A publication Critical patent/JPS63161620A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To shorten the etching treating time by regulating the temperature of a substrate so that the predetermined etching ratio of a plurality of workpieces on the surface of the substrate is obtained and etching the workpieces. CONSTITUTION:The etching ratio of a plurality of workpieces (including semiconductor substrate 1 itself and a coating film formed onto the substrate 1) on the surface of the substrate 1 is adjusted by regulating the temperature of the substrate 1 (a sample), and the the workpieces are etched. Since the rates of changes by a temperature of the etching rates of a plurality of the workpieces (such as an insulating or conductive film 3 and a coating film 4 such as a photoresist) on the surface of the substrate 1 each differ, the temperature of the substrate 1 is regulated in a process in which the surface of the substrate 1 is plasma-etched in a decompression atmosphere, thus controlling the etching rates of a plurality of the workpieces. That is, the both etching rates can be brought to the same extent or only at least one kind of a certain material can be etched selectively.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係り、特に。[Detailed description of the invention] [Industrial application field] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a semiconductor device.

半導体基板表面の被加工物の平坦化エツチングあるいは
選択エツチングを行なう半導体装置の製造方法に関する
The present invention relates to a method of manufacturing a semiconductor device that performs planarization etching or selective etching of a workpiece on the surface of a semiconductor substrate.

〔従来の技術〕[Conventional technology]

半導体装置の製造プロセスにおいては、半導体基板ある
いは該基板上の被着膜等の被加工物のエツチング加工が
行なわれる。エツチング加工の中には、基板表面の被加
工物のエッチバックによる平坦化エツチングと、ある被
加工物だけを選択的に除去する選択エツチングがある。
In the manufacturing process of semiconductor devices, a workpiece such as a semiconductor substrate or a film deposited on the substrate is etched. Etching processes include planarization etching by etchback of a workpiece on the surface of a substrate, and selective etching in which only a certain workpiece is selectively removed.

平坦化エツチングでは、例えば特開昭52−13147
1号に記載されているように、製造プロセス中に生じた
段差を埋めるために、該段差を作る材料と同程度のエツ
チング速度を持つ(すなわち、段差材料とのエツチング
比(エツチング速度差)がほぼlの)材料の塗布被膜を
表面を平坦に形成し、減圧雰囲気中においた基板の表面
をガスプラズマによりエツチングし、塗布被膜と段差の
凸部を同時に除去して半導体基板を平坦化する。
For flattening etching, for example, Japanese Patent Application Laid-Open No. 52-13147
As described in No. 1, in order to fill the step difference that occurs during the manufacturing process, the etching rate must be the same as that of the material making the step (that is, the etching ratio (etching speed difference) with the step material should be A coating film of a material (approximately 1) is formed to have a flat surface, and the surface of the substrate placed in a reduced pressure atmosphere is etched with gas plasma to remove the coating film and the convex portions of the steps at the same time to flatten the semiconductor substrate.

また、選択エツチングでは、基板表面の複数の被加工物
のエツチング比が大きい条件でエツチングを行なうこと
により、エツチング速度が大きい被加工物のみを選択的
に除去する。(昭和60年発行、徳山真、橋本性−・編
著によるrMO5LST製造技術」日経マグロウヒル社
、第177頁参照) 〔発明が解決しようとする問題点〕 従来の平坦化エツチングおよび選択エツチング方法にお
いては、半導体基板自体あるいは該基板上の被着膜等の
、エツチング速度の温度による変化について配慮されて
いなかった。
In selective etching, etching is performed under conditions where the etching ratio of a plurality of workpieces on the surface of the substrate is high, thereby selectively removing only the workpieces with a high etching rate. (Refer to "rMO5LST Manufacturing Technology" edited by Makoto Tokuyama and Naoto Hashimoto, published in 1985, Nikkei McGraw-Hill Publishing, p. 177) [Problems to be solved by the invention] In the conventional planarization etching and selective etching methods, No consideration was given to temperature-dependent changes in the etching rate of the semiconductor substrate itself or of the film deposited on the substrate.

すなわち、従来の方法では、エツチング速度(エツチン
グ比)を調節するには、エツチング条件をエツチング中
に経時的に変化させることによす調節している。この方
法は、操作が非常に面倒であると同時に、処理時間が長
くなる問題がある。
That is, in the conventional method, the etching rate (etching ratio) is adjusted by changing the etching conditions over time during etching. This method has the problem that it is very troublesome to operate and at the same time requires a long processing time.

また、エツチング速度の調節のためには、雰囲気ガスの
混合比やガス圧力の調整などが必要であり、特に、選択
エツチングにおいては、混合比やガス圧のわずかの変動
から、エツチング選択比が設定値と異なり、製品不良を
起すという問題があった。
In addition, in order to adjust the etching rate, it is necessary to adjust the mixture ratio of atmospheric gases and gas pressure.Especially in selective etching, the etching selection ratio can be set due to slight fluctuations in the mixture ratio or gas pressure. However, there was a problem in that it caused product defects.

また、基板上の塗布被膜がガスプラズマの衝撃によって
温度上昇し、膜質変化することを防ぐため、プラズマ励
起のための電力を少なくし、エツチング速度の小さい条
件でエツチングするなどの方法が用いられているため、
処理時間が長くなる問題があった。
In addition, in order to prevent the temperature of the coated film on the substrate from rising due to the impact of the gas plasma and changing the film quality, methods such as reducing the power for plasma excitation and etching at a low etching rate are used. Because there are
There was a problem that the processing time was long.

さらに、プラズマによる塗布被膜の温度上昇を抑制する
ため、耐熱性の高い材料を使用しなければならないとい
う制限もあった。
Furthermore, there is a restriction that a material with high heat resistance must be used in order to suppress the temperature rise of the coated film due to plasma.

本発明の目的は、高速、かつエツチング比の制御が容易
なプラズマエツチング方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma etching method that is high-speed and allows easy control of the etching ratio.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するために、減圧雰囲気中においた基板
の表面を、ガスプラズマによりエツチングする半導体装
置の製合方法において、上記基板(試料)の温度を調節
することによって該基板表面の複数の被加工物(半導体
基板自体および基板上に形成された被着膜を含む。)の
エツチング比を調節してエツチングすることを要旨とす
る。
In order to achieve the above object, in a method for manufacturing a semiconductor device in which the surface of a substrate placed in a reduced pressure atmosphere is etched by gas plasma, a plurality of coatings on the surface of the substrate (sample) are removed by adjusting the temperature of the substrate (sample). The gist of this method is to etch a workpiece (including the semiconductor substrate itself and a deposited film formed on the substrate) by adjusting the etching ratio.

平坦化エツチングを行なう場合は、段差を有する上記基
板上に塗布被膜を平坦に形成した後、該塗布被膜と他の
上記被加工物のエツチング比がほぼ1になるように、上
記基板の温度を調節してエツチングを行なう。
When performing planarization etching, after forming a coating film flat on the substrate having a step, the temperature of the substrate is adjusted so that the etching ratio of the coating film and the other workpiece is approximately 1. Adjust and perform etching.

選択エツチングを行なう場合は、上記複数の被加工物の
エツチング比が大きくなるように、上記基板の温度を調
節してエツチングを行なう。
When selective etching is performed, the temperature of the substrate is adjusted so that the etching ratio of the plurality of workpieces is increased.

〔作用〕[Effect]

基板表面の複数の被加工物(例えば、絶縁性または導電
性被膜と、ホトレジスト等の塗布被膜)のエツチング速
度の温度による変化の割合はそれぞれ異なるので、減圧
雰囲気中で基板表面をプラズマエツチングするプロセス
において、該基板の温度を調節することにより、複数の
被加工物のエツチング速度を制御できる。すなわち、両
者の、エツチング速度を同程度とするか、または少なく
とも一種のある材料のみを選択的にエツチングすること
を可能とする。
Since the rate of change in etching rate of multiple workpieces on the substrate surface (e.g., insulating or conductive coatings and coated coatings such as photoresist) differs depending on the temperature, the process of plasma etching the substrate surface in a reduced pressure atmosphere is necessary. In this method, the etching rate of a plurality of workpieces can be controlled by adjusting the temperature of the substrate. In other words, it is possible to make the etching rates of both the same or to selectively etch only at least one type of material.

基板温度の制御によってエツチング比を制御する本発明
の方法では、従来の方法のように、エツチング条件をエ
ツチング中に経時的に変化させたり、温度上昇による塗
布被膜の膜質変化の防1にのため、エツチング速度の小
さい条件でエツチングしたりしなくて済むので、従来に
比べてエツチングの高速化を達成できる。
The method of the present invention, which controls the etching ratio by controlling the substrate temperature, differs from conventional methods in that the etching conditions are changed over time during etching, and in order to prevent changes in the film quality of the applied film due to temperature rise. Since it is not necessary to perform etching under conditions of low etching speed, it is possible to achieve higher etching speed than in the past.

また、基板温度の制御によりエツチング比が制御できる
ので、ガス混合比やガス圧等の厳しい調整をしなくて済
み、極めて安定なエツチング方法を提供できる。
Furthermore, since the etching ratio can be controlled by controlling the substrate temperature, it is not necessary to make strict adjustments to the gas mixture ratio, gas pressure, etc., and an extremely stable etching method can be provided.

〔実施例〕〔Example〕

実施例 1 以下、本発明の第1の実施例を第1図(a)、(b)を
用いて説明する。本実施例は、平坦化エツチングを行な
う例を示す。
Example 1 A first example of the present invention will be described below with reference to FIGS. 1(a) and 1(b). This embodiment shows an example in which planarization etching is performed.

第1図(a)、(b)は、本発明の方法により処理すべ
き半導体装置の一例の概略工程断面図である。
FIGS. 1(a) and 1(b) are schematic process cross-sectional views of an example of a semiconductor device to be processed by the method of the present invention.

図において、1は半導体基板、2は半導体基板1上に形
成された例えば導電性被膜からなる段差部、3は段差部
2の上に形成されたS io、膜、4は段差を埋めるた
めにSun、膜3上に表面が平坦に塗布された有機ホト
レジスト1摸である。
In the figure, 1 is a semiconductor substrate, 2 is a step formed on the semiconductor substrate 1 and is made of, for example, a conductive film, 3 is an Sio film formed on the step 2, and 4 is a layer for filling the step. This is a sample of an organic photoresist 1 coated on a film 3 with a flat surface.

すなわち、同図(a)に示すように、表面に段差部2を
有する半導体基板1上に5in2膜3を形成した後、有
機ホトレジスト膜4を塗布した半導体装置を、平行平板
型高周波放電プラズマエツチング装置の試料台にa置し
、該半導体装置の温度を調節するために該試料台を冷却
してエツチングを行なった。
That is, as shown in FIG. 2(a), after forming a 5in2 film 3 on a semiconductor substrate 1 having a stepped portion 2 on its surface, the semiconductor device coated with an organic photoresist film 4 is subjected to parallel plate high frequency discharge plasma etching. The semiconductor device was placed on a sample stand of the apparatus at a temperature of 15.degree. C., and the sample stand was cooled to adjust the temperature of the semiconductor device, and etching was performed.

本実施例では、試料の温度を一80℃に温度制御し、雰
囲気ガスとしてはCF4と0.ガスの混合ガスを用い、
ガス圧は100m T orr、 CF 4ガス対02
ガスの混合比(圧力比)は1対1にし、入力電力を30
0Wに設定し、3分間プラズマエツチングを行なった。
In this example, the temperature of the sample was controlled at -80°C, and the atmospheric gases were CF4 and 0.5°C. Using a mixture of gases,
Gas pressure is 100 m Torr, CF4 gas vs. 02
The gas mixing ratio (pressure ratio) is 1:1, and the input power is 30
Plasma etching was performed for 3 minutes at 0W.

その結果、同図(b)に示すように、該半導体装置の表
面、すなわち、ホトレジスト膜4およびSin、[3の
表面が平坦化されたことがわかった。
As a result, as shown in FIG. 3B, it was found that the surface of the semiconductor device, that is, the surface of the photoresist film 4 and the Sin, [3, was planarized.

なお、エツチング速度は、ホトレジスト膜4が50On
+m/a+in、 SiO,Ff93が480nm/m
inとほぼ同程度で、従来の約1/2以下の時間で平坦
化が実現できた。
Note that the etching rate is 50 On for the photoresist film 4.
+m/a+in, SiO, Ff93 is 480nm/m
Flattening was achieved in approximately the same amount of time as in, and approximately 1/2 or less of the time required by the conventional method.

第2図は、本実施例の上記エツチング条件におけるホト
レジスト膜4と、S i O、膜3との基板(試料)温
度(’C)とエツチング速度(nm/mjn)との関係
を示す図である。この図から明らかなように、試料の温
度を変化させると、両者のエツチング速度がそれぞれ異
なる割合で変化する。本実施例のエツチング条件のもと
で平坦化エツチングを行なうには、−85±20℃に試
料温度を制御すればよいことがわかった。
FIG. 2 is a diagram showing the relationship between the substrate (sample) temperature ('C) and etching rate (nm/mjn) of the photoresist film 4 and the SiO film 3 under the above etching conditions of this example. be. As is clear from this figure, when the temperature of the sample is changed, the etching rates of both types change at different rates. It was found that in order to perform planarization etching under the etching conditions of this example, it is sufficient to control the sample temperature to -85±20°C.

一方、ガス圧力、混合比、入力電力等を変化させること
により、5xO2膜とホトレジスト膜のエツチング速度
はそれぞれ変化するが、上記エツチング条件と別のエツ
チング条件のもとでは、−10〜−190℃においてエ
ツチング比が±20%以下になり、平坦化エツチングが
可能なことがわかった。
On the other hand, by changing the gas pressure, mixing ratio, input power, etc., the etching speed of the 5xO2 film and the photoresist film changes, but under the above etching conditions and other etching conditions, the etching rate is between -10 and -190°C. It was found that the etching ratio was less than ±20%, and planarization etching was possible.

すなわち、プラズマを発生させるために、どのようなガ
ス圧力、混合比、入力電力を用いても、試料温度を制御
することで、両者のエツチング速度を同程度にし、平坦
化エツチングを可能にすることができた。Sin、膜と
ホトレジスト膜とを平坦化エツチングする雰囲気ガスと
しては、上記のCF4と02の混合ガスの他、5in2
膜のエツチングに使用可能なガスであるCHF、、C,
Fs。
In other words, no matter what gas pressure, mixing ratio, or input power is used to generate plasma, by controlling the sample temperature, the etching speed of both can be made to be the same, making planarization etching possible. was completed. In addition to the above-mentioned mixed gas of CF4 and 02, the atmospheric gas for flattening and etching the Sin film and the photoresist film was 5in2.
CHF, , C, which is a gas that can be used for film etching.
Fs.

C,F、等のフロロカーボン系ガス、弗化物ガスと、レ
ジスト膜のエツチングに使用可能なガスである02、F
2、N、、H,、(Q2との混合ガス、または上記各単
独ガスが適用できる。各々のガス種で試料の温度を制御
することにより、第1図(b)に示したような平坦化が
可能であった。
Fluorocarbon gases such as C and F, fluoride gases, and 02 and F gases that can be used for etching resist films.
A mixed gas with 2, N, , H, (Q2) or each of the above gases alone can be applied.By controlling the temperature of the sample with each gas type, a flat surface as shown in Figure 1(b) can be applied. It was possible to

本実施例の平坦化エツチングでは、従来法のように、エ
ツチング条件をエツチング中に経時的に変化させたり、
温度上昇による塗布被膜の膜質変化の防止のため、プラ
ズマ励起のための電力を少なくし、エツチング速度の小
さい条件でエツチングしなくて済み、従来に比べて約2
倍の高速化エツチングを達成できた。また、ガス混合比
やガス圧等のエツチング条件の厳しい調整を必要としな
い。さらに1本実施例では、低温でエツチングを行なっ
たので、従来法のようにプラズマによる塗布被膜の温度
上昇を防止でき、エツチング速度の小さい条件でエツチ
ングしたり、耐熱性の高い材料を使用したりしなくて済
み、エツチング条件の自由度を大きくできる。
In the planarization etching of this example, unlike the conventional method, the etching conditions are changed over time during etching,
In order to prevent changes in the film quality of the coated film due to temperature rise, the electric power for plasma excitation is reduced, and etching is not required under conditions of low etching speed, resulting in approximately 2 times faster etching than before.
We were able to achieve double the speed of etching. Furthermore, strict adjustment of etching conditions such as gas mixture ratio and gas pressure is not required. Furthermore, in this example, etching was carried out at a low temperature, so it was possible to prevent the temperature of the coating film from rising due to plasma as in the conventional method, and it was possible to perform etching at a low etching rate and use a material with high heat resistance. There is no need to do this, and the degree of freedom in etching conditions can be increased.

実施例 2 本実施例も、平坦化エツチングの例である。実施例1の
第1図に示したSiO□膜3に代え、アルミニウム(屈
)膜を被膜し、実施例1と同じく有機ホトレジスト$4
を塗布した場合には、雰囲気ガスとしては、塩化物ガス
、弗化物ガス、02ガス、N2等の不活性ガスの混合ガ
ス、もしくは単独ガスが使用できた。CCLとAr(5
体積%の0゜を含む)の混合ガスを用いた場合、CCf
14とArとの混合比が1対1、ガス圧が200 m 
T orr、入力電力が400Wとした場合、ホトレジ
スト膜とAn膜のエツチング速度の基板温度依存性は、
第3図に示すようになることがわかった。すなわち、−
30±lθ℃に基板温度を保持することにより、All
とホトレジストのエツチング速度を同程度とすることが
でき、両者の平坦化エツチングが可能であった。
Example 2 This example is also an example of planarization etching. Instead of the SiO□ film 3 shown in FIG.
In the case of coating, a mixed gas of chloride gas, fluoride gas, 02 gas, inert gas such as N2, or a single gas can be used as the atmospheric gas. CCL and Ar(5
CCf
The mixing ratio of 14 and Ar is 1:1, and the gas pressure is 200 m
Torr, when the input power is 400W, the substrate temperature dependence of the etching rate of the photoresist film and the An film is as follows.
It was found that the result was as shown in Fig. 3. That is, −
By maintaining the substrate temperature at 30±lθ℃, All
It was possible to make the etching speed of the photoresist and the photoresist about the same, and it was possible to planarize the etching of both.

上記雰囲気ガスにおいて、Arガスの代りにN2ガスを
使うと、ホトレジスト膜のエツチング速度が大きくなる
。この場合、CCa4(もしくはCa1)の分圧を上げ
ると、A党膜のエツチング速度も大きくなり、より高速
な処理が可能であった。その有効温度範囲は、ガス圧力
、入力電力によって変化し、0〜−60℃であった。
When N2 gas is used instead of Ar gas in the above atmospheric gas, the etching rate of the photoresist film increases. In this case, when the partial pressure of CCa4 (or Ca1) was increased, the etching rate of the A-layer film also increased, making it possible to perform faster processing. Its effective temperature range varied depending on gas pressure and input power, and was 0 to -60°C.

本実施例でも、上記第1の実施例と同様の効果が得られ
た。
In this example, the same effects as in the first example were obtained.

実施例 3 本実施例も、平坦化エツチングの例である。上記実施例
1の第1図に示した5102膜3の代りにSiN膜を用
いた場合は、雰囲気ガスとして、例えば弗化物ガス、炭
素を含むハロゲン化物、炭素、弗素、塩素、水素を含む
混合ガス、あるいは単独ガスにより平坦化エツチングが
可能である。
Example 3 This example is also an example of planarization etching. When a SiN film is used in place of the 5102 film 3 shown in FIG. Planarization etching is possible using a gas or a single gas.

CF4+O□(混合比1:1)の混合ガスを用いると、
ガス圧力が200mTorr、入力電力が300Wの条
件のもとでは、第4図に示すようなS iN膜とホトレ
ジスト膜のエツチング速度の基板湿度依存性が明らかに
なった。すなわち5本条件では、−10±10℃におい
て、SiN膜とホトレジスト膜のエツチング速度は同程
度となり、平坦化エツチングが可能である。
When using a mixed gas of CF4+O□ (mixing ratio 1:1),
Under the conditions of a gas pressure of 200 mTorr and an input power of 300 W, the dependence of the etching rate of the SiN film and photoresist film on the substrate humidity as shown in FIG. 4 was revealed. That is, under these five conditions, the etching rates of the SiN film and the photoresist film are approximately the same at -10±10° C., and planarization etching is possible.

上記雰囲気ガスにおいて、CF、の分圧を小さくすると
、5iNlliのエツチング速度が小さくなり、平坦化
エツチングにおける有効温度域は低くなる。上記エツチ
ング条件のもとてCF4の分圧を変化させることにより
、変化した有効温度範囲は−10〜−200℃であった
In the above atmospheric gas, when the partial pressure of CF is reduced, the etching rate of 5iNlli is reduced, and the effective temperature range in planarization etching is lowered. By changing the partial pressure of CF4 under the above etching conditions, the effective temperature range was -10 to -200°C.

また、半尋体基板上の絶縁性!(第1図の符号3で示す
)としては上記実施例で示したSiO□。
Also, the insulation on the half-body board! (Indicated by reference numeral 3 in FIG. 1) is SiO□ shown in the above embodiment.

SiNの他、PSG、SOG、5iON、RPSG等が
適用可能であり、導電性膜(同じく第1図の符号3)と
しては、上記実施例で示したMの他、W、Mo、TiN
、A(L−Si合金(Af1シリサイド)。
In addition to SiN, PSG, SOG, 5iON, RPSG, etc. can be applied, and as the conductive film (also denoted by reference numeral 3 in FIG. 1), in addition to M shown in the above embodiment, W, Mo, TiN, etc.
, A (L-Si alloy (Af1 silicide).

^Q−Cu−3i合金等が適用可能であり、また塗布被
[(第1図の符号4)としてはホトレジストの他、有機
樹脂、SOG等の材料が適用でき、これらのいずれの組
み合せにおいても、−10〜−200℃に基板温度を制
御し、各材料のエツチング用の単独ガスあるいはそれら
の混合ガスを用いることにより、従来の約2倍以上の速
さで平坦化エツチングを行なうことができ、製造コスト
を低下させることができた。その他、本実施例でも、上
記実施例と同様の効果が得られた。
^ Q-Cu-3i alloy etc. can be applied, and materials such as photoresist, organic resin, SOG etc. can be applied as the coating material [(numeral 4 in Fig. 1), and any combination of these can be applied. By controlling the substrate temperature between -10 and -200°C and using a single gas or a mixture of these gases for etching each material, planarization can be performed more than twice as fast as conventional methods. , it was possible to reduce manufacturing costs. In addition, the same effects as in the above-mentioned example were obtained in this example as well.

一方、第4図に示すように、基板温度がもっと低温の一
150℃近辺においては、5以上のエツチング比が得ら
れる。すなわち、本実施例の場合、基板温度を低くする
だけで、上記と同エツチング条件で、選択エツチングを
可能とすることができた。
On the other hand, as shown in FIG. 4, an etching ratio of 5 or more can be obtained when the substrate temperature is lower, around 150.degree. That is, in the case of this example, selective etching was possible under the same etching conditions as above by simply lowering the substrate temperature.

実施例 4 本実施例は、本発明による選択エツチングの例である。Example 4 This example is an example of selective etching according to the present invention.

第5図は、Si(シリコン)基板上にパターン化したホ
トレジスト膜(AZ1350J)を形成し、該ホトレジ
スト膜をマスクとしてCF4ガスプラズマだけでSi基
板のエツチングを行なった場合の、Si基板とホトレジ
スト膜のエツチング速度の基板温度依存性を示したもの
である。図から明らかなように、基板を低温にする程。
Figure 5 shows the Si substrate and photoresist film when a patterned photoresist film (AZ1350J) is formed on a Si (silicon) substrate and the Si substrate is etched using only CF4 gas plasma using the photoresist film as a mask. This figure shows the dependence of the etching rate on the substrate temperature. As is clear from the figure, the lower the temperature of the board, the lower the temperature.

Si基板とホトレジスト膜との大きなエツチング比を得
ることができ、ホトレジスト膜よりもエツチング速度の
大きいSi基板をホトレジスト膜に対し選択的にエツチ
ングすることができた。なお、サイドエツチングを起こ
さない望ましい異方性加工の点からは、−100〜−1
20℃が有効であった。
A large etching ratio between the Si substrate and the photoresist film could be obtained, and the Si substrate, which had a higher etching rate than the photoresist film, could be selectively etched with respect to the photoresist film. In addition, from the point of view of desirable anisotropic processing that does not cause side etching, -100 to -1
20°C was effective.

このように、基板の温度を制御することにより、高選択
性エツチングが可能となる。また、上記CF4の他、S
FG、Ccc、、CB r F 1等のエッチングガス
を用いても高選択性エツチングが可能である。
By controlling the temperature of the substrate in this way, highly selective etching becomes possible. In addition to the above CF4, S
Highly selective etching is also possible using etching gases such as FG, Ccc, and CB r F 1.

多結晶Si膜も、ホトレジスト膜、Sun、膜に対し選
択エツチングが可能である。SF、ガスを用い、基板を
一90℃以下に保持すると、多結晶Si膜のエツチング
速度が、ホトレジスト膜、Sin、のエツチング速度に
比較して、30倍以上となった。基板温度を変えること
により、この選択比を変化させることもできる。
Polycrystalline Si films can also be selectively etched with respect to photoresist films and Sun films. When the substrate was kept at -90° C. or lower using SF gas, the etching rate of the polycrystalline Si film was more than 30 times that of the photoresist film, Sin. This selectivity ratio can also be changed by changing the substrate temperature.

実施例 5 本実施例も、選択エツチングの例である。Si基板上に
形成したタングステン(W) IllをSF。
Example 5 This example is also an example of selective etching. SF of tungsten (W) Ill formed on a Si substrate.

ガスを用いてエツチングする場合、室温においてエツチ
ングする場合と、0℃、−30℃、−70℃に基板を冷
却してエツチングする場合とを比較すると、W膜のエツ
チング速度は、室温の場合を1とすると、0℃の場合は
2/3.−30℃の場合はl/3゜−70℃の場合は1
/8に低下する。したがって、基板をこのように低温に
制御することにより、W膜はエツチングせず、Si基板
のみをエツチングするという選択エツチングが可能であ
る。
When etching with a gas, the etching rate of the W film at room temperature is compared with etching at room temperature and etching with the substrate cooled to 0°C, -30°C, and -70°C. If it is 1, then in the case of 0℃, it is 2/3. -30°C: l/3° -70°C: 1
/8. Therefore, by controlling the temperature of the substrate to such a low temperature, selective etching can be performed in which only the Si substrate is etched without etching the W film.

Wの他、AM、Mo等の導電性材料、S i O、、S
iN、Ta2O,、等の絶縁性材料、Si、GaAs等
の半導体材料で、本発明によるエツチング速度の基板温
度依存性を用いると、同種の高選択性エツチングが可能
であった。
In addition to W, conductive materials such as AM and Mo, SiO, S
Highly selective etching of the same type was possible with insulating materials such as iN, Ta2O, etc., and semiconductor materials such as Si, GaAs, etc., by using the substrate temperature dependence of the etching rate according to the present invention.

なお、上記の各実施例では、基板の温度を低温域に制御
して平坦化エツチングあるいは選択エツチングを可能と
している。
In each of the above embodiments, the temperature of the substrate is controlled to a low temperature range to enable planarization etching or selective etching.

従来のプラズマエツチングでは、通常、基板を水冷した
試料台上に載置し、エツチングを行なっていた。この際
、基板は、プラズマからのイオン入射、光輻射1反応熱
により加熱され、温度上昇する。その温度上昇は、入力
パワー、および基板と試料台との熱接触係数に依存する
。一般的には、基板の温度は、水冷温度(夏季では約2
0℃、冬期では約5℃)より10〜50℃程度高くなる
。この温度上昇は、入力電力の調節や、熱接触対策を行
なうことにより、一定に制御・再現することが可能で、
エツチング特性を安定させることができる。
In conventional plasma etching, the substrate is usually placed on a water-cooled sample stage and etched. At this time, the substrate is heated by the ion incidence from the plasma and the reaction heat of the light radiation 1, and its temperature increases. The temperature rise depends on the input power and the thermal contact coefficient between the substrate and the sample stage. Generally, the temperature of the substrate is set at the water cooling temperature (approximately 2
It is about 10 to 50 degrees Celsius higher than 0 degrees Celsius (about 5 degrees Celsius in winter). This temperature rise can be controlled and reproduced at a constant level by adjusting the input power and taking measures against thermal contact.
Etching characteristics can be stabilized.

上記実施例では、この温度上昇分を含めて、試料を、約
氷温以下の温度に制御することにより平坦化エツチング
および選択エツチングが可能なことが確認された。
In the above example, it was confirmed that flattening etching and selective etching were possible by controlling the temperature of the sample to about freezing temperature or lower, including this temperature increase.

高い温度においては、各被加工物のエツチング速度は大
きくなる。しかし、約氷温以上でマスク材料の変質温度
以下では、同時に、サイドエツチングの速さも増すので
、選択性微細加工を行なう上では望ましくない。
At higher temperatures, the etching rate of each workpiece increases. However, when the temperature is above about freezing and below the deterioration temperature of the mask material, the speed of side etching also increases, which is not desirable for selective microfabrication.

しかし、必ずしも上記の実施例のように、低温領域に基
板を冷却してエツチングする必要はなく、基板を別の温
度領域に設定してエツチング比を調節し、エツチングを
行なってもよいことはβうまでもない。
However, it is not necessarily necessary to cool the substrate to a low temperature range and perform etching as in the above embodiment, and it is also possible to set the substrate in a different temperature range and adjust the etching ratio to perform etching. It's no good.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、安定したエツチ
ング条件のもとで、高速度で平坦化エツチングあるいは
選択エツチングを行なうことができるので、エツチング
処理時間を低減でき、製造コストを低減できる効果があ
る。また、選択エツチングにおいては、高選択比を得る
ことができるので、製造不良発生の低減にも効果がある
As explained above, according to the present invention, planarization etching or selective etching can be performed at high speed under stable etching conditions, so the etching processing time can be reduced and manufacturing costs can be reduced. There is. Further, in selective etching, a high selectivity can be obtained, which is effective in reducing the occurrence of manufacturing defects.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)、(b)は本発明の一実施例の半導体装置
の工程断面図、第2図〜第5図は、それぞれ複数の被加
工物のエツチング速度の基板温度依存性を示す図である
。 l・・・半導体基板 2・・・段差部 3・・・5i02膜 4・・・ホトレジスト膜 代理人弁理士  中 村 純之助 中1図 (Q) (b) 4 小トレシ′ス)−佳之 十2図 基祿偶度(°C) 才3図 基枝↓1°C) 基括逼戻(°C)
1(a) and 1(b) are process cross-sectional views of a semiconductor device according to an embodiment of the present invention, and FIGS. 2 to 5 each show the substrate temperature dependence of the etching rate of a plurality of workpieces. It is a diagram. l... Semiconductor substrate 2... Step portion 3... 5i02 film 4... Photoresist film Representative patent attorney Junnosuke Nakamura Junior High School 1 Figure (Q) (b) 4 Small trace) - Yoshino 12 Picture base level (°C) Sai3 picture base ↓ 1 °C) Base connection return (°C)

Claims (1)

【特許請求の範囲】 1、減圧雰囲気中においた基板の表面を、ガスプラズマ
によりエッチングする半導体装置の製造方法において、
上記基板表面の複数の被加工物の所定のエッチング比が
得られるように上記基板の温度を調節してエッチングす
ることを特徴とする半導体装置の製造方法。2、上記基
板の温度を氷温以下の低温に制御してエッチングを行な
うことを特徴とする特許請求の範囲第1項記載の半導体
装置の製造方法。 3、段差を有する上記基板上に塗布被膜を平坦に形成し
た後、該塗布被膜と他の上記被加工物のエッチング比が
ほぼ1になる上記基板の温度でエッチングして、該被加
工物表面を平坦化することを特徴とする特許請求の範囲
第1項記載の半導体装置の製造方法。 4、上記複数の被加工物のエッチング比が大きい上記基
板の温度でエッチングして、該被加工物の選択エッチン
グを行なうことを特徴とする特許請求の範囲第1項記載
の半導体装置製造方法。
[Claims] 1. A method for manufacturing a semiconductor device in which the surface of a substrate placed in a reduced pressure atmosphere is etched using gas plasma,
A method of manufacturing a semiconductor device, characterized in that the temperature of the substrate is adjusted and etched so that a predetermined etching ratio of a plurality of workpieces on the surface of the substrate is obtained. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the etching is performed by controlling the temperature of the substrate to a low temperature below freezing temperature. 3. After forming a flat coating film on the substrate having a step, etching is performed at the temperature of the substrate such that the etching ratio of the coating film to the other workpiece is approximately 1, and the surface of the workpiece is etched. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is planarized. 4. The semiconductor device manufacturing method according to claim 1, wherein selective etching of the plurality of workpieces is performed by etching at a temperature of the substrate at which an etching ratio of the plurality of workpieces is large.
JP30768786A 1986-12-25 1986-12-25 Manufacture of semiconductor device Pending JPS63161620A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30768786A JPS63161620A (en) 1986-12-25 1986-12-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30768786A JPS63161620A (en) 1986-12-25 1986-12-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS63161620A true JPS63161620A (en) 1988-07-05

Family

ID=17972012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30768786A Pending JPS63161620A (en) 1986-12-25 1986-12-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS63161620A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621011A (en) * 1992-01-29 1994-01-28 Applied Materials Inc Method for reactive ion etching containing hydrogen radicals
JPH06244370A (en) * 1993-01-27 1994-09-02 Internatl Business Mach Corp <Ibm> Local interconnection of cmos circuit and its manufacture
US6979632B1 (en) 1995-07-13 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Fabrication method for thin-film semiconductor
JP2019033158A (en) * 2017-08-07 2019-02-28 宇部マテリアルズ株式会社 LAMINATE FOR MANUFACTURING ELECTRONIC DEVICE AND MANUFACTURING METHOD THEREOF, MgO FILM, AND DISPERSION

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621011A (en) * 1992-01-29 1994-01-28 Applied Materials Inc Method for reactive ion etching containing hydrogen radicals
JPH06244370A (en) * 1993-01-27 1994-09-02 Internatl Business Mach Corp <Ibm> Local interconnection of cmos circuit and its manufacture
US6979632B1 (en) 1995-07-13 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Fabrication method for thin-film semiconductor
JP2019033158A (en) * 2017-08-07 2019-02-28 宇部マテリアルズ株式会社 LAMINATE FOR MANUFACTURING ELECTRONIC DEVICE AND MANUFACTURING METHOD THEREOF, MgO FILM, AND DISPERSION

Similar Documents

Publication Publication Date Title
US5294294A (en) Method of dry etching in semiconductor device processing
US4539744A (en) Semiconductor planarization process and structures made thereby
EP0243273B1 (en) Method for planarizing semiconductor substrates
US5814564A (en) Etch back method to planarize an interlayer having a critical HDP-CVD deposition process
JPH0744175B2 (en) Etching method
US5316980A (en) Method of making a semiconductor device by dry etching process
WO1993026043A1 (en) Planarization method
US20040009634A1 (en) Method for fabricating a gate structure
US5968374A (en) Methods and apparatus for controlled partial ashing in a variable-gap plasma processing chamber
JPH0484414A (en) Dry etching method
US4678540A (en) Plasma etch process
JPH0648680B2 (en) Gas mixture and method for selectively dry etching nitride insulating layers
JPS63161620A (en) Manufacture of semiconductor device
JP2001127050A (en) Etching of aluminum over high melting point metal with continuous plasmas
US5908791A (en) Method of forming a polycide gate of a semiconductor device
JP3108929B2 (en) Dry etching method
US5110410A (en) Zinc sulfide planarization
JP2978680B2 (en) Method for manufacturing semiconductor device
JP2907314B2 (en) Method for manufacturing semiconductor device
JPH04170027A (en) Dry etching
KR100780686B1 (en) Method for fabricating semiconductor device
KR20190051881A (en) Method of conformal etching selective to other materials
JP3297787B2 (en) Method for forming planarizing insulating film
JP2900525B2 (en) Method for manufacturing semiconductor device
JPH06318573A (en) Etching of high melting point metal