JPS63161427A

JPS63161427A - 光シヤツタアレイの駆動装置

Info

Publication number: JPS63161427A
Application number: JP31047786A
Authority: JP
Inventors: Ken Matsubara; 兼松原; Itaru Saito; 格齊藤; Koichi Aragaki; 新垣　康一; Hirohisa Kitano; 博久北野
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1986-12-24
Filing date: 1986-12-24
Publication date: 1988-07-05
Anticipated expiration: 2012-01-08
Also published as: JP2569516B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】１！よ凸孔歴次訪この発明は、光シャッタアレイの駆動装置、特に、光プ
リンタへの応用が期待される電気光学光シャッタアレイ
の駆動装置に関する。

接木＠挟度レーザプリンタは、電気信号を音響光学変調器でレーザ
ビームのＯＮ１０　Ｆ　Ｆ信号に変換したのち、レーザ
ビームを回転多面鏡で走査して情報を感光体ドラムに記
録し、紙に転写するものである。

光シャッタアレイを用いれば、音響光学変調器と回転多
面鏡が不要になるため、小型で高信頼性のプリンタがで
きる。近時、液晶で構成する光シャッタアレイ用いた光
プリンタが実用化されつつあるが、電気光学効果を有す
る物質たとえばＰＬＺＴで構成される光シヤツタ７レイ
の光プリンタは、上記プリンタよりも高速化が期待でき
る。

従来、このＰＬＺＴ光シャッタアレイは、例えば特開昭
５２−８８４２号公報記載のように、光ンヤッタアレイ
を構成する個々の光シャフタに個別に設けた駆動回路を
逐次に作動させることにより駆動されていた。しかしな
がら、光プリンタへの応用を考える場合、光シャフタ数
はＡ４サイズで２０００〜２５００個、７レイの長さは
３０ｃｍ以上となり、そのために駆＊装置は大変に複雑
な構成にならざるを得ず、また、たとえＩＣを用いるに
しても必要となる駆動用ＩＣは、１０〜２０個の多数個
にのぼる。

明が　　しようと　る　　ヴこの発明は上記の問題、すなわち光シャッタアレイの駆
動装置の構成が複雑化するという問題点を解決しようと
するものである。

ｒ　を　　するためのこのため、この発明は、独立に駆動される光シャッタを
複数個、１次元状に配列した光シャッタアレイの駆動装
置において、前記複数個の光シャッタを複数のブロック
に分割し、これらのブロックのうちの一つを逐次に能動
化させる制御手段を備えたことを基本的な特徴としてい
る。

前記制御手段によって光シャッタアレイをブロック単位
で能動化するので、ブロックを構成する光シャッタの数
の最大数分の駆動素子を備える単一の駆動回路を設ける
だけでよく、これを各ブロックに共通に接続して前記制
御手段によるブロックの逐次の能動化に同期するように
各駆動信号をブロック単位で切替えてゆくことにより、
光シャッタアレイの全体を動作させることができる。

Ｋ１匠以下、この発明を添付図面に示す実施例によって具体的
に説明する。

第１図に一実施例の駆動装置を示す。（１）は、ＰＬＺ
Ｔからなる光シャッタアレイで、ＭＸＮ個の光シャッタ
（１１）が１次元状に配列され、光シャッタは等価的に
コンデンサで示されている。ＭＸＮ個の光シャッタ（１
１）は、予め配列順にＮ個を１ブロツクとしてＭ個のブ
ロック（Ｇｌ）、（Ｇ２）、・・・、（ＧＭ）に分割さ
れている。

（２）は、Ｎ個の駆動素子を内蔵する駆動用ＩＣで、各
駆動素子の出力端子と接続されたＮ本のラインでなる駆
動バス（２Ｂ）を備える。Ｍ個のブロック（Ｇｌ）、（
Ｇ２）、・・・、（ＣＭ）の各光シャッタ（１１）のＮ
個の制御電極は、この駆動バス（ＺＢ）のＮ本のライン
と一定の関係で個別に接続されている。駆動用ＩＣ（２
）には、光シャッタ（１１）駆動用の５０〜１００Ｖの
高電圧（Ｖｈ）が供給されている。

直列のデータ信号（ＤＡＴＡ）が入力されるＮビットの
シフトレジスタ（３）は、ストローブ信号（ＳＴＲＯＢ
Ｅ）の入力中のみデータ信号を受は入れ、受は入れられ
たデータ信号は、クロック（ＣＬＫ）により１ビツトず
つシフトされる。ラッチ回路（４）は、シフトレジスタ
（３）のＮ本の出力ラインと並列に接続され、シフトレ
ジスタ（３）がデータ信号（ＤＡＴＡ）をＮ個受入れた
時点でこのデータ信号Ｎ個をラッチする。゛駆動用ＩＣ
（２）は、このラッチ回路（４）にラッチされたＮ個の
データ信号に従って駆動バス（２Ｂ）のＮ本のラインを
ｒＨＪ（ハイレベル）またはｒＬＪ（ロウレベル）にす
る。

回路（５）は、ブロック（Ｇｌ）、（Ｇ２）、・・・、
（ＣＭ）をこの順に能動化させるためのブロック制御回
路である。ブロック（Ｇｌ）、（に２）、・・・、（Ｇ
Ｍ）の各ブロックを構成する光シャッタ（１１）の接地
側電極は電気的に共通化されて共通電極（ｌｉｅ）、（
１２ｃ）、−−（ＩＭｃ）をなし、この共通電極のそれ
ぞれには、２個のダイオードとトランジスタのみからな
る回路ユニットが接続されている。このユニットの接続
は、ブロック（Ｇｌ）のものを代表させると、共通電極
（ｌｌｃ）にダイオードＣＤ＋Ｃ）のアノードを接続し
、ダイオード（Ｄｅｃ）のカソードにＮＰＮ型トランジ
スタ（Ｑｌ）のコレクタを接続し、エミッタを接地する
。もう一つのダイオード（ＤＩ）は、アノード側を接地
し、カソードを共通電極（ｌｉｅ）に接続した構成であ
る。尚、ダイオード（Ｄｅｃ）＋（ＤＩ）のいずれもが
ショットキーダイオードとされるのが好ましい。

スイッチング素子としてのトランジスタ（Ｑ、）。

（Ｑ２）、・・・、（ＱＭ）のコレクタのそれぞれは、
抵抗（Ｒ，）。

（Ｒ２）、・・・、（ＲＭ）を介して高電圧（Ｖｈ）に
接続され、べ−スのそれぞれはベース抵抗（ｒｌ）ｌ（
ｒ２）−−２（ｒＭ）を介してＭ出力のカウンタ回路（
６）に接続されている。クロック（ＣＬＫ）が入力され
るカウンタ回路（６）は、１，２・・・Ｍの出力のうち
いずれか１つを一定時間ＯＮｔ、クロック（ＣＬＫ）を
一定個数計数す・る毎に１，２・・・Ｍの出力をこの順
に切替える。出力１にはトランジスタ（Ｑ、）、出力２
にはトランジスタ（Ｇ２）、・・・出力Ｍにはトランジ
スタ（ＱＭ）が接続されている。トランジスタ（Ｑ、）
、（Ｇ２）、・・・、（ＱＭ）はこの順にＯＮされ、ブ
ロック（Ｇｌ）、（Ｇ２）、・・・（ＧＭ）が逐次に能
動化される。第２図（Ｉ）、（Ｉ［）、（ＩＩＩ）及び
第３図のタイムチャートにより、さらに具体的な動作を
説明する。

ブロック（Ｇ１）に与えるデータ信号がラッチ回路（４
）にラッチされると、駆動用Ｉ’Ｃ（２）は、データ信
号に応じてその駆動バス（２Ｂ）のラインを「Ｈ」。

ｒＬＪにする。同時に、トランジスタ制御回路（６）は
、出力１のみを立ち上げる。ベース電圧（Ｖｂ＋）を印
加されたトランジスタ（Ｑ、）がＯＮする。トランジス
タ（Ｇ２）〜（ＱＭ）はＯＦＦのままである。トランジ
スタ（Ｇ２）〜（ＱＭ）のコレクタ電圧（ｖｃｚ）−（
Ｖｃ　Ｍ　）は高電圧（ｖｈ）に保持される一方、トラ
ンジスタ（Ｑｌ）のコレクタ電圧（Ｖｃ＋）は、はぼグ
ランド電位（ＧＮＤ）となる。

Ｗ＆２図（Ｉ）に示すように、駆動バス（２Ｂ）のｒＨ
Ｊのラインに接続された光シャッタ（１１）は、矢印の
ように、駆動素子、シャッタ、ダイオード（Ｄ＋ｃ）ｔ
　）ランジスタ（Ｑ、）、接地の電路の形成によって充
電され、シャッタがＯＮする。ｒＬＪのラインの元シャ
フタは電路が形成されず、ＯＦＦのままである。

このとき、他のブロック（Ｇ２）〜（ＧＭ）については
、トランジスタ（Ｇ２）〜（ＱＭ）のコレクタ電圧（Ｖ
ｃ　２　）〜（Ｖｃ　Ｍ　）が高電圧（Ｖｈ）であるた
め、充電路は形成されず、また、ｒＬＪのラインに対し
てもダイオード（Ｄ２ｅ）〜（０２Ｍ　）に阻止されて
電路は形成されず、光シャッタ（１１）はすべてＯＦＦ
状態となる。

次に、ブロック（Ｇ１）からブロック（Ｇ２）の駆動に
移行するために、ブロック（Ｇ、）をクリアする。トラ
ンジスタ（Ｑ、）を０ＦＦＬ、同時に駆動用ＩＣ（２）
の全駆動素子の出力をｒＬＪにする。第２図（ＩＩ）の
矢印で示すように、充電状態にあった光シャッタ（１１
）に対し、接地、ダイオード、シャッタ、駆動素子に至
る放電路が形成され、ＯＮ状態にあったシャッタはＯＦ
Ｆする。

ブロック（Ｇ２）の駆動に移る。ブロック（Ｇ２）用の
データ信号がラッチ回路（４）に確立されると、駆動バ
ス（２Ｂ）はこのデータ信号に対応してｒＨＪ、ｒＬＪ
となる。トランジスタ制御回路（６）は、出力２を立ち
上げ、トランジスタ（Ｇ２）をＯＮする。第２図（ＩＩ
Ｉ）に示すように、ダイオード（Ｄ２ｃ）、　）ランジ
スタ（Ｑ、）、接地を経由する充電路が形成され、ｒＨ
Ｊのラインに接続されている光シャッタのみ充電により
ＯＮする。ブロック（Ｇ２）のクリアは、ブロック（Ｇ
１）と同様に、トランジスタ（Ｇ２）を０ＦＦＬ駆動用
ＩＣ（２）を消勢することにより、ダイオード（Ｄ２）
を経由する放電路の形成により行なわれる。

以下、同様にブロック（Ｇ３）−（Ｇ４）、・・・Ｉ（
ＧＭ）の順に制御が進行し、ブロック（ＧＭ）のクリア
によって１サイクルを完了する。この１サイクルによっ
て、例えば光プリンタなどでは、画像の１ラインを形成
することになる。

実施例の構成、動作は上記のとおりであるが、ここで一
つ特徴的なことは、コンデンサとしての光シャッタの充
電路及び放電路のいずれｌこも抵抗成分を設けていない
ということである。抵抗成分がないことによって、応答
速度が向上し、また逆に言えば応答速度が大きいのでブ
ロック駆動が可能になるとも言える。さらにまた、抵抗
成分がないことにより、熱に対する問題を大幅に軽減し
、光シャッタアレイの安定的な動作を確保することがで
きる。すなわち、ＰＬＺＴは強誘電体材料であるため、
誘電率や電気光学効果は大きな温度依存性を有するが、
例えば、温室で透過光量が最大になるように駆動電圧を
設定しても、動作温度が変化すると透過光量も変化して
しまう。安定な動作特性とするには、動作温度を一定に
保つかあるいは動作温度に応じて駆動電圧を変えるかの
いずれかをしなければならないが、この実施例において
は光シャッタアレイまわりの抵抗による発熱をほとんど
考慮しなくてよいから、特別な対応策をたてる必要がな
い。

なお、上記実施例では、光シャッタをブロックに分割す
るのに、光シャッタの配列順としたが、これに替え配列
順のＮ個ごとの光シャッタＭ個をもって１ブロツクを構
成するようにしてもよい（光シャッタを端から順に１．
２，３．・・・、ＭｘＮと番号付けてこの番号をＭで除
した余りでグループ化する）、このようにすると、クロ
ストークを最小に抑制できて好ましい。

λ吸へ然股以上のように、本発明によれば、光シャッタのブロック
を逐次に能動化する制御手段を設けたので、ブロック駆
動が可能となり、駆動用ＩＣを最小個数、基本的には１
個にすることができ、回路構成の簡単化、相当なコスト
ダウンが図れるなどの優れた効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図（１）、（
ｎ）、（Ｉ［［）は動作説明図、第３図はタイミングチ
ャートである。１・・・光シャッタアレイ、１１・・・光シャッタ、２
・・・駆動用ＩＣｌ３・・・ブロックの能動化制御回路
、６・・・トランジスタ制御回路、ＤＩｔＤ２ｆ・・・
ＩＤＭ・・・放電用のダイオード、Ｄ、ｃ＋Ｄ２ｃ、・
・・ＩＤ　ＭＣ・・・充電用のダイオード、Ｑ、、Ｑ２
・・・ｔＱＭ・・・スイッチング素子としてのトランジ
スタ。

Claims

【特許請求の範囲】

（１）独立に駆動される光シャッタを複数個、１次元状
に配列した光シャッタアレイの駆動装置において、前記複数個の光シャッタを複数のブロックに分割し、こ
れらのブロックのうちの一つを逐次に能動化させる制御
手段を備えたことを特徴とする光シャッタアレイの駆動
装置。
（２）前記制御手段は、前記ブロックごとに設けられるスイッチング素子と、前記ブロックの光シャッタの共通電極にカソードが接続
されアノードは接地される放電用のダイオードと、前記共通電極にアノードが接続されカソードは前記トラ
ンジスタを介して接地される充電用のダイオードと、前記スイッチング素子を個別にオン／オフ制御するスイ
ッチング制御回路とからなるものである、特許請求の範
囲第（１）項記載の光シャッタアレイの駆動装置。