JPS631585Y2 - - Google Patents

Info

Publication number
JPS631585Y2
JPS631585Y2 JP13712480U JP13712480U JPS631585Y2 JP S631585 Y2 JPS631585 Y2 JP S631585Y2 JP 13712480 U JP13712480 U JP 13712480U JP 13712480 U JP13712480 U JP 13712480U JP S631585 Y2 JPS631585 Y2 JP S631585Y2
Authority
JP
Japan
Prior art keywords
current
transistor
thyristor
switching element
gto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13712480U
Other languages
Japanese (ja)
Other versions
JPS5761973U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13712480U priority Critical patent/JPS631585Y2/ja
Publication of JPS5761973U publication Critical patent/JPS5761973U/ja
Application granted granted Critical
Publication of JPS631585Y2 publication Critical patent/JPS631585Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔考案の利用分野〕 本案はゲートターンオフサイリスタ(以下、
GTOと略称する)のゲート回路に係り、特にパ
ルストランスを用いてGTOを制御するGTOのゲ
ート回路に関する。
[Detailed explanation of the invention] [Field of application of the invention] This invention is a gate turn-off thyristor (hereinafter referred to as
This invention relates to a gate circuit for a GTO (abbreviated as GTO), and in particular to a gate circuit for a GTO that uses a pulse transformer to control the GTO.

第1図は従来のゲート回路の構成を示したもの
である。
FIG. 1 shows the configuration of a conventional gate circuit.

第1図において、1はGTO、2はGTO1のオ
ン期間にGTO1のゲートにオン電流を供給する
ための直流電源、3はGTO1のゲートへオンパ
ルス電流を供給する時間を調整するためのトラン
ジスタ、4はGTO1のオンゲート電流の大きさ
を定める抵抗器、5はGTO1をオンする時、通
常のオンパルス電流の数倍の電流(以下オーバド
ライブ電流という)をGTO1のゲートへ供給す
るための直流電源、6はGTO1にオーバードラ
イブ電流を流す時間を調整するトランジスタ、7
はオーバードライブ電流の大きさを定める抵抗
器、8はGTO1をオフさせるためのオフパルス
電流を供給する直流電源、9はGTO1へオフパ
ルス電流を流す時間を調整するめのトランジス
タ、10はGTO1へオフパルス電流を伝達する
ためのパルストランスで、1次巻線に中間タツプ
を有する。11はトランジスタ9のオフ時にパル
ストランス10にGTO1を再点弧させる極性の
電圧が発生するのを抑制するためのサイリスタ、
12はパルストランス10の磁束の極性をGTO
1のオフ動作時、すなわちトランジスタ9がオン
している時の極性とは逆の極極にリセツトする時
間を調整するためのトランジスタ、13はパルス
トランス10のリセツト電流の大きさ定める抵抗
器、14はGTO1をオンする時に、トランジス
タ3あるいはトランジスタ6を介して流れるオン
パルス電流がパルストランス10に分流するのを
防止するためのサイリスタである。また、点線で
示した15はオーバードライブ電流の立上りを早
くするためのコンデンサである。
In FIG. 1, 1 is the GTO, 2 is a DC power supply for supplying on-current to the gate of GTO1 during the on-period of GTO1, 3 is a transistor for adjusting the time to supply on-pulse current to the gate of GTO1, and 4 5 is a resistor that determines the magnitude of the on-gate current of GTO1, 5 is a DC power supply that supplies a current several times the normal on-pulse current (hereinafter referred to as overdrive current) to the gate of GTO1 when turning on GTO1, 6 is a transistor that adjusts the time for flowing overdrive current to GTO1, 7
is a resistor that determines the magnitude of the overdrive current, 8 is a DC power supply that supplies an off-pulse current to turn off GTO1, 9 is a transistor for adjusting the time to flow an off-pulse current to GTO1, and 10 is a transistor that supplies an off-pulse current to GTO1. A pulse transformer for transmission, with an intermediate tap on the primary winding. Reference numeral 11 denotes a thyristor for suppressing generation of a voltage having a polarity that causes GTO 1 to re-ignite in the pulse transformer 10 when the transistor 9 is off;
12 is the GTO polarity of the magnetic flux of the pulse transformer 10.
1 is a transistor for adjusting the reset time to the polarity opposite to the polarity when the transistor 9 is on; 13 is a resistor that determines the magnitude of the reset current of the pulse transformer 10; 14 is a resistor; This thyristor is used to prevent the on-pulse current flowing through the transistor 3 or transistor 6 from being shunted to the pulse transformer 10 when the GTO 1 is turned on. Further, 15 indicated by a dotted line is a capacitor for accelerating the rise of the overdrive current.

第1図の動作を第2図に従つて説明する。
GTO1をオンするため、時刻t0にトランジスタ
3のベースに信号Sonを与えると共にトランジス
タ6のベースに信号Sovを与えオンさせる。
GTO1のゲートには、抵抗器4で定まる電流
(ipo)と抵抗器7で定まる電流(ipv)の和の電流
が流れ、GTO1がターンオンする。GTO1のタ
ーンオン動作が終了した後はオーバードライブ電
流は不必要になるので、時刻t1においてトランジ
スタ6をオフする。時刻t1以後は、GTO1のゲ
ートには抵抗器4で定まる電流(ipo)が流れる。
時刻t2GTO1をオフするにはトランジスタ3を
オフし、トランジスタ9とサイリスタ14にオン
信号(Soff)を印加する。トランジスタ9がオン
するとパルストランス10を介してGTO1にオ
フパルス電流(ipff)が流れる。パルス電流(ipff
による電荷量がGTO1のアノード電流をしや断
するのに必要な電荷量以上になると、GTO1は
ターンオフする。この後、時刻t3にトランジスタ
9をオフすると、オフパルス電流(ipff)は時刻t4
に零となる。サイリスタ11はトランジスタ9が
オフする時刻t3にゲート信号(Sf)を印加されオ
ンする。サイリスタ11のオンによつて、パルス
トランス10の2次巻線にGTO1を再点弧させ
る極性の電圧が誘起されるのを抑制する。時刻t3
以後、サイリスタ11に電流が流れ、この電流が
減衰して零になり、サイリスタ11がオフする。
その後、時刻t5にパルストランス10のリセツト
用のトランジスタ12にオン信号(Sres)を印加
し、パルストランス10に発生磁束の極性が
GTO1のターンオフ動作時とは逆の極性になる
ように電流が流れる。このため、パルストランス
10はリセツトされ、次のオフ動作に備えること
になる。時刻t6でGTO1を再びオン状態にする
と前述の動作を繰返す。
The operation shown in FIG. 1 will be explained with reference to FIG. 2.
In order to turn on GTO1, at time t0 , a signal Son is applied to the base of transistor 3, and a signal Sov is applied to the base of transistor 6 to turn it on.
A current equal to the sum of the current (i po ) determined by the resistor 4 and the current (i pv ) determined by the resistor 7 flows through the gate of the GTO 1, and the GTO 1 is turned on. Since the overdrive current becomes unnecessary after the turn-on operation of GTO 1 is completed, transistor 6 is turned off at time t1 . After time t1 , a current ( ipo ) determined by resistor 4 flows through the gate of GTO1.
Time t 2 To turn off GTO1, transistor 3 is turned off, and an on signal (Soff) is applied to transistor 9 and thyristor 14. When the transistor 9 is turned on, an off-pulse current ( ipff ) flows through the pulse transformer 10 to the GTO 1. Pulse current (i pff )
When the amount of charge caused by the GTO1 exceeds the amount of charge required to cut off the anode current of the GTO1, the GTO1 turns off. After this, when the transistor 9 is turned off at time t3 , the off-pulse current (i pff ) changes at time t4.
becomes zero. The thyristor 11 is turned on by applying a gate signal (Sf) at time t3 when the transistor 9 is turned off. Turning on the thyristor 11 suppresses the induction of a voltage in the secondary winding of the pulse transformer 10 with a polarity that would cause the GTO 1 to restart. time t 3
Thereafter, a current flows through the thyristor 11, and this current attenuates to zero, turning off the thyristor 11.
After that, at time t5 , an on signal (Sres) is applied to the reset transistor 12 of the pulse transformer 10, and the polarity of the magnetic flux generated in the pulse transformer 10 is changed.
Current flows with the opposite polarity to that during GTO1 turn-off operation. Therefore, the pulse transformer 10 is reset and ready for the next OFF operation. When GTO1 is turned on again at time t6 , the above-described operation is repeated.

以上のように、GTOをオンオフ制御するので
あるが、第1図の場合、GTO1のオーバードラ
イブ電流を流すための電源5、トランジスタ6、
および図示はしていないがオーバードライブ電流
を流す時間を制御するための制御信号(Sov)を
作成する回路やトランジスタ6をオンオフ制御す
るための回路等が必要になる。特に、電源は操作
回路と絶縁するためのトランス、整流回路、平滑
するためのフイルタなどから構成されるので、電
源5を必要とすることは回路構成を複雑にする。
このため、GTOのゲート回路が複雑化し、これ
に伴ない装置が大型化し高価格となる。したがつ
て、GTOを用いてインバータ等を構成する場合、
複数個のGTO(三相インバータでは6個)が必要
となり、個々のGTOに対してそれぞれオーバー
ドライブ用の電源トランジスタ等が必要になる。
このため、装置全体が更に大型化し高価格となる
のを免れない。
As described above, the GTO is controlled on and off. In the case of Fig. 1, the power supply 5, transistor 6, and
Although not shown, a circuit for creating a control signal (Sov) for controlling the time during which the overdrive current flows, a circuit for controlling on/off of the transistor 6, etc. are required. In particular, since the power source is composed of a transformer for insulating it from the operating circuit, a rectifier circuit, a smoothing filter, etc., the necessity of the power source 5 complicates the circuit configuration.
As a result, the gate circuit of the GTO becomes more complex, and as a result, the device becomes larger and more expensive. Therefore, when configuring an inverter etc. using GTO,
Multiple GTOs (six for a three-phase inverter) are required, and each GTO requires an overdrive power transistor, etc.
Therefore, the entire device inevitably becomes larger and more expensive.

〔考案の目的〕[Purpose of invention]

本案の目的は上述の従来技術の欠点をなくし、
回路構成が簡単でしかも小型化可能なゲートター
ンオフサイリスタのゲート回路を提供するにあ
る。
The purpose of this proposal is to eliminate the drawbacks of the above-mentioned prior art,
To provide a gate circuit for a gate turn-off thyristor which has a simple circuit configuration and can be miniaturized.

〔考案の概要〕[Summary of the idea]

本案の特徴とするところはGTOのオンパルス
電流供給に同期してパルストランスのリセツトを
行い、パルストランスのリセツト時に2次巻線に
流れるパルス電流をオンパルス電流に重畳させて
オーバードライブ電流として供給するようにし、
オフ用電源をオーバードライブ電流供給電源とし
て兼用するようにしたことにある。
The feature of this proposal is that the pulse transformer is reset in synchronization with the GTO's on-pulse current supply, and when the pulse transformer is reset, the pulse current flowing through the secondary winding is superimposed on the on-pulse current and supplied as an overdrive current. west,
The reason is that the OFF power supply is also used as an overdrive current supply power supply.

〔考案の実施例〕[Example of idea]

第3図は本案の具体的な実施例を示す回路構成
図である。図で、1〜4、8〜12及び14は第
1図と全く同じ構成部品、16はGTO1へオー
バードライブ電流を流すためのサイリスタ、17
はGTO1のオーバードライブ電流の大きさを定
める抵抗器、点線で示した18はオーバードライ
ブ電流の立上りを早くするためのコンデンサであ
る。なお、サイリスタ16を用いているのは、
GTO1のターンオフ動作時、トランジスタ9が
オンからオフ状態に移行するときにGTO1を再
点弧する極性の電圧(フライバツク電圧)がパル
ストランス10の2次巻線に誘起され、このフラ
イバツク電圧によりGTO1を再点弧する電流が
流れるのを防止するためである。
FIG. 3 is a circuit configuration diagram showing a specific embodiment of the present invention. In the figure, 1 to 4, 8 to 12, and 14 are the same components as in Figure 1, 16 is a thyristor for passing overdrive current to GTO 1, and 17
is a resistor that determines the magnitude of the overdrive current of GTO1, and 18, indicated by a dotted line, is a capacitor that makes the rise of the overdrive current faster. Note that the thyristor 16 is used in
During turn-off operation of GTO1, when transistor 9 transitions from on to off state, a polarity voltage (flyback voltage) that re-ignites GTO1 is induced in the secondary winding of pulse transformer 10, and this flyback voltage turns GTO1 off. This is to prevent current from flowing that would cause restriking.

第4図に従つて第3図の動作を説明する。第
1,2図の場合同様、GTO1をターンオンする
ため時刻t0において、トランジスタ3とトランジ
スタ12のベースに信号、Son、Sresを与えオン
させると共にサイリスタ16のゲートに信号Sov
を印加する。GTO1のゲートには抵抗器4で定
まる電流(ipo)と、パルストランス10の2次
巻線から供給され抵抗器17で定まる大きさの電
流、すなわちオーバードライブ電流(ipv)の和
の電流(iG)が流れる。この時、パルストランス
10の磁束の極性は、後述するGTO1のターン
オフ動作時(トランジスタ9のオン時)の極性と
は逆の極性となる。すなわち、パルストランス1
0はGTO1のターンオフ動作時に備えてリセツ
トされることになる。トランジスタ12はGTO
1のオーバードライブ電流が必要な時間とパルス
トランス10のリセツトに要する時間のいずれか
長い方の時間以上、オン状態を持続させる。第4
図では時刻t0からt1の期間が必要時間となる。時
刻t2になると、トランジスタ3をオフにし、オン
ゲート電流ipoを零にする。この時、トランジス
タ9のベースには信号(Soff)が印加されてオン
し、同時にサイリスタ14にもゲート信号
(Soff)を印加する。GTO1のゲートにはオフパ
ルス電流(ipff)が流れる。この結果、GTO1が
オフし、その後、時刻t3において、トランジスタ
9をオフさせる。トランジスタ9をオフさせると
同時にサイリスタ11をオンさせ、パルストラン
ス10の2次巻線にGTO1を再点弧させる極性
の電圧が現われるのを抑制する。時刻t4になる
と、GTO1にオン電流及びオーバードライブ電
流が図示の如く流れ、以上の動作を繰返すことに
なる。第3図に示した実施例によれば、GTOの
ターンオン時に、ターンオフ用のパルストランス
をリセツトすると共に、リセツト巻線を利用して
GTOのターンオン動作に必要不可欠なオーバー
ドライブ電流を流すことが可能となる。このよう
にオフ用電源8をオーバードライブ電流を流すた
めの電源として兼用しているので、オーバードラ
イブ電流供給電源およびこのオーバードライブ電
流を制御するためのトランジスタ等のスイツチン
グ素子を省略することができる。
The operation shown in FIG. 3 will be explained with reference to FIG. 1 and 2, in order to turn on GTO1, at time t0 , the signals Son and Sres are applied to the bases of transistor 3 and transistor 12 to turn them on, and the signal Sov is applied to the gate of thyristor 16.
Apply. The gate of GTO 1 has a current that is the sum of the current (i po ) determined by resistor 4 and the current supplied from the secondary winding of pulse transformer 10 and determined by resistor 17, that is, the overdrive current (i pv ). (i G ) flows. At this time, the polarity of the magnetic flux of the pulse transformer 10 is opposite to the polarity during the turn-off operation of the GTO 1 (when the transistor 9 is turned on), which will be described later. That is, pulse transformer 1
0 will be reset in preparation for the turn-off operation of GTO1. Transistor 12 is GTO
The on state is maintained for the longer of the time required for one overdrive current or the time required to reset the pulse transformer 10. Fourth
In the figure, the period from time t 0 to t 1 is the required time. At time t2 , the transistor 3 is turned off and the on-gate current i po becomes zero. At this time, a signal (Soff) is applied to the base of the transistor 9 to turn it on, and at the same time, a gate signal (Soff) is applied to the thyristor 14 as well. An off-pulse current ( ipff ) flows through the gate of GTO1. As a result, GTO1 is turned off, and thereafter, at time t3 , transistor 9 is turned off. At the same time as the transistor 9 is turned off, the thyristor 11 is turned on to suppress the appearance of a voltage in the secondary winding of the pulse transformer 10 with a polarity that would cause the GTO 1 to re-ignite. At time t4 , on-current and overdrive current flow through GTO1 as shown in the figure, and the above operation is repeated. According to the embodiment shown in FIG. 3, when the GTO is turned on, the turn-off pulse transformer is reset and the reset winding is used.
It becomes possible to flow the overdrive current that is essential for GTO turn-on operation. In this way, since the off power supply 8 is also used as a power supply for flowing an overdrive current, it is possible to omit an overdrive current supply power supply and a switching element such as a transistor for controlling this overdrive current.

〔考案の効果〕[Effect of idea]

以上、本案によれば、GTOのターンオン動作
に必要不可欠なオーバードライブ電流を、GTO
のオフゲート電流を伝達するパルストランスのリ
セツト巻線を利用して流すため、オーバードライ
ブ電流専用の電源を省略することができ、この電
源をオフゲート電流用電源、パルストランスのリ
セツト用電源と共通にすることができ、しかもオ
ーバードライブ電流を流す時間を制御するスイツ
チング素子を省略することができるので、GTO
をオン、オフ制御するためのゲート回路の構成が
簡単になり、この回路を小型化することができる
と共に、低価格化を図ることのできる効果があ
る。特に複数個のGTOを用いて装置を構成する
場合、必要とするGTOの個数に相当するオーバ
ードライブ電流用の電源が不必要になり、装置全
体としての小型化が可能になり、その経済的効果
も大である。例えば三相インバータを構成する場
合、最低6個のGTOを必要となるため、6個の
オーバードライブ電流用の電源が不必要となる。
このことからも上述した効果があることは明白で
ある。
As described above, according to this proposal, the overdrive current that is essential for the turn-on operation of the GTO can be
Since the reset winding of the pulse transformer that transmits the off-gate current is used to flow it, a dedicated power supply for the overdrive current can be omitted, and this power supply is shared with the power supply for the off-gate current and the reset power supply for the pulse transformer. Moreover, since the switching element that controls the time during which the overdrive current flows can be omitted, the GTO
This simplifies the configuration of the gate circuit for controlling on/off of the gate, which allows the circuit to be made smaller and also has the effect of lowering the cost. In particular, when configuring a device using multiple GTOs, there is no need for a power supply for overdrive current corresponding to the number of GTOs required, making it possible to downsize the device as a whole, resulting in economical effects. is also large. For example, when configuring a three-phase inverter, at least six GTOs are required, so six overdrive current power supplies are unnecessary.
From this, it is clear that the above-mentioned effects are achieved.

尚、説明においてはパルストランスの二次側に
サイリスタ14及びサイリスタ16を接続する構
成にしたが、これらのサイリスタをトランジス
タ、GTO等にスイツチング素子にかえても効果
は同じである。
In the explanation, the thyristor 14 and the thyristor 16 are connected to the secondary side of the pulse transformer, but the effect is the same even if these thyristors are replaced with switching elements such as transistors or GTOs.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例を示す回路構成図、第2図は第
1図の動作を説明するためのタイムシーケンス
図、第3図は本案の一実施例を示す回路構成図、
第4図は第3図の動作を説明するためのタイムシ
ーケンス図である。 1……GTO、2……直流電源、3……トラン
ジスタ、4……抵抗器、5……直流電源、6……
トランジスタ、7……抵抗器、8……直流電源、
9……トランジスタ、10……サイリスタ、11
……トランジスタ、12……抵抗器、13……パ
ルストランス、14……サイリスタ。
FIG. 1 is a circuit configuration diagram showing a conventional example, FIG. 2 is a time sequence diagram for explaining the operation of FIG. 1, and FIG. 3 is a circuit configuration diagram showing an embodiment of the present invention.
FIG. 4 is a time sequence diagram for explaining the operation of FIG. 3. 1...GTO, 2...DC power supply, 3...Transistor, 4...Resistor, 5...DC power supply, 6...
Transistor, 7...Resistor, 8...DC power supply,
9...transistor, 10...thyristor, 11
...Transistor, 12...Resistor, 13...Pulse transformer, 14...Thyristor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ゲートターンオフサイリスタにオン用電源から
オンパルス電流を供給する第1のスイツチング素
子と、1次巻線に中間タツプを有し、2次巻線か
ら前記ゲートターンオフサイリスタにパルス電流
を供給するパルストランスと、該パルストランス
の1次巻線の中間タツプと両端間にそれぞれ電圧
を印加するオフ用電源と、前記1次巻線の一端に
接続され、オンすることにより前記2次巻線から
前記ゲートターンオフサイリスタにオフパルス電
流を供給する第2のスイツチング素子と、前記1
次巻線の他端に接続され、オンすることにより前
記パルストランスをリセツトする第3のスイツチ
ング素子と、前記2次巻線の一端に接続され、前
記第2スイツチング素子と同期してオンオフする
第4のスイツチング素子と、該第4のスイツチン
グ素子と並列接続され、前記第3スイツチング素
子と同期してオンオフする第5のスイツチング素
子とを備え、前記第1と第3のスイツチング素子
を同期させてオンし、前記2次巻線に流れるパル
ス電流を前記オンパルス電流に重畳させて前記ゲ
ートターンオフサイリスタに供給するようにした
ことを特徴とするゲートターンオフサイリスタの
ゲート回路。
a first switching element that supplies an on-pulse current to the gate turn-off thyristor from an on-power source; a pulse transformer that has an intermediate tap on a primary winding and supplies a pulse current from a secondary winding to the gate turn-off thyristor; A turn-off power supply that applies a voltage between the middle tap and both ends of the primary winding of the pulse transformer, and a turn-off power supply that is connected to one end of the primary winding, and when turned on, turns the gate turn-off thyristor from the secondary winding. a second switching element that supplies an off-pulse current to the first switching element;
A third switching element connected to the other end of the secondary winding and resets the pulse transformer when turned on; and a third switching element connected to one end of the secondary winding and turned on and off in synchronization with the second switching element. a fifth switching element that is connected in parallel with the fourth switching element and turns on and off in synchronization with the third switching element, and synchronizes the first and third switching elements. A gate circuit for a gate turn-off thyristor, characterized in that a pulse current that is turned on and flows through the secondary winding is superimposed on the on-pulse current and supplied to the gate turn-off thyristor.
JP13712480U 1980-09-29 1980-09-29 Expired JPS631585Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13712480U JPS631585Y2 (en) 1980-09-29 1980-09-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13712480U JPS631585Y2 (en) 1980-09-29 1980-09-29

Publications (2)

Publication Number Publication Date
JPS5761973U JPS5761973U (en) 1982-04-13
JPS631585Y2 true JPS631585Y2 (en) 1988-01-14

Family

ID=29497217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13712480U Expired JPS631585Y2 (en) 1980-09-29 1980-09-29

Country Status (1)

Country Link
JP (1) JPS631585Y2 (en)

Also Published As

Publication number Publication date
JPS5761973U (en) 1982-04-13

Similar Documents

Publication Publication Date Title
JP2000134953A (en) Inverter
EP0079130A1 (en) Reactive snubber for inductive load clamp diodes
JPS631585Y2 (en)
US3584186A (en) Direct current power supply with adjustable inductance control
JP4037284B2 (en) Static reactive power compensator
JP2544907B2 (en) Heating power supply
JP2534704B2 (en) Switching control device
JPS6335520Y2 (en)
JPH06113552A (en) Control system for power supply regenerative unit
JPH0117792B2 (en)
JPS58142624A (en) Phase controlling circuit
JPH0421363A (en) Inverter
JPH06327244A (en) Synchronous rectification type converter using pwm-control, and soft-switching method therefor
US4707776A (en) Metal oxide semiconductor stabilized dc to dc/ac converter
JPH0221231B2 (en)
JPH039704B2 (en)
JPS6132914B2 (en)
US4024450A (en) Power transistor switching circuit
JPH0775332A (en) Soft switching method by primary and secondary pwm control
SU1099376A1 (en) Control device for two-bridge converter
SU773864A1 (en) Frequency conversion method
SU653716A1 (en) Static converter control method
JPS61135359A (en) Gate controller for gate turn-off thyristor
JPS62213575A (en) High voltage generation set
JPS60137126A (en) Pulse transformer type on gate controller for gate turn-off thyristor