JPS63157538A - Reception method for time division multiplex signal and device therefor - Google Patents

Reception method for time division multiplex signal and device therefor

Info

Publication number
JPS63157538A
JPS63157538A JP30394486A JP30394486A JPS63157538A JP S63157538 A JPS63157538 A JP S63157538A JP 30394486 A JP30394486 A JP 30394486A JP 30394486 A JP30394486 A JP 30394486A JP S63157538 A JPS63157538 A JP S63157538A
Authority
JP
Japan
Prior art keywords
multiplexed
channel
channels
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30394486A
Other languages
Japanese (ja)
Inventor
Shinichi Aiko
愛甲 進一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30394486A priority Critical patent/JPS63157538A/en
Priority to US07/136,137 priority patent/US4933934A/en
Priority to CA000555043A priority patent/CA1280521C/en
Priority to AU82915/87A priority patent/AU590464B2/en
Publication of JPS63157538A publication Critical patent/JPS63157538A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To efficiently use a transmission line by adaptively multiplexing a channel in which a significant signal exists among plural channels of different bit rates. CONSTITUTION:A reception device has a first separation circuit 110, a memory circuit 120, a time slot control circuit 130 and a second separation circuit 140. The first separation circuit 110 sets a multiplex signal to an input, and separates a multiplexed input channel from multiplexed information. The memory circuit 120 changes a multiplexing order of a multiplexed input channel signal outputted from the first separation circuit 110 in accordance with the output of an assignment information memory in the time slot control circuit 130 and outputs said signal. The second separation circuit 140 separates the output from the memory circuit 120 into output channels corresponding to the input channels. The time slot control circuit 130 finds the constitution of the channel in the multiplexed signal from a transmission side based on assignment information, and outputs assignment information to the memory circuit 120.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割多重信号の受信方法およびその装置に関
するものであり、更に具体的には、ビットレートの異な
る複数のチャネルを一括して収容し高速ディジタル専用
線等を用いて効率良く柔軟に時分割多重化された信号に
対する受信方法およびその装置に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a time division multiplexed signal reception method and apparatus, and more specifically, to a method for collectively accommodating a plurality of channels with different bit rates. The present invention relates to a method and apparatus for receiving signals that are efficiently and flexibly time-division multiplexed using a high-speed digital dedicated line or the like.

〔従来の技術〕[Conventional technology]

従来、複数のチャネルを時分割多重化して伝送する場合
には各チャネルのビットレートは同一である場合がほと
んどであった。例えば1.544Mbpsのディジタル
回線を用いて24チャネルの音声回線を多重化するPC
M24回線伝送装置ではチャネルビットレートは全て6
4kbpsである。また、ビットレートが同一でないチ
ャネルを多重化する場合でも各チャネルは固定的又は半
固定的に多重化されるものが多く、人力チャネル数やビ
ットレートの変更等が生じた場合には多重化システムの
動作を一時的に停止させてシステム変更を行うなどの必
要があった。
Conventionally, when transmitting a plurality of channels by time division multiplexing, the bit rate of each channel was almost always the same. For example, a PC that multiplexes 24 channels of audio lines using a 1.544 Mbps digital line.
In M24 line transmission equipment, all channel bit rates are 6
It is 4 kbps. In addition, even when multiplexing channels with different bit rates, each channel is often multiplexed in a fixed or semi-fixed manner, and if the number of channels or bit rate changes manually, the multiplexing system It was necessary to temporarily stop the operation of the system and make system changes.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、最近では音声符号化技術の発達やそれに
伴うサービスの多様化等によりチャネルごとにそのサー
ビスや伝送品質に応じて異なるビットレートが用いられ
るようになってきたために多重化装置に対してもビット
レートの変更や入力チャネル構成の変更、さらにはトラ
フィック変動に対しても通信の瞬断等を生じることなく
柔軟に対応できるものが求められており、従来技術では
このような要求に応えることができない。
However, in recent years, due to the development of audio encoding technology and the accompanying diversification of services, different bit rates have come to be used for each channel depending on the service and transmission quality. There is a need for something that can flexibly respond to rate changes, input channel configuration changes, and even traffic fluctuations without causing momentary communication interruptions, and conventional technology cannot meet these demands. .

本発明の目的は、このような従来技術の欠点に鑑み、ビ
ットレートの異なる複数の入力チャネルを効率良(多重
化できると共に、ビットレートや入力チャネル構成の変
更、さらにはトラフィック変動等に対しても柔軟に対応
できる高能率でフレキシブルな時分割多重によって多重
化された信号の受信方法およびその装置を提供すること
にある。
In view of the shortcomings of the prior art, an object of the present invention is to efficiently (multiplex) multiple input channels with different bit rates, and to overcome changes in bit rate and input channel configuration, as well as traffic fluctuations, etc. It is an object of the present invention to provide a highly efficient and flexible method and apparatus for receiving signals multiplexed by time division multiplexing that can be flexibly handled.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の時分割多重信号の受信方法は、ビ・ノドレート
の異なる複数の入力チャネルの中で有意信号の存在する
アクティブチャネルをイナクティブチャネルに優先させ
て伝送路フレーム内に同一ビットレートの入力チャネル
をグループ化して多重化し、未多重のイナクティブチャ
ネルの中に新規アクティブチャネルが発生した場合には
この新規アクティブチャネルと同一のビットレートの入
力チャネルが多重化されているグループ内もしくはその
グループの前もしくは後に多重化されている他のビット
レートの入力チャネルの中から予め定められた優先順位
に従って少なくとも1チャネルのイナクティブチャネル
を選択してこのイナクティブチャネルに替えて前記新規
アクティブチャネルを多重化し、又、新規アクティブチ
ャネルが発生しない場合には新規アクティブチャネルの
発生に対応し得るよう、前記フレーム内のグループにお
いて予め定められた数のイナクティブチャネルを所定位
置に配置すべくグループ内のイナクティブチャネルを移
動させるようにして多重化されて送信されてくる入力チ
ャネルと、多重化された入力チャネルの変更や移動を示
す多重化情報とを受信し、 多重化されて送られてきた入力チャネルを前記多重化情
報に従って対応する出力チャネルに分離して出力するこ
とを特徴としている。
The time-division multiplexed signal reception method of the present invention prioritizes active channels in which a significant signal exists over inactive channels among a plurality of input channels with different bit rates, and channels input channels with the same bit rate within a transmission path frame. are grouped and multiplexed, and if a new active channel occurs among unmultiplexed inactive channels, an input channel with the same bit rate as this new active channel is placed in the multiplexed group or before that group. or selecting at least one inactive channel according to a predetermined priority order from input channels of other bit rates that are later multiplexed, and multiplexing the new active channel in place of this inactive channel; In addition, in order to arrange a predetermined number of inactive channels at predetermined positions in the group within the frame, in order to cope with the occurrence of a new active channel when a new active channel does not occur, the inactive channels within the group are arranged at predetermined positions. The receiver receives input channels that are multiplexed and transmitted in such a way as to move the multiplexed input channels and multiplexing information indicating changes or movements of the multiplexed input channels, and multiplexes the input channels that have been multiplexed and transmitted It is characterized by separating and outputting into corresponding output channels according to multiplexing information.

又、本発明の時分割多重信号の受信装置は、ビットレー
トの異なる複数の入力チャネルの中で有意信号の存在す
る入力チャネルが有意信号の存在しない入力チャネルに
優先して多重化され多重化情報と共に送られてくる多重
信号を入力とし、この多重信号から多重化された入力チ
ャネルと前記多重化情報とを分離する第1の分離回路と
、この第1の分離回路から出力される前記多重化情報を
解読する多重化情報解読手段と、この多重化情報解読手
段の出力に応じてメモリの内容を更新する割当て情報メ
モリと、前記第1の分離回路から出力される多重化され
た入力チャネル信号を前記割当て情報メモリの出力に応
じて多重化順序を変更して出力するメモリ回路と、 このメモリ回路の出力を入力チャネルに対応する出力チ
ャネルへ分離する第2の分離回路とを備えることを特徴
としている。
Further, in the time division multiplexed signal receiving device of the present invention, among a plurality of input channels having different bit rates, an input channel where a significant signal exists is multiplexed with priority over an input channel where no significant signal exists, and the multiplexed information is multiplexed. a first demultiplexing circuit which receives a multiplexed signal sent together with the multiplexed signal and separates the multiplexed input channel and the multiplexed information from the multiplexed signal; and the multiplexed signal outputted from the first demultiplexing circuit. multiplexed information decoding means for decoding information; an allocation information memory for updating the contents of the memory according to the output of the multiplexed information decoding means; and a multiplexed input channel signal output from the first separation circuit. A memory circuit that changes the multiplexing order and outputs the information according to the output of the allocation information memory, and a second separation circuit that separates the output of the memory circuit into output channels corresponding to the input channels. It is said that

〔作用〕[Effect]

° 通常、電話回線やデータ回線、画像回線中には、常
時音声信号やデータ信号、画像信号が存在するのではな
く、例えば音声回線では実際には約40%の時間しか音
声信号が存在しないことが統計的に知られており、デー
タ回線や画像回線についても実際に有意な情報が送られ
ている時間は全体の散開程度である。このような点に着
目して、複数の入力チャネルの中で有意な信号の存在す
るチャネルを優先させて時分割多重化して伝送すれば伝
送路を有効に利用することができる。例えば、従来48
チャネルの音声チャネルを多重伝送していた伝送路にこ
の原理を適用すれば、同じ伝送路を用いて100チャネ
ル程度の音声チャネルを伝送することが可能である。本
発明はビットレートの異なる各種のチャネルを一括して
収容して前述の原理を用いた多重化装置に対して用いら
れるものであり、ビットレートごとにチャネルをグルー
プ化して伝送路フレーム内に多重化し、各グループ間に
おいてフレーム内のタイムスロットを互いにやり取りす
ることによってグループ全体で効率良く伝送路タイムス
ロットを利用して伝送効率を向上させることのできる多
重化方式による多重化信号を受信することができる。即
ち、各ビットレートごとに伝送路フレーム内のタイムス
ロットを固定的に割当て、そのタイムスロットのみを用
いて有意な信。
° Normally, voice, data, and image signals are not always present in telephone lines, data lines, and image lines; for example, in voice lines, voice signals are actually present only about 40% of the time. is statistically known, and the time during which significant information is actually sent on data lines and image lines is only a fraction of the total time. Focusing on this point, transmission paths can be effectively utilized by giving priority to channels in which significant signals exist among a plurality of input channels, time-division multiplexing, and transmitting the signals. For example, conventionally 48
If this principle is applied to a transmission path that multiplexes audio channels, it is possible to transmit about 100 audio channels using the same transmission path. The present invention is used for a multiplexing device that collectively accommodates various channels with different bit rates and uses the above-mentioned principle, and groups channels by bit rate and multiplexes them within a transmission path frame. It is possible to receive multiplexed signals using a multiplexing method that can improve transmission efficiency by efficiently using the transmission path time slots in the entire group by exchanging time slots in frames between each group. can. That is, a time slot within a transmission line frame is fixedly assigned for each bit rate, and only that time slot is used to perform meaningful transmission.

号の存在するチャネル(アクティブチャネル)を優先的
に多重化する場合には、アクティブチャネルの増加によ
りタイムスロットが不足したときにたとえ他のビットレ
ート用のタイムスロットに未使用のものがあってもその
タイムスロットを利用することはできないのに対して、
本発明を用いて受信される多重化信号においては各ビッ
トレートごとに伝送するチャネルがグループ化され、各
グループに割当てるタイムスロット数をトラフィックに
応じて可変にすることができる。具体的には各グループ
の境界には隣接するグループの少な(とも1チャネル分
を収容できるだけのイナクティブチャネルを配置させて
おき、隣接グループのタイムスロットが不足した場合に
はこのイナクティブチャネル用のタイムスロットを隣接
グループに対して即時に供給することによって各グルー
プ間でタイムスロットの不足を互いに補えるようにして
入力チャネル全体で伝送路を有効に用いることが可能と
なる。受信信号は、多重化された入力チャネルの変更や
移動を示す多重化情報が含まれており、多重化されて送
られてきた入力チャネルはこの多重化情報に従って対応
する出力チャネルに分離され出力される。
When multiplexing channels with high signal (active channels) with priority, when there is a shortage of time slots due to an increase in the number of active channels, even if there are unused time slots for other bit rates, Whereas that timeslot is not available,
In the multiplexed signal received using the present invention, channels to be transmitted for each bit rate are grouped, and the number of time slots allocated to each group can be made variable depending on the traffic. Specifically, at the boundary of each group, inactive channels that can accommodate one channel of the adjacent group are placed, and when the adjacent group runs out of time slots, the inactive channel for this inactive channel is placed. By immediately supplying time slots to adjacent groups, each group can mutually compensate for the lack of time slots, making it possible to use the transmission path effectively over the entire input channel.The received signal is multiplexed. It contains multiplexing information indicating changes or movements of input channels that have been input, and input channels that have been multiplexed and sent are separated into corresponding output channels and output according to this multiplexing information.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説、明する。 Next, the present invention will be described and explained with reference to the drawings.

第1図および第2図は本発明の一実施例を示すもので、
第1図は時分割多重信号の受信装置のプロック図であり
、第2図はそのタイムスロット(TS)管理回路の構成
を示す。
1 and 2 show an embodiment of the present invention,
FIG. 1 is a block diagram of a time division multiplexed signal receiving apparatus, and FIG. 2 shows the configuration of its time slot (TS) management circuit.

また、第3図〜第6図は送信側の構成を示している。Moreover, FIGS. 3 to 6 show the configuration of the transmitting side.

まず、説明の都合上、本発明に従う時分割多重信号の受
信方法およびその装置に対応する時分割多重送信装置の
一例について第3図〜第6図を用いて説明する。第3図
は時分割多重送信装置の一例を示すブロック図である。
First, for convenience of explanation, an example of a time division multiplexed signal receiving method according to the present invention and a time division multiplexed transmitting apparatus corresponding to the apparatus will be described with reference to FIGS. 3 to 6. FIG. 3 is a block diagram showing an example of a time division multiplex transmission device.

時分割多重送信装置は、第3図に示すように、第1の多
重化回路(MUX 1 )310と、チャネルメモリ回
路320と、第2の多重化回路(MUX2)330と、
タイムスロット(TS)管理回路340を有する。
As shown in FIG. 3, the time division multiplex transmission device includes a first multiplexing circuit (MUX1) 310, a channel memory circuit 320, a second multiplexing circuit (MUX2) 330,
It has a time slot (TS) management circuit 340.

第1の多重化回路310は、複数の入力チャネルを多重
化する回路である。チャネルメモリ回路320は、この
第1の多重化回路310から出力される多重チャネル信
号をタイムスロット管理回路340における後述の割当
て情報メモリの出力に応じて、書き込みもしくは読み出
すメモリ回路であり、第2の多重化回路330は、この
チャネルメモリ回路320を介した第1の多重化回路3
10の出力と後述の多重化情報とを多重化する回路であ
る。
The first multiplexing circuit 310 is a circuit that multiplexes a plurality of input channels. The channel memory circuit 320 is a memory circuit that writes or reads the multichannel signal output from the first multiplexing circuit 310 in accordance with the output of an allocation information memory, which will be described later, in the time slot management circuit 340. The multiplexing circuit 330 connects the first multiplexing circuit 3 via this channel memory circuit 320.
This is a circuit that multiplexes the output of 10 and multiplexed information, which will be described later.

タイムスロット管理回路340は、第4図に示す如く、
チャネル状態メモリ400と、割当て情報メモリ410
と、新規アクティブチャネル(A CH)検出回路42
0と、タイムスロット(TS)割当て回路430と、グ
ループ条件判定回路440とを備える。
The time slot management circuit 340, as shown in FIG.
Channel state memory 400 and allocation information memory 410
and a new active channel (ACH) detection circuit 42
0, a time slot (TS) allocation circuit 430, and a group condition determination circuit 440.

チャネル状態メモリ400は、複数の入力チャネルの有
意信号の有無およびそのビットレートを示すチャネル状
態信号を記憶するメモリであり、割当て情報メモリ41
0は、その複数の入力チャネルの中でどのチャネルが伝
送路に多重化されているかを示すチャネル割当て情報を
記憶するメモリであって、この割当て情報メモリ410
の出力が第3図に示したチャネルメモリ回路320に与
えられる。
The channel state memory 400 is a memory that stores channel state signals indicating the presence or absence of significant signals of a plurality of input channels and their bit rates, and the allocation information memory 41
0 is a memory that stores channel allocation information indicating which channel is multiplexed on the transmission path among the plurality of input channels, and this allocation information memory 410
The output of is applied to channel memory circuit 320 shown in FIG.

新規アクティブチャネル検出回路420は、割当て情報
メモリ410とチャネル状態メモリ400の出力信号に
基づいて新たに有意信号が発生した新規アクティブチャ
ネルを検出する回路である。グループ条件判定回路44
0は、割当て情報メモリ410から出力される割当て情
報から、伝送路フレーム中にビットレートごとにグルー
プ化されたチャネルの中で有意信号の存在しないイナク
ティブチャネルが予め定められた数だけグループの先頭
、末尾に多重化されているか否かを判定する回路であり
、そして、タイムスロット割当て回路430は、割当て
情報メモリ410と新規アクティブチャネル検出回路4
20とグループ条件判定回路440の出力に基づき、伝
送路フレーム内の多重チャネルの更新および移動を行う
ための多重化情報を出力する回路であり、この多重化情
報が割当て情報メモリ410に出力されると共に、第3
図に示した第2の多重化回路330に加えられるように
なっている。
The new active channel detection circuit 420 is a circuit that detects a new active channel in which a new significant signal has been generated based on the output signals of the allocation information memory 410 and the channel state memory 400. Group condition determination circuit 44
0 indicates that, from the allocation information output from the allocation information memory 410, a predetermined number of inactive channels in which no significant signal exists among the channels grouped by bit rate in the transmission line frame are at the beginning of the group. , and the time slot allocation circuit 430 includes the allocation information memory 410 and the new active channel detection circuit 4.
20 and the output of the group condition determination circuit 440, this circuit outputs multiplexing information for updating and moving multiplex channels within the transmission path frame, and this multiplexing information is output to the allocation information memory 410. together with the third
It is adapted to be added to the second multiplexing circuit 330 shown in the figure.

このような構成を有する送信装置による送信は、ビット
レートの異なる複数の入力チャネルを時分割多重化して
伝送する場合、入力チャネルの中で有意な信号の存在す
る人力チャネル(アクティブチャネル)をそうでない入
力チャネル(イナクティブチャネル)に優先させて伝送
路フレーム内に同一ビットレートの入力チャネルをグル
ープ化して多重化し、未多重のイナクティブチャネルの
中に新規アクティブチャネルが発生した場合にはこの新
規アクティブチャネルと同一のビットレートの入力チャ
ネルが多重化されているグループ内もしくはこのグルー
プの直前又は直後に多重化されている他のビットレート
の入力チャネルの中から予め定められた優先順位に従っ
て少なくとも1チャネルのイナクティブチャネルを選択
してそのイナクティブチャネルに替えて新規アクティブ
チャネルを多重化し、新規アクティブチャネルが発生し
ない場合にはフレーム内の各グループにおいてグループ
の先頭および末尾に予め定められた数のイナクティブチ
ャネルを配置すべくグループ内のイナクティブチャネル
を移動させ、このようにして多重化された入力チャネル
と多重化された入力チャネルの変更や移動を示す多重化
情報とを送信することによって行う。
When transmitting by a transmitting device having such a configuration, when multiple input channels with different bit rates are time-division multiplexed and transmitted, a manual channel (active channel) in which a significant signal exists among the input channels is Input channels with the same bit rate are grouped and multiplexed within a transmission path frame, giving priority to input channels (inactive channels), and when a new active channel occurs among unmultiplexed inactive channels, this new active channel is At least one channel according to a predetermined priority among input channels of other bit rates that are multiplexed within a group in which input channels of the same bit rate as the channel are multiplexed, or that are multiplexed immediately before or after this group. selects an inactive channel and multiplexes a new active channel in place of the inactive channel, and if no new active channel occurs, a predetermined number of inactive channels are added at the beginning and end of each group in the frame. This is done by moving the inactive channels within the group in order to arrange the active channels, and transmitting the input channels thus multiplexed and the multiplexing information indicating the change or movement of the multiplexed input channels.

更に、第5図及び第6図をも参照して、時分割多重送信
方法について説明する。
Further, the time division multiplex transmission method will be explained with reference to FIGS. 5 and 6.

参照数字300で示されるCHI〜CHNまでのNチャ
ネルの信号が第1の多重化回路(MUXI)310に入
力され、多重化された後、信号線311を介してメモリ
回路320に入力される。メモリ回路320は、タイム
スロット(TS)管理回路340から信号線341を介
して入力される制御信号に応じて入力チャネルの中で伝
送路タイムスロットが割当てられたチャネルの信号のみ
をメモリに書き込み、これを信号線321を介して読み
出して第2の多重化回路(MUX2)330に出力する
。タイムスロッ) (TS)管理回路340には、信号
線350を介して各入力チャネルのビットレートや有意
信号を示すチャネル情報が入力され、このチャネル情報
に基づいて伝送路フレーム中のタイムスロットを有意信
号の存在するチャネルは優先的に割当てる。このタイム
スロットの割当てについては、第4図を用いて詳しく後
述する。TS管理回路340からは、信号線342を介
して多重化チャネルの変更等を受信側へ知らせるための
多重化情報が出力され、この情報は、第2の多重化回路
(MUX2)330で信号線321を介して入力される
多重化されたチャネル信号と共に多重化され、信号線3
31を介して出力される。又、TS管理回路340から
は信号線343を介して入力チャネルに伝送路タイムス
ロットが割当てられているか否かを示す信号が各チャネ
ルに出力される。各チャネルユニット又はモジュール等
では、この割当て情報によって自チャネルが多重化され
ているか否かを知り、多重化されていない時には例えば
送信データを一時的にバッファに蓄積してタイムスロッ
トが割当てられるのを待たせたり、音声符号器の動作を
復号器と同期して停止させて内部状態を送受で同一のま
ま保持することによって符号化品質の劣化を防いだりす
る。
N-channel signals from CHI to CHN, indicated by reference numeral 300, are input to a first multiplexing circuit (MUXI) 310, multiplexed, and then input to a memory circuit 320 via a signal line 311. The memory circuit 320 writes only the signals of the channels to which the transmission line time slots are assigned among the input channels in accordance with the control signal input from the time slot (TS) management circuit 340 via the signal line 341, This is read out via the signal line 321 and output to the second multiplexing circuit (MUX2) 330. Channel information indicating the bit rate and significant signal of each input channel is input to the (TS) management circuit 340 via the signal line 350, and based on this channel information, the time slot in the transmission path frame is assigned a significant signal. Channels with existing channels are allocated preferentially. This allocation of time slots will be described in detail later using FIG. 4. The TS management circuit 340 outputs multiplexing information for notifying the receiving side of changes in the multiplexed channel via the signal line 342, and this information is sent to the second multiplexing circuit (MUX2) 330 via the signal line. The signal line 3 is multiplexed with the multiplexed channel signal input via the signal line 321.
31. Further, the TS management circuit 340 outputs to each channel via a signal line 343 a signal indicating whether or not a transmission line time slot is assigned to the input channel. Each channel unit or module uses this assignment information to know whether or not its own channel is multiplexed, and if it is not multiplexed, it can, for example, temporarily store transmission data in a buffer and assign a time slot. Deterioration of encoding quality can be prevented by making the audio encoder wait, or by stopping the operation of the audio encoder in synchronization with the decoder so that the internal state remains the same for both transmission and reception.

第3図におけるTS管理回路340の一例である第4図
において、信号NlA350を介して入力されたチャネ
ル情報は、チャネル状態メモリ400に蓄積された後、
割当て情報メモリ410から信号線411を介して出力
される割当て情報に同期して新規アクティブチャネル(
A CI()検出回路420に入力される。チャネル情
報は入力チャネルにおける有意信号の有無やそのビット
レートを示すものであり、時分割的にチャネル1からチ
ャネルNまでの情報が多重化されている。一方、割当て
情報は、各人力チャネルが現在伝送路に多重化されてい
るか否かをチャネル情報と同様にチャネル番号順に知ら
せるものである。これらの情報に基づき、新規アクティ
ブチャネル(A CH)検出回路420は現在多重化さ
れていないチャネルの中で有意信号が発生したいわゆる
新規アクティブチャネルを検出し、そのチャネル番号と
ビットレートとをタイムスロット(TS)割当て回路4
30に出力してタイムスロットの割当てを要求する。グ
ループ条件判定回路440は、前述の割当て情報を入力
としてこれから伝送路タイムスロットがどのように入力
チャネルに割当てられているかを調べ、入力チャネルが
ビットレートごとにグループ化され、各グループの先頭
および末尾には予め定められた数のイナクティブチャネ
ルが配置されているか否かを判定し、配置されていない
場合には、どのグループのどの位置にイナクティブチャ
ネルを配置すべきかを信号線441を介してTS割当て
回路430に知らせる。TS割当て回路430では、割
当て情報メモリ410から出力される割当て情報から現
在どのような多重化がなされているかを調べ、新規AC
H検出回路420およびグループ条件判定回路440か
らの新規接続要求およびグループ端へのイナクティブチ
ャネル移動要求に基づいて現在使われている伝送路タイ
ムスロットの新規アクティブチャネルへの割当てや、既
多重チャネルのフレーム内位置の変更などを決定して、
その結果を信号線431を介して割当て情報メモリ41
0へ出力し、タイムスロットの割当て情報を更新すると
共に、受信側へも同様の情報を送るために信号線342
を介して第3図における第ンの多重化回路(MUX2)
330にも割当て結果を出力する。
In FIG. 4, which is an example of the TS management circuit 340 in FIG.
A new active channel (
A CI() is input to the detection circuit 420. The channel information indicates the presence or absence of a significant signal in the input channel and its bit rate, and information from channel 1 to channel N is multiplexed in a time-division manner. On the other hand, the allocation information informs whether or not each manual channel is currently multiplexed on a transmission path in order of channel number, similar to the channel information. Based on this information, the new active channel (A CH) detection circuit 420 detects a so-called new active channel in which a significant signal has occurred among channels that are not currently multiplexed, and assigns the channel number and bit rate to the time slot. (TS) Assignment circuit 4
30 to request time slot allocation. The group condition determination circuit 440 receives the above-mentioned allocation information as input and checks how the transmission path time slots are allocated to the input channels.The input channels are grouped by bit rate, and the beginning and end of each group are It is determined whether a predetermined number of inactive channels are arranged in the 441, and if not, it is determined via the signal line 441 in which group and in which position the inactive channels should be arranged. The TS allocation circuit 430 is notified. The TS allocation circuit 430 checks what kind of multiplexing is currently being performed from the allocation information output from the allocation information memory 410, and assigns a new AC.
Based on a new connection request and a request to move an inactive channel to the group end from the H detection circuit 420 and the group condition determination circuit 440, the currently used transmission path time slot is assigned to a new active channel, and the existing multiplexed channel is Decide on changes to the position within the frame, etc.
The result is sent to the allocation information memory 41 via a signal line 431.
A signal line 342 is used to update the time slot allocation information and also send the same information to the receiving side.
The second multiplexing circuit (MUX2) in FIG.
The allocation result is also output to 330.

第5図、第6図はこのTS割当て回路430の動作を更
に詳しく説明するための流れ図および伝送路フレームフ
ォーマットである。流れ図に従って各ステップ(Sl−
S8)の処理を説明する。ステップS1では外部からの
データの読み込みがなされる。このデータは前述した割
当て情報メモリ410からの割当て情報および新規AC
H検出回路420、グループ条件判定回路440から出
力されるタイムスロット割当て要求およびグループ条件
判定結果である。ステップS2ではこの中のタイムスロ
ット割当て要求が調べられ、これまで未接続のチャネル
の中で有意信号が発生してアクティブ状態となったもの
がある場合にはステップS3へ進み、そうでない場合に
は、ステップS4へ処理を移す。ステップS3では新規
割当て要求のあったチャネルに対して現在伝送路フレー
ム中のタイムスロットの中でこのチャネルに割当てられ
る空タイムスロットが有るか否かが調べられる。ここで
、この空タイムスロットについて第6図に示す伝送路フ
レームフォーマットの一例を用いて説明する。第6図に
示す例では、1フレーム中にN種類のビットレート(B
l、B2.  ・・・BN)のチャネルがグループ化さ
れそれぞれフレーム中のグループ(Gl、G2.  ・
・・GN)に多重化されているものとする。この構成に
おいて、第1のグループであるGl内には最低速(B1
)のチャネルが多重化され、1チャネル当たり1タイム
スロツト(TS)を用いて伝送され、第2.第3のグル
ープG2.G3にはG1のチャネルに比べてそれぞれ2
倍、4倍のビットレート(B2.B3)のチャネルがグ
ループ化されて多重化されるものとすれば、G2.G3
ではそれぞれlチャネル当たり2TS、ATSが必要と
なる。尚、フレーム中にA、Iで示されるのは、それぞ
れアクティブ(Active)チャネルおよびイナクテ
ィブ(I nac t 1ve)チャネルを意味する。
5 and 6 are flowcharts and transmission line frame formats for explaining the operation of this TS allocation circuit 430 in more detail. Each step (Sl-
The process of S8) will be explained. In step S1, data is read from the outside. This data includes the allocation information from the allocation information memory 410 described above and the new AC
These are the time slot allocation request and group condition determination results output from the H detection circuit 420 and the group condition determination circuit 440. In step S2, the time slot allocation requests among these are checked, and if any of the previously unconnected channels has generated a significant signal and become active, the process advances to step S3; otherwise, , the process moves to step S4. In step S3, it is checked whether or not there is an empty time slot to be allocated to the channel for which a new allocation request has been made among the time slots in the current transmission path frame. Here, this empty time slot will be explained using an example of the transmission path frame format shown in FIG. In the example shown in FIG. 6, N types of bit rates (B
l, B2. ...BN) channels are grouped into groups (Gl, G2. ・
...GN). In this configuration, the lowest speed (B1
) channels are multiplexed and transmitted using one time slot (TS) per channel, and the second . Third group G2. G3 has 2 channels each compared to G1.
If channels with double and quadruple bit rates (B2.B3) are grouped and multiplexed, then G2. G3
In this case, 2 TS and ATS are required for each channel. Note that A and I in the frame mean an active channel and an inactive channel, respectively.

また、フレーム中のAMはタイムスロットの割当て変更
を受信側へ知らせるためのアサインメントメッセージを
示し、fはフレーム同期用のビットである。さて、今、
−例として、第5図のステップS3でタイムスロットの
新規割当て要求をしたチャネルのビットレートが32で
あると仮定すると、このチャネルに対してタイムスロッ
トを割当て可能か否かは、グループG2の中にイナクテ
ィブチャネルが少なくとも1チャネルあれば可能であり
、グループG2にイナクティブチャネルが1チャネルも
無い時であっても隣接するグループG1.G3の右端、
左端にビットレートB2のチャネルを1チャネル収容で
きるだけのイナクティブチャネルがあればこれを用いて
タイムスロットを割当てることが可能である。
Further, AM in the frame indicates an assignment message for notifying the receiving side of a time slot allocation change, and f is a bit for frame synchronization. Well, now,
- As an example, assuming that the bit rate of the channel for which the new time slot allocation request was made in step S3 of FIG. 5 is 32, it is determined whether or not a time slot can be allocated to this channel. This is possible if there is at least one inactive channel in group G2, and even when there is no inactive channel in group G2, the adjacent group G1. The right end of G3,
If there is an inactive channel at the left end that can accommodate one channel of bit rate B2, it is possible to allocate time slots using this inactive channel.

したがって、グループG1の右端に2チャネルの■チャ
ネル、又はグループG3の左端に1チャネルのIチャネ
ルがあれば、たとえグループG2内にエチャネルが無い
場合であっても割当て可能となり、この場合にはステッ
プS5において新規割当て情報がつくられる。ただしG
2.Glの右端。
Therefore, if there are two ■ channels at the right end of group G1 or one I channel at the left end of group G3, they can be assigned even if there is no channel in group G2, and in this case, the step New allocation information is created in S5. However, G
2. Right end of Gl.

G3の左端以外にあるイナクティブチャネルを割当てる
ことはせずに、ビットレートごとのグループは壊さない
ようにする。このようにするときは、これによって、チ
ャネルに対して複数のタイムスロットが飛び飛びに割当
てられるのを防ぎ、全体の制御を簡単にできると共に、
必要なタイムスロットを複数連続して確保できるため、
タイムスロット割当てに要する時間および割当て情報を
受信側へ送るためのアサインメントメッセージ長を短縮
することができる。
Inactive channels other than the left end of G3 are not allocated, and groups for each bit rate are not broken. When doing this, it prevents multiple time slots from being assigned to a channel at random, simplifies overall control, and
Because you can secure multiple consecutive time slots,
The time required for time slot assignment and the length of an assignment message for sending assignment information to the receiving side can be reduced.

このようにビットレートの異なる複数の入力チャネルC
HI〜CHNを時分割多重化して伝送する時分割多重送
信方法において、入力チャネルCH1〜CHNO中で有
意な信号の存在する入力チャネル(アクティブチャネル
)をそうでない入力チャネル(イナクティブチャネル)
に優先させて伝送路フレーム内に同一ビットレートの入
力チャネルをグループ化して多重化し、未多重のイナク
ティブチャネルの中に新規アクティブチャネルが発生し
た場合にはこの新規アクティブチャネルと同一のビット
レート(今の例ではB2)の入力チャネルが多重化され
ているグループ(今の例では02)内もしくはこのグル
ープの直前又は直後に多重化されている他のビットレー
トの入力チャネルの中から予め定められた優先順位に従
って少なくとも1チャネルのイナクティブチャネルを選
択してこのイナクティブチャネルに替えて新規アクティ
ブチャネルを多重化するようにするのである。
In this way, multiple input channels C with different bit rates
In a time division multiplex transmission method in which HI to CHN are time division multiplexed and transmitted, an input channel (active channel) in which a significant signal exists among input channels CH1 to CHNO is divided into an input channel (inactive channel) in which a significant signal does not exist.
Input channels with the same bit rate are grouped and multiplexed within a transmission path frame, giving priority to input channels with the same bit rate ( In the present example, the input channel B2) is predetermined from among the input channels of other bit rates that are multiplexed within the group being multiplexed (02 in the present example) or immediately before or after this group. At least one inactive channel is selected according to the assigned priority order, and a new active channel is multiplexed in place of this inactive channel.

このようにして、各グループは自分のグループ内に■チ
ャネルが存在しない場合、即ちトラフィックが混んでき
たときには、隣接するグループ端のIチャネルを侵触す
ることによって自分のグループを拡大し、この結果各グ
ループの境界はトラフィックに応じて自動的に移動して
行き、全体としてタイムスロットが有効に用いられるこ
とができる。そして、このように各グループの境界がト
ラフィックに応じてスムーズに移動するためには、第6
図のCI、G2.G3に示すように各グループの両端に
は境界移動用のIチャネルが常に配置されるようにして
隣接グループとのタイムスロットのやり取りが即時にで
きるようにしておくようにすればよい。このために各グ
ループ端に■チャネルが少なくとも隣接グループの1チ
ャネル分のタイムスロット数に相当するだけ存在してい
るがどうかを判定するのが第5図のステップS4である
。このステッ、ブS4でグループ端に■チャネルが不足
している場合には、ステップS6においてグループ内の
Iチャネルを必要数だけグループ端に移動させるように
する。
In this way, each group expands its own group by invading the I-channel at the edge of the adjacent group when there is no ■ channel in its own group, that is, when traffic becomes busy. Group boundaries automatically move according to traffic, and time slots can be used effectively as a whole. In order for the boundaries of each group to move smoothly according to the traffic, the sixth
CI, G2. As shown in G3, I channels for boundary movement may be always arranged at both ends of each group so that time slots can be exchanged with adjacent groups immediately. For this purpose, it is determined in step S4 in FIG. 5 whether there are at least as many channels as the number of time slots for one channel in the adjacent group at the end of each group. If there is a shortage of ■ channels at the end of the group in step S4, the necessary number of I channels in the group are moved to the end of the group in step S6.

このように、フレーム内の各グループにおいてグループ
の先頭および末尾に予め定められた数のイナクティブチ
ャネルを配置すべくグループ内のイナクティブチャネル
を移動させるようにし、第5図のステップS6ではグル
ープ内のIチャネルを所定数だけグループ端に移動させ
るための割当て変更情報がつくられる。新規割当て要求
やグループ端条件不備が無い場合には、ステップs7に
おいてリフレッシュ(REFRESH)!報がつくられ
る。このリフレッシュ情報はフレーム内の多重チャネル
構成に何も変化が生じなかったときに、フレーム内の多
重化状況(どのタイムスロットにどのチャネルが多重化
されているか)を受信側へ送信して、送受で多重化状況
を一致させるためのものであり、その時刻以前の伝送路
ビットエラーによって受信側に誤ったアサインメントメ
ッセージ(AM)が送られた場合に対する誤り訂正の役
割を果たすものである。ステップs8ではステップS5
,36もしくはS7で発生した各情報を割当て情報とし
て出力する。
In this way, the inactive channels within the group are moved so that a predetermined number of inactive channels are placed at the beginning and end of the group in each group within the frame, and in step S6 of FIG. Assignment change information is created to move a predetermined number of I channels to the group end. If there is no new allocation request or insufficient group end conditions, refresh (REFRESH) is performed in step s7! Information is created. This refresh information is transmitted and received by transmitting the multiplexing status within the frame (which channel is multiplexed to which time slot) to the receiving side when there is no change in the multichannel configuration within the frame. This is to match the multiplexing status at the time, and it plays the role of error correction when an incorrect assignment message (AM) is sent to the receiving side due to a transmission line bit error before that time. In step s8, step S5
, 36 or S7 is output as allocation information.

第4図に示したタイムスロット(TS)割当て回路43
0では、このような処理が行われるのであり、その出力
は第3図に示した第2の多重化回路330に与えられ、
このようにして多重化された入力チャネルと多重化され
た入力チャネルの変更や移動を示す多重化情報とを送信
する。
Time slot (TS) allocation circuit 43 shown in FIG.
0, such processing is performed, and its output is given to the second multiplexing circuit 330 shown in FIG.
In this way, the multiplexed input channels and multiplexing information indicating change or movement of the multiplexed input channels are transmitted.

次に、このような送信信号の受信について第1図および
第2図を用いて説明する。
Next, reception of such a transmission signal will be explained using FIG. 1 and FIG. 2.

第1図に示すように、受信装置は、第1の分離回路(D
 EMUX 1 ) 110と、メモリ回路120と、
タイムスロット(TS)管理回路130と、第2の分離
回路(DtJMUX2)140を有する。
As shown in FIG. 1, the receiving device includes a first separation circuit (D
EMUX 1) 110, a memory circuit 120,
It has a time slot (TS) management circuit 130 and a second separation circuit (DtJMUX2) 140.

第1の分離回路110は、ビットレートの異なる複数の
入力チャネルの中で有意信号の存在する入力チャネルが
そうでない入力チャネルに優先して多重化され、多重化
情報と共に送られてくる多重信号を入力とし、この多重
信号から多重化された入力チャネルと多重化情報とを分
離する回路である。メモリ回路120は、この第1の分
離回路110から出力される多重化された入力チャネル
信号をタイムスロット管理回路130における後述の割
当て情報メモリの出力に応じて多重化順序を変更して出
力する回路であり、第2の分離回路140は、このメモ
リ回路120の出力を入力チャネルに対応する出力チャ
ネルへ分離する回路である。
The first separation circuit 110 multiplexes an input channel in which a significant signal exists among a plurality of input channels having different bit rates in preference to an input channel in which no significant signal exists, and receives a multiplexed signal sent together with multiplexed information. This is a circuit that receives input signals and separates multiplexed input channels and multiplexed information from this multiplexed signal. The memory circuit 120 is a circuit that changes the multiplexing order of the multiplexed input channel signal output from the first separation circuit 110 in accordance with the output of an allocation information memory to be described later in the time slot management circuit 130 and outputs the multiplexed input channel signal. The second separation circuit 140 is a circuit that separates the output of this memory circuit 120 into an output channel corresponding to an input channel.

タイムスロット管理回路130は、第2図に示す如く、
割当て情報メモリ200と、アサインメント(AM)信
号解読回路210とから成る。
The time slot management circuit 130, as shown in FIG.
It consists of an assignment information memory 200 and an assignment (AM) signal decoding circuit 210.

アサインメント信号解読回路210は、第1の分離回路
110から出力される多重化情報を入力としてこれを解
読する回路であり、割当て情報メモリ200は、この解
読回路210の出力に応じてメモリ内容を更新するメモ
リで、第1図に示したメモリ回路120にはこの割当て
情報メモリ200の出力が与えられるようになっている
The assignment signal decoding circuit 210 is a circuit that receives and decodes the multiplexed information output from the first separation circuit 110, and the assignment information memory 200 decodes the memory contents according to the output of the decoding circuit 210. The memory to be updated is such that the output of this allocation information memory 200 is given to the memory circuit 120 shown in FIG.

受信装置は、第3図〜第6図を用いて説明した送信側か
らの多重化信号、即ち、ビットレートの異なる複数の入
力チャネルの中で有意信号の存在する入力チャネル(ア
クティブチャネル)をそうでない入力チャネル(イナク
ティブチャネル)に優先させて伝送路フレーム内に同一
ビットレートの入力チャネルをグループ化して多重化し
、未多重のイナクティブチャネルの中に新規にアクティ
ブチャネルが発生した場合にはこの新規アクティブチャ
ネルと同一のビットレートの入力チャネルが多重化され
ているグループ内もしくはこのグループの直前又は直後
に多重化されている他のビットレートの入力チャネルの
中から予め定められた優先順位に従って少なくともlチ
ャネルのイナクティブチャネルを選択してこのイナクテ
ィブチャネルに替えてアクティブチャネルを多重化し、
新規アクティブチャネルが発生しない場合にはフレーム
内の各グループにおいてグループの先頭および末尾に予
め定められた数のイナクティブチャネルを配置すべくグ
ループ内のイナクティブチャネルを移動させ、このよう
にして多重化されて送信されてくる入力チャネルと多重
化された入力チャネルの変更や移動を示す多重化情報と
を受信する。
The receiving device selects the multiplexed signal from the transmitting side explained using FIGS. 3 to 6, that is, the input channel (active channel) in which a significant signal exists among the plurality of input channels with different bit rates. Input channels with the same bit rate are grouped and multiplexed within a transmission path frame, giving priority to input channels that are not multiplexed (inactive channels), and when a new active channel occurs among unmultiplexed inactive channels, this At least according to a predetermined priority among input channels of other bit rates that are multiplexed within a group in which input channels of the same bit rate as the new active channel are multiplexed, or immediately before or after this group. Selecting an inactive channel of l channel and multiplexing an active channel in place of this inactive channel,
If no new active channels occur, the inactive channels within the group are moved so that a predetermined number of inactive channels are placed at the beginning and end of each group in the frame, and multiplexing is performed in this way. The multiplexing information indicating the change or movement of the multiplexed input channel and the input channel that is sent as a multiplexed input channel are received.

第1図に示すように、信号線100を介して入力される
受信信号は第1の分離回路(DEMUXI)110によ
ってアサインメントメッモージと多重チャネル信号に分
離され、それぞれ信号線111および112を介してメ
モリ回路120およびTS管理回路130に入力される
。メモリ回路120では、チャネル番号に関してランダ
ムに多重化されて入力される多重チャネル信号がTS管
理回路130がら信号線131を介して入力される割当
て情報に従ってチャネル番号順に並べかえられて信号線
121を介して出力される。第2の分離回路(DUMU
X2)140では、各チャネル信号が分離されて信号線
群150を介して各チャネルに出力される。TS管理回
路130では、信号線121を介して入力されるアサイ
ンメント情報に基づいて送信側から送られて来た多重信
号中のチャネル構成を知り、前述のメモリ回路120へ
割当て情報を出力すると共に、信号線132を介して各
チャネルの信号が現在多重化されているか否かを示す情
報を出力する。各チャネルユニ、ト又はモジュール等で
はこの情報に基づいて例えばデータ回線の場合には多重
化されていない時には受信側端末に対して同期用フラグ
ビットを送出したり、音声回線の場合には復号器の動作
を送信側の符号器と同期させて停止させることによって
送受の内部状態を同一のまま保持して再多重時に品質劣
化が生じないようにするなどの制御がなされる。、第1
図のTS管理回路130の一実施例である第2図におい
て、AM信号解読回路210では受信信号から分離され
たアサインメントメッセージ(AM)が信号線112を
介して入力され、伝送路フレーム内に多重化されてくる
チャネル群の構成にどのような変化が生じたかが解読さ
れ、これに従って割当て情報メモリ200を更新するた
めの信号が信号線211を介して出力される。
As shown in FIG. 1, a received signal input via a signal line 100 is separated into an assignment message and a multichannel signal by a first separation circuit (DEMUXI) 110, and the received signal is input via signal lines 111 and 112, respectively. and is input to the memory circuit 120 and the TS management circuit 130. In the memory circuit 120, multi-channel signals that are randomly multiplexed and input with respect to channel numbers are rearranged in order of channel numbers according to the assignment information that is input via the signal line 131 from the TS management circuit 130, and are sent via the signal line 121. Output. Second separation circuit (DUMU
In X2) 140, each channel signal is separated and output to each channel via the signal line group 150. The TS management circuit 130 learns the channel configuration in the multiplexed signal sent from the transmitting side based on the assignment information input via the signal line 121, and outputs the assignment information to the aforementioned memory circuit 120. , outputs information indicating whether or not the signals of each channel are currently multiplexed via the signal line 132. Based on this information, each channel unit, unit, or module sends a synchronization flag bit to the receiving terminal when it is not multiplexed in the case of a data line, or sends a synchronization flag bit to the receiving terminal in the case of a voice line, based on this information. By stopping the operation in synchronization with the encoder on the transmitting side, control is performed such that the internal state of transmission and reception remains the same and quality deterioration does not occur during remultiplexing. , 1st
In FIG. 2, which is an example of the TS management circuit 130 shown in the figure, an assignment message (AM) separated from the received signal is input to the AM signal decoding circuit 210 via the signal line 112, and is input into the transmission path frame. What kind of change has occurred in the configuration of the multiplexed channel group is decoded, and a signal for updating the allocation information memory 200 is outputted via the signal line 211 in accordance with this.

割当て情報メモリ200には現在送られて来たフレーム
中のどのタイムスロットにどのチャネルが多重化されて
いるかを示すマツプがつくられており、前述のAM信号
解読回路210からの信号によって逐次更新され、送信
側と同一のマツプがつくられると共に、このマツプに基
づいて信号線131および132を介して前述したメモ
リ回路120および各チャネルユニット等への制御信号
が出力される。
A map is created in the allocation information memory 200 that shows which channel is multiplexed into which time slot in the currently transmitted frame, and is updated sequentially by the signal from the AM signal decoding circuit 210 mentioned above. , the same map as that on the transmitting side is created, and control signals are outputted to the aforementioned memory circuit 120, each channel unit, etc. via signal lines 131 and 132 based on this map.

このようにして、受信装置は、多重化されて送信されて
(る入力チャネルと多重化された入力チャネルの変更や
移動を示す多重化情報とを受信し、多重化されて送られ
てきた入力チャネルは多重化情報に従って対応する出力
チャネルに分離され、各チャネル信号として出力される
In this way, the receiving device receives the multiplexed and transmitted input channels and the multiplexing information indicating the change or movement of the multiplexed input channels, and receives the multiplexed and transmitted input channels. The channels are separated into corresponding output channels according to the multiplexing information, and each channel is output as a signal.

尚、以上に説明した各実施例はハードウェアではなくソ
フトウェア制御で行ってもよく、特に送受信におけるT
S管理回路は市販のマイクロプロセッサにより実現して
もよい。
Note that each of the embodiments described above may be performed by software control instead of hardware, and in particular, T
The S management circuit may be implemented by a commercially available microprocessor.

又、複数のチャネルで送られる信号については実施例で
は特に限定していないが、音声、データ、画像などの単
一メディアもしくは各種のメディアが混在した場合でも
本発明が有効であることは当然である。
Further, although the embodiment does not specifically limit signals sent through multiple channels, it is obvious that the present invention is effective even when a single medium such as voice, data, and images or various types of media are mixed. be.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、ビットレートの異
なる複数のチャネルの中で有意信号の存在するものが効
率良く適応多重化された多重信号を受信することが可能
となり、伝送回線の効率的な利用を図る上で極めて有効
である。
As explained above, according to the present invention, it is possible to efficiently receive a multiplexed signal that is adaptively multiplexed on channels in which a significant signal exists among a plurality of channels with different bit rates, and to improve the efficiency of the transmission line. It is extremely effective in achieving various uses.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
第1図のタイムスロット(TS)管理回路の一例のブロ
ック図、 第3図は本発明に対応する時分割多重送信装置の一例を
示すブロック図、 第4図は第3図のタイムスロッ)(TS)管理回路の一
例のブロック図、 第5図はその処理内容の一例を示すフローチャート、 第6図は伝送路フレームフォーマットの一例を示す図で
ある。 110  ・・・第1の分離回路(DEMUXI)12
0 ・・・メモリ回路 130 ・・・タイムスロット(TS)管理回路140
 ・・・第2の分離回路(DEMUX2)200  ・
・・割当て情報メモリ 210  ・・・アサインメント(A M )信号解読
回路300  ・・・入力チャネル群 310 ・・・第1の多重化回路(MUXI)320 
 ・・・チャネルメモリ回路 330  ・・・第2の多重化回路(MUX2)340
 ・・・タイムスロット(TS)管理回路400  ・
・・チャネル状態メモリ 410  ・・・割当て情報メモリ 420  ・・・新規アクティブチャネル(ACH)検
出回路
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram of an example of the time slot (TS) management circuit of FIG. 1, and FIG. 3 is a time division multiplex transmitter corresponding to the present invention. Figure 4 is a block diagram of an example of the time slot (TS) management circuit in Figure 3. Figure 5 is a flowchart of an example of its processing contents. It is a figure showing an example. 110...First separation circuit (DEMUXI) 12
0...Memory circuit 130...Time slot (TS) management circuit 140
...Second separation circuit (DEMUX2) 200 ・
... Assignment information memory 210 ... Assignment (AM) signal decoding circuit 300 ... Input channel group 310 ... First multiplexing circuit (MUXI) 320
...Channel memory circuit 330 ...Second multiplexing circuit (MUX2) 340
...Time slot (TS) management circuit 400 ・
...Channel status memory 410 ...Assignment information memory 420 ...New active channel (ACH) detection circuit

Claims (3)

【特許請求の範囲】[Claims] (1)ビットレートの異なる複数の入力チャネルの中で
有意信号の存在するアクティブチャネルをイナクティブ
チャネルに優先させて伝送路フレーム内に同一ビットレ
ートの入力チャネルをグループ化して多重化し、未多重
のイナクティブチャネルの中に新規アクティブチャネル
が発生した場合にはこの新規アクティブチャネルと同一
のビットレートの入力チャネルが多重化されているグル
ープ内もしくはそのグループの前もしくは後に多重化さ
れている他のビットレートの入力チャネルの中から予め
定められた優先順位に従って少なくとも1チャネルのイ
ナクティブチャネルを選択してこのイナクティブチャネ
ルに替えて前記新規アクティブチャネルを多重化し、又
、新規アクティブチャネルが発生しない場合には新規ア
クティブチャネルの発生に対応し得るよう、前記フレー
ム内のグループにおいて予め定められた数のイナクティ
ブチャネルを所定位置に配置すべくグループ内のイナク
ティブチャネルを移動させるようにして多重化されて送
信されてくる入力チャネルと、多重化された入力チャネ
ルの変更や移動を示す多重化情報とを受信し、 多重化されて送られてきた入力チャネルを前記多重化情
報に従って対応する出力チャネルに分離して出力するこ
とを特徴とする時分割多重信号の受信方法。
(1) Among multiple input channels with different bit rates, active channels with significant signals are given priority over inactive channels, input channels with the same bit rate are grouped and multiplexed within a transmission path frame, and unmultiplexed channels are grouped and multiplexed. When a new active channel occurs in an inactive channel, other bits are multiplexed within the group where the input channel with the same bit rate as the new active channel is multiplexed, or before or after the group. Selecting at least one inactive channel from among the rate input channels according to a predetermined priority order and multiplexing the new active channel instead of this inactive channel, and when no new active channel occurs, is multiplexed by moving the inactive channels within the group to place a predetermined number of inactive channels in a predetermined position in the group within the frame in order to accommodate the occurrence of a new active channel. Receives the transmitted input channel and multiplexing information indicating change or movement of the multiplexed input channel, and separates the multiplexed input channel into corresponding output channels according to the multiplexed information. 1. A method for receiving a time division multiplexed signal, the method comprising: outputting a time division multiplexed signal.
(2)特許請求の範囲第1項に記載の時分割多重信号の
受信方法において、 送られてくる多重信号は、前記新規アクティブチャネル
が発生した場合における他のビットレートの入力チャネ
ル中からのイナクティブチャネルの選択が、発生した新
規アクティブチャネルと同一のビットレートの入力チャ
ネルが多重化されているグループの直前又は直後に多重
化されている他のビットレートの入力チャネルの中から
なされるようになっており、 新規アクティブチャネルが発生しない場合におけるイナ
クティブチャネルの移動が、各グループにおいてグルー
プの先頭および/または末尾にイナクティブチャネルを
配置すべく行うようになされていることを特徴とする時
分割多重信号の受信方法。
(2) In the method for receiving a time division multiplexed signal according to claim 1, the multiplexed signal to be sent is configured to receive input signals from input channels of other bit rates when the new active channel is generated. The active channel is selected from among the input channels of other bit rates that are multiplexed immediately before or after the group in which the input channels of the same bit rate as the newly generated active channel are multiplexed. A time-sharing method characterized in that when a new active channel does not occur, the inactive channel is moved so that the inactive channel is placed at the beginning and/or end of the group in each group. How to receive multiplexed signals.
(3)ビットレートの異なる複数の入力チャネルの中で
有意信号の存在する入力チャネルが有意信号の存在しな
い入力チャネルに優先して多重化され多重化情報と共に
送られてくる多重信号を入力とし、この多重信号から多
重化された入力チャネルと前記多重化情報とを分離する
第1の分離回路と、 この第1の分離回路から出力される前記多重化情報を解
読する多重化情報解読手段と、 この多重化情報解読手段の出力に応じてメモリの内容を
更新する割当て情報メモリと、 前記第1の分離回路から出力される多重化された入力チ
ャネル信号を前記割当て情報メモリの出力に応じて多重
化順序を変更して出力するメモリ回路と、 このメモリ回路の出力を入力チャネルに対応する出力チ
ャネルへ分離する第2の分離回路とを備えることを特徴
とする時分割多重信号の受信装置。
(3) input a multiplexed signal in which an input channel with a significant signal among a plurality of input channels with different bit rates is multiplexed with priority over an input channel without a significant signal and sent together with multiplexed information; a first separation circuit that separates the multiplexed input channel and the multiplexed information from the multiplexed signal; a multiplexed information decoder that decodes the multiplexed information output from the first separation circuit; an allocation information memory for updating the contents of the memory in accordance with the output of the multiplexed information decoding means; and multiplexing the multiplexed input channel signal output from the first separation circuit in accordance with the output of the allocation information memory. 1. A time-division multiplexed signal receiving device comprising: a memory circuit that changes the order of the signals and outputs the signals; and a second separation circuit that separates the output of the memory circuit into output channels corresponding to input channels.
JP30394486A 1986-12-22 1986-12-22 Reception method for time division multiplex signal and device therefor Pending JPS63157538A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP30394486A JPS63157538A (en) 1986-12-22 1986-12-22 Reception method for time division multiplex signal and device therefor
US07/136,137 US4933934A (en) 1986-12-22 1987-12-21 Time division multiplexing method with channel compression and a device therefor
CA000555043A CA1280521C (en) 1986-12-22 1987-12-22 Time division multiplexing method with channel compression and a device therefor
AU82915/87A AU590464B2 (en) 1986-12-22 1987-12-22 Time division multiplexing method with channel compression and a device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30394486A JPS63157538A (en) 1986-12-22 1986-12-22 Reception method for time division multiplex signal and device therefor

Publications (1)

Publication Number Publication Date
JPS63157538A true JPS63157538A (en) 1988-06-30

Family

ID=17927168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30394486A Pending JPS63157538A (en) 1986-12-22 1986-12-22 Reception method for time division multiplex signal and device therefor

Country Status (1)

Country Link
JP (1) JPS63157538A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017505031A (en) * 2013-12-28 2017-02-09 インテル コーポレイション Dynamic interconnect using partitioning and platform prototyping in emulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017505031A (en) * 2013-12-28 2017-02-09 インテル コーポレイション Dynamic interconnect using partitioning and platform prototyping in emulation

Similar Documents

Publication Publication Date Title
US5640387A (en) Digital loop carrier apparatus for large volume digital signal transmission
US5005171A (en) Telecommunication transmission format suited for network-independent timing environments
US5452286A (en) Digital transmission apparatus for subscribers having switching function from active transmission line to protection transmission line
EP0202205B1 (en) Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information
EP0290769B1 (en) Digital time division multiplex system
JPS63157538A (en) Reception method for time division multiplex signal and device therefor
JPS63157537A (en) Method for time division multiplex transmission and device therefor
US4477899A (en) Digital data transmission system with time division/packet transformation function
JPH0271636A (en) Time-division multiplexer data transmission system
JPH0618357B2 (en) Time division multiplex transmitter / receiver
JPH0777369B2 (en) Time division multiplexed signal reception method
JPH089058A (en) Multiplexer with transmission line backup function
JP3344319B2 (en) Demand assignment multiplexing apparatus and control method thereof
JP2545538B2 (en) Time division multiplexing transmission method
JP3115067B2 (en) Signaling data transmission method
JPS61171243A (en) Time slot assignment system of multi-channel frame
JP3507283B2 (en) Multi-frame conversion method
JPH01101757A (en) Data transmission system
JPH09139723A (en) Time division multiplexer
JPH06261018A (en) Data multiplexing method
JPH0250648A (en) Communication control system in ring communication network
JPS63258130A (en) Data transmission method
JP2002232939A (en) Slot variable transmission method
JPH0224422B2 (en)
JP2000049743A (en) Multiplex conversion device