JPS63157422A - Ashing method - Google Patents
Ashing methodInfo
- Publication number
- JPS63157422A JPS63157422A JP30594486A JP30594486A JPS63157422A JP S63157422 A JPS63157422 A JP S63157422A JP 30594486 A JP30594486 A JP 30594486A JP 30594486 A JP30594486 A JP 30594486A JP S63157422 A JPS63157422 A JP S63157422A
- Authority
- JP
- Japan
- Prior art keywords
- ashing
- gas
- semiconductor wafer
- valve
- ashing gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004380 ashing Methods 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 abstract description 34
- 239000007789 gas Substances 0.000 description 35
- 235000012431 wafers Nutrition 0.000 description 28
- 230000007246 mechanism Effects 0.000 description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007723 transport mechanism Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、被処理基板に被着された膜を除去するアッシ
ング方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to an ashing method for removing a film deposited on a substrate to be processed.
(従来の技術)
一般に半導体集積回路の微細パターンの形成は、露光お
よび現像によって形成された有機高分子のフォトレジス
ト膜をマスクとして用い、半導体ウェハ上に形成された
下地膜をエツチングすることにより行なわれる。したが
ってマスクとして用いられたフォトレジスト膜はエツチ
ング過程を経た後には、半導体ウェハの表面から除去す
る必要がある。このような場合のフォトレジスト膜を除
去する処理としてエツチングやアッシング処理が行なわ
れている。特にプラズマを用いたエツチングやアッシン
グ処理がその主流である。ところが半導体の集積度が向
上し、256MビットからIMビット2Mビットと向上
するにつれて配線なども細線狭間隔となりプラズマ雰囲
気で強い放電を起こし、半導体ウェハにダメージを受け
、歩留°りが著減する8本件出願人はこのダメージを受
けないアッシャ−を開発している。アッシング処理はレ
ジストの除去、シリコンウェハ、マスクの洗浄を始めイ
ンクの除去、溶剤残留物の除去等にも使用され、半導体
プロセスのドライクリーニング処理を行なう場合に適す
るものである。(Prior Art) Generally, fine patterns for semiconductor integrated circuits are formed by etching a base film formed on a semiconductor wafer using an organic polymer photoresist film formed by exposure and development as a mask. It will be done. Therefore, the photoresist film used as a mask must be removed from the surface of the semiconductor wafer after the etching process. Etching and ashing are performed to remove the photoresist film in such cases. In particular, etching and ashing processes using plasma are the mainstream. However, as the degree of integration of semiconductors improves, from 256M bits to IM bits and 2M bits, the wiring becomes thin and narrowly spaced, causing strong discharges in the plasma atmosphere, damaging semiconductor wafers and significantly reducing yields. 8. The applicant has developed an asher that does not suffer from this damage. Ashing processing is used to remove resist, clean silicon wafers and masks, as well as remove ink, solvent residue, etc., and is suitable for dry cleaning processing in semiconductor processes.
また、紫外線を照射することにより酸素原子ラジカルを
発生させて、バッチ処理でアッシング処理を行なうアッ
シング装置がある。Furthermore, there is an ashing device that generates oxygen atom radicals by irradiating ultraviolet rays and performs ashing processing in batch processing.
第3図はこのような紫外線照射により酸素原子ラジカル
を発生させるアッシング装置を示すもので、処理室1に
は、多数の半導体ウェハ2が所定間隔をおいて垂直に配
置され、処理室1の上部に設置されている紫外線発光管
3からの紫外線を処理室1の上面に設けられた石英等の
透明な窓4を通して照射し、処理室1に充填された酸素
を励起してオゾンを発生させる。そしてこのオゾン雰囲
気から生じる酸素原子ラジカルを半導体ウェハ2に作用
させてアッシング処理を行なう。FIG. 3 shows an ashing device that generates oxygen atomic radicals through ultraviolet irradiation. Ultraviolet rays from an ultraviolet light emitting tube 3 installed in the chamber 1 are irradiated through a transparent window 4 made of quartz or the like provided on the upper surface of the processing chamber 1, and the oxygen filled in the processing chamber 1 is excited to generate ozone. Oxygen atom radicals generated from this ozone atmosphere act on the semiconductor wafer 2 to perform an ashing process.
(発明が解決しようとする問題点)
しかしながら上記説明の従来の紫外線を用いたアッシン
グ装置では、 アッシング速度が50〜150nm/m
inと遅く、処理に時間がかかるため5例えば大口径の
半導体ウェハの処理に適した、半導体ウェハを1枚1枚
処理する枚葉処理が行なえないという問題があった。(Problems to be Solved by the Invention) However, in the conventional ashing device using ultraviolet rays described above, the ashing speed is 50 to 150 nm/m.
Since the process is slow and takes time, there is a problem in that single-wafer processing, in which semiconductor wafers are processed one by one, which is suitable for processing large-diameter semiconductor wafers, for example, cannot be performed.
本発明は上記点に対処してなされたもので、フォトレジ
スト膜のアッシング速度が速く、ダメージを受けない大
口径半導体ウェハの枚葉処理等に対応することのできる
アッシング装置を提供しようとするものである。The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide an ashing device that has a high ashing speed for photoresist films and is capable of handling single-wafer processing of large-diameter semiconductor wafers without damage. It is.
(問題点を解決するための手段)
被処理基板に対して所定間隔離れて対向配置され平板部
に複数個設けられた開口からアッシングガスを上記被処
理基板表面に流出してアッシングするに際し、隣り合う
上記開口の少なくとも一つの開口間で上記アッシングガ
スを切換え流出することを特徴とする。(Means for Solving the Problem) When performing ashing by flowing ashing gas onto the surface of the substrate to be processed through a plurality of openings provided in the flat plate part, which are arranged facing the substrate at a predetermined distance from each other, The ashing gas is switched and flows out between at least one of the matching openings.
(作 用)
被処理基板に対して所定間隔離れて対向配置されアッシ
ングガスを流出する平板部に設けられた開口が、隣り合
う開口間で上記アッシングガスを切換え流出することに
より、隣り合う開口間における干渉によるアッシングむ
らを防いだアッシング処理が可能であり、大口径の被処
理基板に適した、被処理基板を1枚1枚処理する枚葉処
理を行なうことが可能となる。(Function) The openings provided in the flat plate portion, which are disposed opposite to the substrate to be processed at a predetermined distance and from which the ashing gas flows out, switch the ashing gas between the adjacent openings and flow out. It is possible to perform an ashing process that prevents uneven ashing due to interference in the process, and it is possible to perform single-wafer processing in which each substrate to be processed is processed one by one, which is suitable for large-diameter substrates to be processed.
(実施例)
以下、本発明方法を半導体製造工程におけるアッシング
工程に適用した実施例につき図面を参照して説明する。(Example) Hereinafter, an example in which the method of the present invention is applied to an ashing process in a semiconductor manufacturing process will be described with reference to the drawings.
第1図において、図示しない昇降機構により上下動自在
に断面U字状で円筒状の上チヤンバ−5が設けられてい
る。この上チヤンバ−5には、アッシングガスを均一に
流出させるためのガラス製平板7が設けられている。こ
の平板7には開口例えば第2図に示すような直径0.5
〜2.Onn程度の複数の開口列6aと6bが交互に設
けられている。この平板7は被処理基板例えば半導体ウ
ェハ16より大きい面を有し1周縁には階段状に整形さ
れている。In FIG. 1, a cylindrical upper chamber 5 with a U-shaped cross section is provided, which is movable up and down by a lifting mechanism (not shown). The upper chamber 5 is provided with a glass flat plate 7 for uniformly discharging the ashing gas. This flat plate 7 has an opening of, for example, a diameter of 0.5 as shown in FIG.
~2. A plurality of opening rows 6a and 6b of Onn order are alternately provided. This flat plate 7 has a larger surface than the substrate to be processed, for example, a semiconductor wafer 16, and one peripheral edge is shaped into a step-like shape.
上記各開口列6aは例えばテフロン製ガス流導管8aが
接続されている。この管8aには切換え弁9a、ガス流
量調節器10を介して酸素供給源11を備えたオゾン発
生器12に接続されている。他方、上記開口列6bは例
えばテフロン製ガス流導管8bが接続されている。この
管8bは切換え弁9bを介して上記ガス流量調節器10
を介して酸素供給源11を備えたオゾン発生器12に接
続されている。即ち上記切換え弁9a、9bによりアッ
シングガスの間欠的制御を可能にしている。各開口列6
a、6bを対とする間隙にはスリット溝18が設けられ
この溝18の中央部には排気孔17が穿設されている。A gas flow conduit 8a made of, for example, Teflon is connected to each of the opening rows 6a. This pipe 8a is connected to an ozone generator 12 equipped with an oxygen supply source 11 via a switching valve 9a and a gas flow rate regulator 10. On the other hand, a gas flow conduit 8b made of, for example, Teflon is connected to the opening row 6b. This pipe 8b is connected to the gas flow rate regulator 10 via a switching valve 9b.
via an ozone generator 12 with an oxygen supply source 11. That is, the switching valves 9a and 9b enable intermittent control of the ashing gas. Each opening row 6
A slit groove 18 is provided in the gap between the pair of a and 6b, and an exhaust hole 17 is bored in the center of the groove 18.
上記上チヤンバ−5と係合する如く下チヤンバ−13が
設けられている。この下チヤンバ−13内には上記半導
体ウェハ16を載置するための円板状載置台15が、上
記平板7に中心部周辺部に亘って等間隔をあけた状態に
設けられている。この載置台15内には上記半導体ウェ
ハ16を所望する温度に設定するためのヒーター21が
設けられて反応容器22が構成されている。上記ヒータ
ー21は上記容器22外に設けられている温度制御機構
14によ°り温度調整される構成になっている。半導体
ウェハ16近傍に感温センサー(図示せず)を配設する
と、一定温度に自動設定できる。上記反応容器22底面
の中央部には排気孔23が設けられ、排気機構17によ
り排気される構成になっている。排気ガスは触媒などに
よりオゾンを分解して排出することも有益である。A lower chamber 13 is provided to engage with the upper chamber 5. Inside the lower chamber 13, disc-shaped mounting tables 15 for mounting the semiconductor wafers 16 are provided on the flat plate 7 at equal intervals around the center. A reaction vessel 22 is provided within the mounting table 15 with a heater 21 for setting the semiconductor wafer 16 to a desired temperature. The temperature of the heater 21 is adjusted by a temperature control mechanism 14 provided outside the container 22. By disposing a temperature sensor (not shown) near the semiconductor wafer 16, the temperature can be automatically set to a constant value. An exhaust hole 23 is provided in the center of the bottom of the reaction vessel 22, and is configured to be exhausted by an exhaust mechanism 17. It is also beneficial to emit ozone from the exhaust gas by decomposing it using a catalyst or the like.
次に、上述したアッシング装置による半導体ウェハのア
ッシング方法を説明する。Next, a method of ashing a semiconductor wafer using the above-described ashing apparatus will be described.
上記上チヤンバ−5を上記昇降機構により上昇させ、図
示しない搬送機構例えばハンドアームにより、下チヤン
バ−13に内股された載置台15上の予め定められた位
置に被処理基板例えば半導体ウェハ16を自動的に搬送
し載置する。The upper chamber 5 is raised by the lifting mechanism, and a substrate to be processed, such as a semiconductor wafer 16, is automatically placed at a predetermined position on the mounting table 15 housed in the lower chamber 13 by a transport mechanism (not shown), such as a hand arm. Transport and place the product.
半導体ウェハ16は必要に応じてオリ・フラ合わせを行
なうと同一特性の素子を再現性よく製造できる。If the semiconductor wafer 16 is subjected to orientation-flat alignment as necessary, devices with the same characteristics can be manufactured with good reproducibility.
次に上チヤンバ−5が下降して下チヤンバ−13と連結
して処理室内を密閉状態に設定する。この時例えばガラ
スにより形成された平板7は、半導体ウェハ16面から
例えば0.5〜20m程度の間隔をあけた位置になるよ
うに設けられる。なおこの場合、下チヤンバ−13を昇
降機構により上下動させてもよい。Next, the upper chamber 5 is lowered and connected to the lower chamber 13 to seal the inside of the processing chamber. At this time, the flat plate 7 made of glass, for example, is placed at a distance of, for example, about 0.5 to 20 m from the surface of the semiconductor wafer 16. In this case, the lower chamber 13 may be moved up and down by a lifting mechanism.
そして、載置台15に内設されたヒーターを温度制御機
構14により制御し半導体ウェハ16を例えば150〜
500℃程度の範囲に加熱し、酸素供給源11を備えた
オゾン発生器12により発生したアッシングガスをガス
流量調節器10により、流量が例えば3〜15Ω/wi
n程度となるように調節し、切換え弁9at9bを介し
てガス流導管8a、 8bにより上チヤンバ−5に内股
している平板7に設けた複数の開口6a。Then, a heater installed in the mounting table 15 is controlled by the temperature control mechanism 14, and the semiconductor wafer 16 is
The ashing gas generated by the ozone generator 12 heated to a temperature of about 500° C. and equipped with the oxygen supply source 11 is controlled by the gas flow rate regulator 10 at a flow rate of, for example, 3 to 15 Ω/wi.
A plurality of openings 6a are provided in the flat plate 7, which is adjusted to approximately n and is connected to the upper chamber 5 by the gas flow conduits 8a, 8b via the switching valves 9at9b.
6bより、載置台15上の半導体ウェハ16上に流出す
る。この時、隣り合う上記開口列6aと6bが同時に上
記アッシングガスを流出した場合、開口6aから流出し
たアッシングガスと開口6bから流出したアッシングガ
スが干渉し、開口6aと開口6bとの中間位置において
、 アッシングガスの流速がOm/seeになり、この
中間位置の真下における半導体ウェハ16表面に被着し
ている膜のアッシング除去が困難になるため、上記アッ
シングガスの干渉を防止するため、隣り合う上記開口6
aと6bとのアッシングガスの流出を切換え、交互に流
出させる。こ九は、上記切換え弁9aと9bが常に逆動
作をすることにより行ない、切換え弁9aが開いた場合
同時に切換え弁9bが閉じ、上記アッシングガスは切換
え弁9aを介してガス流導管8aにより上記開口6aが
ら載置台15上に載置した半導体ウェハ16の表面に流
出する。また、切換え弁9bが開いた場合同時に切換え
弁9aが閉じ、上記アッシングガスは切換え弁9bを介
してガス流導管8bにより上記開口6bから上記半導体
ウェハ16の表面に流出する。上記切換え弁9a、9b
の切換えは、数秒置きに切換えてもよいし、アッシング
ガス流出時間の半分で切換えてもよい。6b, the liquid flows out onto the semiconductor wafer 16 on the mounting table 15. At this time, if the ashing gas flows out from the adjacent opening rows 6a and 6b at the same time, the ashing gas flowing out from the openings 6a and the ashing gas flowing out from the openings 6b will interfere with each other, causing the ashing gas to flow out from the openings 6a and 6b. , the flow rate of the ashing gas becomes Om/see, making it difficult to remove by ashing the film adhering to the surface of the semiconductor wafer 16 directly below this intermediate position. Above opening 6
The outflow of ashing gas from a and 6b is switched so that the ashing gas flows out alternately. This is achieved by the switching valves 9a and 9b always operating in reverse; when the switching valve 9a opens, the switching valve 9b closes at the same time, and the ashing gas flows through the switching valve 9a to the gas flow conduit 8a. The liquid flows out through the opening 6a onto the surface of the semiconductor wafer 16 placed on the mounting table 15. Further, when the switching valve 9b is opened, the switching valve 9a is closed at the same time, and the ashing gas flows out through the switching valve 9b and the gas flow conduit 8b from the opening 6b to the surface of the semiconductor wafer 16. The above switching valves 9a, 9b
The switching may be performed every few seconds or at half the ashing gas outflow time.
上記隣り合う開口6aと6b間におけるアッシングガス
の干渉は上述した方法により防止する。また、ライン状
に形成した上記開口6a、 6bによるライン間におけ
るアッシングガスの干渉は、第2図に示すようにライン
間に例えば幅0.5〜5.0閣深さ1.0〜5.Om+
程度のスリット溝18を形成し、 このスリット溝18
内に排気孔19を設け、図示しない排気管を介して排気
することにより、上記ライン間におけるアッシングガス
の干渉により発生する半導体ウェハ16のアッシングむ
らを防止する。Interference of ashing gas between the adjacent openings 6a and 6b is prevented by the method described above. Further, interference of ashing gas between the lines by the openings 6a and 6b formed in a line shape can be avoided, as shown in FIG. Om+
A slit groove 18 of about
By providing an exhaust hole 19 inside and exhausting the air through an exhaust pipe (not shown), uneven ashing of the semiconductor wafer 16 caused by interference of ashing gas between the lines can be prevented.
上述した方法によりアッシングガスを平板7より載置台
15上の半導体ウェハ16表面に流出する。By the method described above, the ashing gas flows out from the flat plate 7 onto the surface of the semiconductor wafer 16 on the mounting table 15.
そしてアッシング処理後のアッシングガスは、図示しな
いオゾン分解器により分解し、排気機vt17より排気
する。After the ashing process, the ashing gas is decomposed by an ozone decomposer (not shown) and exhausted from the exhaust machine VT17.
以上で半導体ウェハ16のアッシング処理が終了し1図
示しない搬送機構により次工程へ半導体ウェハ16を搬
送する。The ashing process for the semiconductor wafer 16 is thus completed, and the semiconductor wafer 16 is transported to the next step by a transport mechanism (not shown).
上記実施例では、切換え弁9aと9bが常に逆動作をす
ることによる半導体ウェハ上での干渉防止を行なったが
、開口6aと6bからのアッシングガスの流出タイミン
グが常に同期していなければよく、上記機構に限定する
ものではない。In the above embodiment, the switching valves 9a and 9b always operate in reverse to prevent interference on the semiconductor wafer. The mechanism is not limited to the above mechanism.
以上述べたようにこの実施例によれば、ライン状に形成
した開口によるライン間にスリット溝を設けたことによ
り、上記ライン間におけるアッシングガスの干渉により
発生する半導体ウェハ16のアッシングむらを防止する
。As described above, according to this embodiment, by providing slit grooves between the lines formed by the linear openings, uneven ashing of the semiconductor wafer 16 caused by interference of ashing gas between the lines can be prevented. .
以上説明したように本発明によれば、被処理基板上にア
ッシングガスが均一に流出されるため大口径被処理基板
の処理に適した、被処理基板を1枚1枚処理する枚葉処
理を行なうことが可能となる。As explained above, according to the present invention, since the ashing gas is uniformly discharged onto the substrate to be processed, it is possible to perform single-wafer processing in which each substrate to be processed is processed, which is suitable for processing large-diameter substrates to be processed. It becomes possible to do so.
第1図は本発明のアッシング方法におけるアッシング装
置の構成図、第2図は第1図のアッシングガス流出部の
平板の構成図、第3図は従来のアッシング′!装置の構
成図を示したものである。
2.16・・・半導体ウェハ、6a、6b・・・開口、
7・・・平板、 8a、 8b・・・ガス流
導管。
9a、9b・・・切換え弁、 18・・・スリット溝
、19・・・排気孔。
特許出願人 東京エレクトロン株式会社第1図Fig. 1 is a block diagram of an ashing device in the ashing method of the present invention, Fig. 2 is a block diagram of a flat plate of the ashing gas outlet section of Fig. 1, and Fig. 3 is a block diagram of a conventional ashing device. This figure shows a configuration diagram of the device. 2.16... Semiconductor wafer, 6a, 6b... Opening,
7... Flat plate, 8a, 8b... Gas flow conduit. 9a, 9b...Switching valve, 18...Slit groove, 19...Exhaust hole. Patent applicant Tokyo Electron Ltd. Figure 1
Claims (1)
部に複数個設けられた開口からアッシングガスを上記被
処理基板表面に流出してアッシングするに際し、隣り合
う上記開口の少なくとも一つの開口間で上記アッシング
ガスを切換え流出することを特徴とするアッシング方法
。When ashing gas is discharged onto the surface of the substrate to be processed through a plurality of openings provided in the flat plate portion, which are arranged facing each other at a predetermined distance from the substrate to be processed, between at least one of the adjacent openings. An ashing method characterized in that the ashing gas is switched and flows out.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61305944A JPH0810689B2 (en) | 1986-12-22 | 1986-12-22 | Ashing processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61305944A JPH0810689B2 (en) | 1986-12-22 | 1986-12-22 | Ashing processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63157422A true JPS63157422A (en) | 1988-06-30 |
JPH0810689B2 JPH0810689B2 (en) | 1996-01-31 |
Family
ID=17951177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61305944A Expired - Fee Related JPH0810689B2 (en) | 1986-12-22 | 1986-12-22 | Ashing processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0810689B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5571027A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Continuous surface treatment apparatus |
JPS5837924A (en) * | 1981-08-28 | 1983-03-05 | Fujitsu Ltd | Plasma etching apparatus |
JPS6059078A (en) * | 1983-09-12 | 1985-04-05 | Nec Corp | Dry etching apparatus |
JPS61174388A (en) * | 1985-01-30 | 1986-08-06 | Hitachi Ltd | Etching device |
-
1986
- 1986-12-22 JP JP61305944A patent/JPH0810689B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5571027A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Continuous surface treatment apparatus |
JPS5837924A (en) * | 1981-08-28 | 1983-03-05 | Fujitsu Ltd | Plasma etching apparatus |
JPS6059078A (en) * | 1983-09-12 | 1985-04-05 | Nec Corp | Dry etching apparatus |
JPS61174388A (en) * | 1985-01-30 | 1986-08-06 | Hitachi Ltd | Etching device |
Also Published As
Publication number | Publication date |
---|---|
JPH0810689B2 (en) | 1996-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20230152171A (en) | Process tool for dry removal of photoresist | |
JPS63157423A (en) | Asher | |
JPS63157422A (en) | Ashing method | |
JPS63260034A (en) | Asher | |
JPS63276225A (en) | Ashing system | |
JPS6370429A (en) | Ashing apparatus | |
JPS6358933A (en) | Ashing apparatus | |
JPS63179522A (en) | Ashing apparatus | |
JPS63179525A (en) | Ashing apparatus | |
JPS63271933A (en) | Ashing method | |
KR960008894B1 (en) | Ashing method | |
JPS6381823A (en) | Ashing apparatus | |
JPS63179523A (en) | Ashing method | |
JPS63142816A (en) | Ashing method | |
JPS6343322A (en) | Ashing equipment | |
JPS63186430A (en) | Ashing process | |
JPS6358932A (en) | Ashing apparatus | |
JPS63229827A (en) | Ashing system | |
JPS6370426A (en) | Ashing apparatus | |
JPS6348825A (en) | Ashing device | |
JPS6332924A (en) | Ashing apparatus | |
JPS63301522A (en) | Ashing device | |
JPS63179524A (en) | Ashing apparatus | |
JPS63179521A (en) | Ashing apparatus | |
JPS63299340A (en) | Ashing and device therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |