JPH0810689B2 - Ashing processing device - Google Patents
Ashing processing deviceInfo
- Publication number
- JPH0810689B2 JPH0810689B2 JP61305944A JP30594486A JPH0810689B2 JP H0810689 B2 JPH0810689 B2 JP H0810689B2 JP 61305944 A JP61305944 A JP 61305944A JP 30594486 A JP30594486 A JP 30594486A JP H0810689 B2 JPH0810689 B2 JP H0810689B2
- Authority
- JP
- Japan
- Prior art keywords
- ashing
- gas
- openings
- semiconductor wafer
- flat plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、被処理基板に被着された膜を除去するアッ
シング処理装置に関する。TECHNICAL FIELD The present invention relates to an ashing processing apparatus for removing a film deposited on a substrate to be processed.
(従来の技術) 一般に半導体集積回路の微細パターンの形成は、露光
および現像によって形成された有機高分子のフォトレジ
スト膜をマスクとして用い、半導体ウエハ上に形成され
た下地膜をエッチングすることにより行なわれる。した
がってマスクとして用いられたフォトレジスト膜はエッ
チング過程を経た後には、半導体ウエハの表面から除去
する必要がある。このような場合のフォトレジスト膜を
除去する処理としてエッチングやアッシング処理が行な
われる。特にプラズマを用いたエッチングやアッシング
処理がその主流である。(Prior Art) Generally, a fine pattern of a semiconductor integrated circuit is formed by etching a base film formed on a semiconductor wafer using a photoresist film of an organic polymer formed by exposure and development as a mask. Be done. Therefore, the photoresist film used as the mask needs to be removed from the surface of the semiconductor wafer after the etching process. Etching or ashing is performed as a process for removing the photoresist film in such a case. In particular, etching and ashing processing using plasma are the mainstream.
ところが半導体の集積度が向上し、256Mビットから1M
ビット、2Mビットと向上するにつれて配線なども細線狭
間隔となり、プラズマ雰囲気で強い放電を起こし、半導
体ウエハがダメージを受け、歩留りが著しく減少する。
本件出願人はこのダメージを受けないアッシャーを開発
している。アッシング処理はレジストの除去、シリコン
ウエハ、マスクの洗浄を始めインクの除去、溶剤残留物
の除去等にも使用され、半導体プロセスのドライクリー
ニング処理を行なう場合に適するものである。However, the integration density of semiconductors has improved, and from 256 Mbit to 1 M
As the bit and 2M bits are improved, the wiring and the like have narrow intervals, and a strong discharge is generated in the plasma atmosphere, the semiconductor wafer is damaged, and the yield is significantly reduced.
The applicant has developed an asher that does not suffer this damage. The ashing process is used for removing resist, cleaning silicon wafer and mask, removing ink, removing solvent residue, etc., and is suitable for performing dry cleaning process in a semiconductor process.
また、紫外線を照射することにより酸素原子ラジカル
を発生させて、バッチ処理でアッシング処理を行なうア
ッシング装置がある。Further, there is an ashing device that generates an oxygen atom radical by irradiating with ultraviolet rays and performs the ashing process in a batch process.
第3図はこのような紫外線照射により酸素原子ラジカ
ルを発生させるアッシング装置を示すもので、処理室1
には、多数の半導体ウエハ2が所定間隔をおいて垂直に
配置され、処理室1の上部に設置されている紫外線発光
管3からの紫外線を処理室1の上面に設けられた石英等
の透明な窓4を通して照射し、処理室1に充填された酸
素を励起してオゾンを発生させる。そしてこのオゾン雰
囲気から生じる酸素原子ラジカルを半導体ウエハ2に作
用させてアッシング処理を行なうようになっている。FIG. 3 shows an ashing device for generating oxygen atom radicals by such ultraviolet irradiation.
In this case, a large number of semiconductor wafers 2 are vertically arranged at a predetermined interval, and ultraviolet rays from an ultraviolet ray emitting tube 3 installed in the upper portion of the processing chamber 1 are transparent such as quartz provided on the upper surface of the processing chamber 1. It irradiates through the transparent window 4 to excite the oxygen filled in the processing chamber 1 to generate ozone. Then, oxygen atom radicals generated from the ozone atmosphere are caused to act on the semiconductor wafer 2 to perform the ashing process.
(発明が解決しようとする課題) しかしながら従来の紫外線を用いたアッシング装置で
は、アッシングむらが生じやすく、大口径の半導体ウエ
ハの処理に適した枚葉処理が行えないという問題があっ
た。(Problems to be Solved by the Invention) However, the conventional ashing apparatus using ultraviolet rays has a problem that ashing unevenness is likely to occur and single-wafer processing suitable for processing a large-diameter semiconductor wafer cannot be performed.
本発明はかかる点に鑑みてなされたものであり、半導
体ウエハなどの被処理基板をアッシング処理するにあた
り、処理むらをなくして均一なアッシング処理が行える
アッシング処理装置を提供することを目的とする。The present invention has been made in view of the above points, and an object of the present invention is to provide an ashing processing apparatus that can perform uniform ashing processing without unevenness in processing when processing a substrate such as a semiconductor wafer.
(課題を解決するための手段) 上記目的を達成するため、本発明にかかるアッシング
処理装置は、処理室内に設けられた載置台と、この載置
台に載置された被処理基板に対抗するアッシングガスの
流出部とを有し、前記流出部からアッシングガスを流出
させて前記被処理基板に対してアッシング処理を施す如
く構成されたアッシング処理装置であって、前記流出部
はガラス製の平板で構成され、前記平板における被処理
基板との対向面にはスリット溝が相互に平行となるよう
に設けられ、各スリット溝には排気孔が穿設され、アッ
シングガスを前記被処理基板に対して流出させる複数の
第1の開口と第2の開口とが、各スリット溝相互間にお
ける平板に、スリット溝の長手方向に沿って交互に設け
られ、さらに前記第1の開口と第2の開口からは、前記
アッシングガスが交互に流出自在となるように構成され
たことを特徴とするものである。(Means for Solving the Problems) In order to achieve the above object, an ashing processing apparatus according to the present invention is provided with a mounting table provided in a processing chamber, and an ashing apparatus that opposes a substrate to be processed mounted on the mounting table. An ashing processing device having a gas outflow portion, configured to flow out ashing gas from the outflow portion to perform ashing processing on the substrate to be processed, wherein the outflow portion is a glass flat plate. Slit grooves are provided on the surface of the flat plate facing the substrate to be processed so as to be parallel to each other, exhaust holes are formed in each slit groove, and ashing gas is applied to the substrate to be processed. A plurality of first openings and second openings to flow out are alternately provided on the flat plate between the slit grooves along the longitudinal direction of the slit grooves, and the first openings and the second openings are further provided. Are characterized in that the ashing gas is allowed to flow out alternately.
(作用) 本発明にかかるアッシング処理装置によれば、まずア
ッシングガスを流出させる第1の開口と第2の開口と
が、ガラス製の平板に設けられているが、ガラスは熱伝
導率が低いので、被処理基板に対向している平板は、被
処理基板上方の空間や処理室内天井壁との温度雰囲気遮
断性にすぐれている。従って、処理に適した温度雰囲気
を安定して維持することができる。(Operation) According to the ashing treatment apparatus of the present invention, first, the first opening and the second opening for letting out the ashing gas are provided in the flat plate made of glass, but the glass has low thermal conductivity. Therefore, the flat plate facing the substrate to be processed has an excellent property of blocking the temperature atmosphere from the space above the substrate to be processed and the ceiling wall of the processing chamber. Therefore, the temperature atmosphere suitable for the treatment can be stably maintained.
また前記第1の開口と第2の開口とは、排気孔を有す
るスリット溝間に、スリット溝の長手方向に沿って配置
されているから、これらの開口によって構成された開口
のグループ、列同士間での、アッシングガスの流出によ
るガスの干渉は防止されている。そして前記グループ、
列における各開口についてみても、第1の開口と第2の
開口からは、アッシングガスが交互に流出されるので、
第1の開口と第2の開口間でのアッシングガスの流出に
よるガスの干渉は防止されている。Further, since the first opening and the second opening are arranged along the longitudinal direction of the slit groove between the slit grooves having the exhaust holes, the groups and rows of the openings formed by these openings are arranged. Gas interference due to outflow of ashing gas is prevented. And the group,
As for each opening in the row, since the ashing gas flows out alternately from the first opening and the second opening,
Gas interference due to outflow of ashing gas between the first opening and the second opening is prevented.
従って、アッシングむらのない均一なアッシング処理
が可能となっている。Therefore, uniform ashing processing without ashing unevenness is possible.
(実施例) 以下、本発明方法を半導体製造工程におけるアッシン
ク工程に適応した実施例につき図面を参照して説明す
る。(Example) Hereinafter, an example in which the method of the present invention is applied to an assink process in a semiconductor manufacturing process will be described with reference to the drawings.
第1図において、図示しない昇降機構により上下動自
在に断面U字状で円筒状の上チャンバー5が設けられて
いる。この上チャンバー5には、アッシングガスを均一
に流出させるためのガラス製の平板7が設けられてい
る。この平板7には開口、例えば第2図に示すような直
径0.5〜2.0mm程度の複数の開口6a、6bが交互に設けられ
ており、これら開口6a、6bによっていわば開口列が形成
されている。In FIG. 1, a cylindrical upper chamber 5 having a U-shaped cross section is provided so as to be vertically movable by an elevating mechanism (not shown). The upper chamber 5 is provided with a flat plate 7 made of glass for allowing the ashing gas to uniformly flow out. The flat plate 7 is provided with openings, for example, a plurality of openings 6a and 6b having a diameter of about 0.5 to 2.0 mm alternately as shown in FIG. .
この平板7は被処理基板例えば半導体ウエハ16より大
きい面を有し、周縁には階段状に整形されている。上記
各開口6aには例えばテフロン製ガス流導管8aが接続され
ている。この管8aには切換え弁9a、ガス流量調節器10を
介して酸素供給源11を備えたオゾン発生器12に接続され
ている。The flat plate 7 has a surface larger than the substrate to be processed, for example, the semiconductor wafer 16, and has a stepped shape at the periphery. For example, a Teflon gas flow conduit 8a is connected to each of the openings 6a. The pipe 8a is connected to an ozone generator 12 having an oxygen supply source 11 via a switching valve 9a and a gas flow rate controller 10.
他方、上記各開口6bには例えばテフロン製ガス流導管
8bが接続されている。この管8bは切換え弁9bを介して上
記ガス流量調節器10を介して酸素供給源11を備えたオゾ
ン発生器12に接続されている。即ち上記切換え弁9a、9b
によりアッシングガスの間欠的制御を可能にしている。
各開口6a、6bによって構成された開口列2つを対とする
間隔にはスリット溝18が設けられこの溝18の中央部には
排気孔19が穿設されている。On the other hand, for example, a gas flow conduit made of Teflon is provided in each of the openings 6b.
8b is connected. The pipe 8b is connected to the ozone generator 12 having the oxygen supply source 11 via the gas flow rate controller 10 via the switching valve 9b. That is, the switching valves 9a and 9b
This enables intermittent control of the ashing gas.
A slit groove 18 is provided at an interval that forms a pair of two opening rows formed by the openings 6a and 6b, and an exhaust hole 19 is formed at the center of the slit 18.
上記上チャンバー5と係合する如く下チャンバー13が
設けられている。この下チャンバー13内には上記半導体
ウエハ16を載置するための円坂状載置台15が、上記平板
17に中心部周辺部に亘って等間隔をあけた状態に設けら
れている。この載置台15内には上記半導体ウエハ16を所
望する温度に設定するためのヒーター21が設けられて反
応容器22が構成されている。A lower chamber 13 is provided so as to engage with the upper chamber 5. In the lower chamber 13, there is provided a circular hill-shaped mounting table 15 for mounting the semiconductor wafer 16 on the flat plate.
17 are provided at equal intervals over the peripheral portion of the central portion. A heater 21 for setting the semiconductor wafer 16 to a desired temperature is provided in the mounting table 15 to form a reaction container 22.
上記ヒーター21は上記容器22外に設けられている温度
制御機構14により温度調整される構成になっている。半
導体ウエハ16近傍に感温センサー(図示せず)を配設す
ると、一定温度に自動設定できる。上記反応容器22底面
の中心部には排気孔23が設けられ、排気機構17により排
気される構成になっている。排気ガスは触媒などにより
オゾンを分解して排出することも有益である。The temperature of the heater 21 is adjusted by a temperature control mechanism 14 provided outside the container 22. By disposing a temperature sensor (not shown) near the semiconductor wafer 16, a constant temperature can be automatically set. An exhaust hole 23 is provided at the center of the bottom surface of the reaction container 22 and is exhausted by an exhaust mechanism 17. It is also beneficial that exhaust gas decomposes ozone by a catalyst or the like and then discharges it.
次に、上述したアッシング装置による半導体ウエハの
アッシング方法を説明する。Next, a method of ashing a semiconductor wafer by the above ashing apparatus will be described.
上記上チャンバー5を上記昇降機構により上昇させ、
図示しない搬送機構例えばハンドアームにより、下チャ
ンバー13に内設された載置台15上の予め定められた位置
に被処理基板例えば半導体ウエハ16を自動的に搬送し載
置する。The upper chamber 5 is raised by the lifting mechanism,
A substrate (eg, semiconductor wafer 16) to be processed is automatically transported and placed at a predetermined position on the mounting table 15 provided in the lower chamber 13 by a transport mechanism (not shown) such as a hand arm.
半導体ウエハ16は必要に応じてオリ・フラ合わせを行
なうと同一特性の素子を再現性よく製造できる。The semiconductor wafer 16 can be manufactured with reproducible elements having the same characteristics by performing orientation / fla adjustment as needed.
次に上チャンバー5が下降して下チャンバー13と連結
して処理室内を密閉状態に設定する。この時例えばガラ
スにより形成された平板7は、半導体ウエハ16面から例
えば0.5〜20mm程度の間隔をあけた位置になるように設
けられている。なおこの場合、下チャンバー13を昇降機
構により上下動させてもよい。Next, the upper chamber 5 descends and is connected to the lower chamber 13 to set the inside of the processing chamber in a sealed state. At this time, the flat plate 7 formed of, for example, glass is provided at a position spaced from the surface of the semiconductor wafer 16 by, for example, about 0.5 to 20 mm. In this case, the lower chamber 13 may be moved up and down by an elevating mechanism.
そして、載置台15に内設されたヒーターを温度制御装
置14により制御し半導体ウエハ16を例えば150〜500℃程
度の範囲に加熱し、酸素供給源11を備えたオゾン発生器
12により発生したアッシングガスをガス流量調節器10に
より、流量が例えば3〜15/min程度となるように調節
し、切換え弁9a、9bを介してガス流導管8a、8bにより上
チャンバー5に内設している平板7に設けた複数の開口
6a、6bより、載置台15上の半導体ウエハ16上に流出す
る。Then, the heater installed in the mounting table 15 is controlled by the temperature controller 14 to heat the semiconductor wafer 16 to a range of, for example, about 150 to 500 ° C., and the ozone generator provided with the oxygen supply source 11 is provided.
The ashing gas generated by 12 is adjusted by the gas flow rate controller 10 so that the flow rate is, for example, about 3 to 15 / min. A plurality of openings provided on the flat plate 7 being installed
It flows out onto the semiconductor wafer 16 on the mounting table 15 from 6a and 6b.
この時、隣り合う上記開口6a、6bが同時に上記アッシ
ングガスを流出した場合、開口6aから流出したアッシン
グガスと開口6bから流出したアッシングガスが干渉し、
開口6aと開口6bとの中間位置において、アッシグガスの
流速が0m/secになり、この中間位置の真下における半導
体ウエハ16表面に被着している膜のアッシング除去が困
難になるため、上記アッシングガスの干渉を防止するた
め、隣り合う上記開口6aと6bとのアッシングガスの流出
を切換え、交互に流出させる。これは上記切換え弁9aと
9bが常に逆動作をすることにより行ない、切換え弁9aが
開いた場合同時に切換え弁9bが閉じ、上記アッシングガ
スは切換え弁aを介してガス流導管8aにより上記開口6a
から載置台15上に載置した半導体ウエハ16の表面に流出
する。At this time, when the adjacent openings 6a and 6b simultaneously flow out the ashing gas, the ashing gas flowing out from the opening 6a and the ashing gas flowing out from the opening 6b interfere with each other,
At the intermediate position between the opening 6a and the opening 6b, the flow rate of the asig gas becomes 0 m / sec, and it becomes difficult to remove the ashing of the film deposited on the surface of the semiconductor wafer 16 directly below this intermediate position, so In order to prevent the above interference, the outflow of the ashing gas between the openings 6a and 6b adjacent to each other is switched to alternately flow out. This is the same as the switching valve 9a
9b is always operated in reverse, and when the switching valve 9a is opened, the switching valve 9b is closed at the same time, and the ashing gas is discharged through the switching valve a by the gas flow conduit 8a to the opening 6a.
Flows out from the surface onto the surface of the semiconductor wafer 16 mounted on the mounting table 15.
また、切換え弁9bが開いた場合同時に切換弁9aが閉
じ、上記アッシングガスは切換え弁9bを介してガス流導
管8bにより上記開口6bから上記半導体ウエハ16の表面に
流出する。上記切換え弁9a、9bの切換えは、数秒置きに
切換えてもよいし、アッシングガス流出時間の半分で切
換えてもよい。Further, when the switching valve 9b is opened, the switching valve 9a is closed at the same time, and the ashing gas flows from the opening 6b to the surface of the semiconductor wafer 16 through the switching valve 9b by the gas flow conduit 8b. The switching valves 9a and 9b may be switched every few seconds, or may be switched in half of the ashing gas outflow time.
上記隣り合う開口6aと6b間におけるアッシングガスの
干渉は上述した方法により防止する。また、ライン状に
形成した上記開口6a、6bによるライン間におけるアッシ
ングガスの干渉は、第2図に示すようにライン間に例え
ば幅0.5〜5.0mm深さ1.0〜5.0mm程度のスリット溝18を形
成し、このスリット溝18内に排気孔19を設け、図示しな
い排気管を介して排気することにより、上記ライン間に
おけるアッシングガスの干渉により発生する半導体ウエ
ハ16のアッシングむらを防止する。The interference of the ashing gas between the adjacent openings 6a and 6b is prevented by the method described above. Further, as shown in FIG. 2, the interference of the ashing gas between the lines due to the openings 6a and 6b formed in a line form a slit groove 18 having a width of 0.5 to 5.0 mm and a depth of 1.0 to 5.0 mm, for example, as shown in FIG. By forming an exhaust hole 19 in the slit groove 18 and exhausting gas through an exhaust pipe (not shown), uneven ashing of the semiconductor wafer 16 caused by interference of the ashing gas between the lines is prevented.
上述した方法によりアッシングガスを平板7より載置
台15上の半導体ウエハ16表面に流出する。そしてアッシ
ング処理後のアッシングガスは、図示しないオゾン分解
器により分解し、排気機構17より排気する。The ashing gas is flown from the flat plate 7 to the surface of the semiconductor wafer 16 on the mounting table 15 by the method described above. Then, the ashing gas after the ashing process is decomposed by an ozone decomposer (not shown) and is exhausted from the exhaust mechanism 17.
以上で半導体ウエハ16のアッシング処理が終了し、図
示しない搬送機構により次工程へ半導体ウエハ16を搬送
する。As described above, the ashing process of the semiconductor wafer 16 is completed, and the semiconductor wafer 16 is transferred to the next step by the transfer mechanism (not shown).
上記実施例では、切換え弁9aと9bとが常に逆動作をす
ることによる半導体ウエハ上での干渉防止を行なった
が、開口6aと6bからのアッシングガスの流出タイミング
が常に同期していなければよく、上記機構に限定するも
のではない。In the above embodiment, the switching valves 9a and 9b always prevent the interference on the semiconductor wafer by the reverse operation, but it is sufficient if the outflow timings of the ashing gas from the openings 6a and 6b are not always synchronized. However, the mechanism is not limited to the above.
以上述べたように、この実施例によれば、ライン状に
形成した開口6a、6bによるライン間に、排気孔19を有す
るスリット溝18を設けたので、上記ライン間におけるア
ッシングガスの干渉により発生する半導体ウエハ16のア
ッシングむらは防止される。しかも開口6aと開口6bから
は、アッシングガスが交互に流出されるので、隣合う開
口6a、6b同士でのアッシングガスの干渉も防止されてい
る。従って、アッシングむらのない均一なアッシング処
理が可能となっている。As described above, according to this embodiment, since the slit groove 18 having the exhaust hole 19 is provided between the lines formed by the linear openings 6a and 6b, it is caused by the interference of the ashing gas between the lines. The unevenness of ashing of the semiconductor wafer 16 is prevented. Moreover, since the ashing gas alternately flows out from the openings 6a and 6b, the interference of the ashing gas between the adjacent openings 6a and 6b is also prevented. Therefore, uniform ashing processing without ashing unevenness is possible.
またこれら開口6a、6bはガラス製の平板7に設けら
れ、この平板7が半導体ウエハ16に対向して設けられて
いるから、上チャンバー5との熱遮断性が良好であり、
処理空間は安定した温度雰囲気となっており、この点か
らもアッシング処理の均一性が向上している。Further, since the openings 6a and 6b are provided in the glass flat plate 7 and the flat plate 7 is provided so as to face the semiconductor wafer 16, the heat insulating property from the upper chamber 5 is good,
The processing space has a stable temperature atmosphere, which also improves the uniformity of the ashing process.
(発明の効果) 本発明によれば、アッシングガス流出の際のガスの干
渉によって生ずるアッシングむらが防止されると共に、
安定した温度雰囲気の下でアッシング処理を行うことが
できるので、大口径被処理基板に適した均一性の良好な
アッシング処理が可能である。(Effect of the invention) According to the present invention, ashing unevenness caused by gas interference at the time of ashing gas outflow is prevented, and
Since the ashing process can be performed in a stable temperature atmosphere, it is possible to perform the ashing process with good uniformity and suitable for a large-diameter substrate to be processed.
第1図は本発明の実施例におけるアッシング装置の構成
図、第2図は第1図のアッシングガス流出部の平板の構
成図、第3図は従来のアッシング装置の構成を示した説
明図である。 2,16……半導体ウエハ、6a,6b……開口、7……平板、8
a,8b……ガス流導管、9a、9b……切換え弁、18……スリ
ット溝、19……排気孔FIG. 1 is a configuration diagram of an ashing device in an embodiment of the present invention, FIG. 2 is a configuration diagram of a flat plate of an ashing gas outflow portion of FIG. 1, and FIG. 3 is an explanatory diagram showing a configuration of a conventional ashing device. is there. 2,16 ... Semiconductor wafer, 6a, 6b ... Aperture, 7 ... Plate, 8
a, 8b ... Gas flow conduit, 9a, 9b ... Switching valve, 18 ... Slit groove, 19 ... Exhaust hole
Claims (1)
台に載置された被処理基板に対向するアッシングガスの
流出部とを有し、 前記流出部からアッシングガスを流出させて前記被処理
基板に対してアッシング処理を施す如く構成されたアッ
シング処理装置であって、 前記流出部はガラス製の平板で構成され、 前記平板における被処理基板との対向面にはスリット溝
が相互に平行となるように設けられ、 各スリット溝には排気孔が穿設され、 アッシングガスを前記被処理基板に対して流出させる複
数の第1の開口と第2の開口とが、各スリット溝相互間
における平板に、スリット溝の長手方向に沿って交互に
設けられ、 さらに前記第1の開口と第2の開口からは、前記アッシ
ングガスが交互に流出自在となるように構成されたこと
を特徴とする、アッシング処理装置。1. A mounting table provided in a processing chamber, and an ashing gas outflow portion facing a substrate to be processed mounted on the mounting table, wherein the ashing gas is caused to flow out from the outflow portion. An ashing processing apparatus configured to perform an ashing process on a substrate to be processed, wherein the outflow portion is composed of a flat plate made of glass, and slit grooves are mutually formed on a surface of the flat plate facing the substrate to be processed. An exhaust hole is provided in each slit groove so as to be parallel to each other, and a plurality of first openings and second openings through which the ashing gas flows out to the substrate to be processed are formed in the slit grooves. The ashing gas is alternately provided on the flat plate in the space along the longitudinal direction of the slit groove, and the ashing gas can alternately flow out from the first opening and the second opening. To, ashing apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61305944A JPH0810689B2 (en) | 1986-12-22 | 1986-12-22 | Ashing processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61305944A JPH0810689B2 (en) | 1986-12-22 | 1986-12-22 | Ashing processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63157422A JPS63157422A (en) | 1988-06-30 |
JPH0810689B2 true JPH0810689B2 (en) | 1996-01-31 |
Family
ID=17951177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61305944A Expired - Fee Related JPH0810689B2 (en) | 1986-12-22 | 1986-12-22 | Ashing processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0810689B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5571027A (en) * | 1978-11-24 | 1980-05-28 | Hitachi Ltd | Continuous surface treatment apparatus |
JPS5837924A (en) * | 1981-08-28 | 1983-03-05 | Fujitsu Ltd | Plasma etching apparatus |
JPS6059078A (en) * | 1983-09-12 | 1985-04-05 | Nec Corp | Dry etching apparatus |
JPS61174388A (en) * | 1985-01-30 | 1986-08-06 | Hitachi Ltd | Etching device |
-
1986
- 1986-12-22 JP JP61305944A patent/JPH0810689B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS63157422A (en) | 1988-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20220130783A (en) | Process tool for dry removal of photoresist | |
TW202347567A (en) | Methods and apparatus for post exposure processing | |
JPH0810689B2 (en) | Ashing processing device | |
JP2519049B2 (en) | Ashing device | |
JPS63157423A (en) | Asher | |
JPS63276225A (en) | Ashing system | |
JPH07105381B2 (en) | Asssing device | |
JPS63301522A (en) | Ashing device | |
JPS6358933A (en) | Ashing apparatus | |
JPS63179522A (en) | Ashing apparatus | |
JPS6381823A (en) | Ashing apparatus | |
JPS63179525A (en) | Ashing apparatus | |
JPS63179524A (en) | Ashing apparatus | |
JPH06101423B2 (en) | Semiconductor wafer processing equipment | |
JPH0810690B2 (en) | Ashing method and ashing apparatus | |
JP2544121B2 (en) | Ashing device | |
JPH06101424B2 (en) | Semiconductor wafer processing equipment | |
JPS63271933A (en) | Ashing method | |
JPH0810688B2 (en) | Ashing device | |
JPS6381822A (en) | Ashing process | |
JPS63299340A (en) | Ashing and device therefor | |
JPH0637006A (en) | Semiconductor treating apparatus | |
JPS63142816A (en) | Ashing method | |
JPS6358932A (en) | Ashing apparatus | |
JPH06101425B2 (en) | Asssing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |