JPS63155621A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS63155621A JPS63155621A JP30268686A JP30268686A JPS63155621A JP S63155621 A JPS63155621 A JP S63155621A JP 30268686 A JP30268686 A JP 30268686A JP 30268686 A JP30268686 A JP 30268686A JP S63155621 A JPS63155621 A JP S63155621A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- mask
- etched
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 8
- 230000001681 protective effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 19
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 101100434502 Oryza sativa subsp. japonica AGO7 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野）
本発明は、半導体基板等に幅の狭いトレンチく穴）等の
開孔部を形成する半導体装置の製造方法に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a method of manufacturing a semiconductor device, in which an opening such as a narrow trench is formed in a semiconductor substrate or the like.
（従来の技術）
従来、このような分野の技術としては、例えば第２図（
１）〜（３）のようなものがあった。以下、その構成を
説明する。(Prior art) Conventionally, as a technology in this field, for example, as shown in Fig. 2 (
There were things like 1) to (3). The configuration will be explained below.
第２図（１）〜（３）は従来の半導体装置の製造工程図
である。FIGS. 2(1) to 2(3) are process diagrams for manufacturing a conventional semiconductor device.
半導体基板上に設けたトレンチ等の開孔部内に８０８
）ランジスタのキャパシタやゲート等を形成する場合、
次のようにして開孔部が形成される。808 in an opening such as a trench provided on a semiconductor substrate.
) When forming transistor capacitors, gates, etc.
The opening is formed in the following manner.
第２図（１）において、気相成長法（ＣＶＤ法）により
シリコン〈Ｓｌ）製の半導体基板１上にシリコン酸化膜
（ＳＨＯ２膜）２を形成し、さらにその５ｉ０２膜２上
にレジスト３を形成し、そのレジスト３をホトリソ技術
によりパターニングする。In FIG. 2 (1), a silicon oxide film (SHO2 film) 2 is formed on a semiconductor substrate 1 made of silicon (Sl) by a vapor phase growth method (CVD method), and a resist 3 is further formed on the 5i02 film 2. The resist 3 is then patterned by photolithography.
次に、第２図（２）に示すようにドライエツチング技術
を用いてＳｉＯ２膜２を選択的にエツチングする。その
後、ＳｉＯ２膜２をマスクとしてドライエツチングによ
り半導体基板１上に穴をあければ、第２図（３）のよう
な開孔部４が得られる。そしてこの開孔部４内にＨＯＳ
トランジスタのキャパシタ等が形成され、所望の半導体
装置が製造される。Next, as shown in FIG. 2(2), the SiO2 film 2 is selectively etched using a dry etching technique. Thereafter, a hole is formed on the semiconductor substrate 1 by dry etching using the SiO2 film 2 as a mask, thereby obtaining an opening 4 as shown in FIG. 2(3). Then, inside this opening 4, there is a HOS.
Transistor capacitors and the like are formed, and a desired semiconductor device is manufactured.
〈発明が解決しようとする問題点）
しかしながら、上記の製造方法では、開孔部４の幅をサ
ブミクロン（例えば、０．５μｍ程度）以下にすること
が困難であった。すなわち、細いパターンの突起を形成
する場合は露光精度を上げて細らせることにより、それ
程困難ではない。ところが、微細な開孔部４を形成する
場合は、光学系ステッパーでの波長や開口数（ＮＡ）、
Ｘ線を用いたときのレンズ材料やＸ線源等に起因して露
光時に光が散乱等するため、露光面積が広がってしまい
、サブミクロン以下の微細な開孔部を形成することが困
難となる。(Problems to be Solved by the Invention) However, in the above manufacturing method, it is difficult to reduce the width of the opening 4 to submicron (for example, about 0.5 μm) or less. That is, when forming a thin pattern of protrusions, it is not so difficult to make the pattern thin by increasing the exposure accuracy. However, when forming minute openings 4, the wavelength and numerical aperture (NA) of the optical system stepper,
When X-rays are used, the lens material and X-ray source cause light to scatter during exposure, which increases the exposed area and makes it difficult to form submicron or smaller openings. Become.
本発明は前記従来技術が持っていた問題点として、微細
な開孔部を高精度に形成することが困難な点について解
決した半導体装置の製造方法を提供するものである。The present invention provides a method of manufacturing a semiconductor device that solves the problem of the prior art, which is that it is difficult to form minute openings with high precision.
（問題点を解決するなめの手段）
本発明は前記問題点を解決するために、半導体基板や絶
縁膜等の被エツチング部材に微細なトレンチ、スルーホ
ール等の開孔部を形成する半導体装置の製造方法におい
て、被エツチング部材上にエツチングマスク材料となる
第１の膜を形成し、さらにその上面に保護用の第２の膜
を形成する工程と、前記第２の膜を選択的に除去してマ
スクパターンを形成し、前記第１−と第２の膜の選択比
を利用し、前記マスクパターンをマスクとしてドライエ
ツチング法により前記第１の膜をエツチングし、前記マ
スクパターンよりも幅の狭いネガパターンを形成する工
程と、前記ネガパターン上にポジマスク材料となる第３
の膜を形成し、そのネガパターンを選択的に除去して該
第３の膜でポジパターンを形成する工程と、前記ポジパ
ターンをマスクとして前記被エツチング部材に開孔部を
形成する工程とを順次施すようにしたものである。(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention provides a semiconductor device in which openings such as minute trenches and through holes are formed in a member to be etched such as a semiconductor substrate or an insulating film. The manufacturing method includes the steps of forming a first film serving as an etching mask material on a member to be etched, further forming a second film for protection on the upper surface thereof, and selectively removing the second film. forming a mask pattern, and using the selectivity of the first and second films, etching the first film by a dry etching method using the mask pattern as a mask, and etching the first film with a width narrower than that of the mask pattern. a step of forming a negative pattern; and a third step of forming a positive mask material on the negative pattern.
forming a third film, selectively removing the negative pattern to form a positive pattern with the third film, and forming an opening in the member to be etched using the positive pattern as a mask. It was designed to be applied sequentially.
（作用）
本発明によれば、以上のように半導体装置の製造方法を
構成したので、マスクパターンは露光を行ってその幅を
微細に形成することが可能であり、そのマスクパターン
をマスクにしてネガパターンを形成すれば、そのネガパ
ターン幅をマスクパターン幅よりも小さくすることが可
能である。そのため、ネガパターンを反転して形成した
ポジパターンを用いて開孔部を形成することにより、そ
の開孔部の精度の高い微細化が行える、従って前記問題
点を除去できるのである。(Function) According to the present invention, since the method for manufacturing a semiconductor device is configured as described above, the mask pattern can be formed with a fine width by exposure, and the mask pattern can be used as a mask. By forming a negative pattern, the width of the negative pattern can be made smaller than the width of the mask pattern. Therefore, by forming apertures using a positive pattern formed by inverting a negative pattern, the apertures can be miniaturized with high precision, and the above-mentioned problem can therefore be eliminated.
〈実施例）
第１図（１）〜（８）は本発明の実施例を示す半導体装
置の製造方法、特に微細な開孔部を形成するための製造
工程図であり、以下その工程を図面を参照しつつ説明す
る。<Embodiment> FIGS. 1 (1) to (8) are diagrams showing a manufacturing method of a semiconductor device according to an embodiment of the present invention, particularly a manufacturing process diagram for forming a minute opening. This will be explained with reference to.
（ｉ）第１図（１）の工程
被エツチング部材として例えば半導体基板１０に微細な
開孔部を形成する場合、先ず、その半導体基板１０上に
開孔部のエツチングマスク材料となるポリシリコン等の
第１の膜１１をＣＶＤ法等によって成長させ、さらにそ
の膜１１上にその上面を保護する第２の膜１２をＣＶＤ
法等で形成する。第２の膜１２は第１の膜１１よりも融
点の高い金属材料、例えばシリコン・タングステン（Ｗ
・Ｓｉｘ ）等で形成される。(i) Process of FIG. 1(1) When forming minute openings in, for example, the semiconductor substrate 10 as the member to be etched, first, polysilicon, etc., which will be the etching mask material for the openings, are etched on the semiconductor substrate 10. A first film 11 is grown by a CVD method or the like, and a second film 12 for protecting the upper surface of the film 11 is grown by CVD.
Formed by law etc. The second film 12 is made of a metal material having a higher melting point than the first film 11, such as silicon tungsten (W).
・Six) etc.
（１１）第１図（２）の工程
第２の膜１２上にポジ形のレジストを被着し、そのレン
ズＩ〜をホトリソ技術を用いて選択的に除去し、ライン
状のレジストパターン１３を形成する。(11) Step (2) in FIG. 1 A positive resist is deposited on the second film 12, and the lenses I~ are selectively removed using photolithography to form a line-shaped resist pattern 13. Form.
そのレジストパターン１３は幅ａで、かつ間隔〈スペー
ス）ｂに形成される。The resist pattern 13 is formed to have a width a and an interval (space) b.
（ｉｉｉ ）第１図（３）の工程
レジストパターン１３をマスクにして第２の膜１２を異
方性エツチングし、幅Ｃのライン状マスクパターン１２
−１を形成した後、レジストパターン１３を−−６＝
除去する。(iii) The second film 12 is anisotropically etched using the process resist pattern 13 in FIG.
After forming -1, the resist pattern 13 is removed by -6=.
（ｉｖ）第１図（４）の工程
ウェットエツチングよりも制御の容易な反応性イオンエ
ツチング（Ｒ汗）法、等方性スパッタエツチング法等の
等方性ドライエツチング法を用い、マスクパターン１２
−１をマスクとして第１の膜１１を除去し、幅ｄのライ
ン状ネガパターン１１−１を形成する。ここで、ガス種
、チャンバ内真空度、高周波電力等のドライエツチング
の条件を）双択し、幅Ｃとｄを制御しながらエツチング
を進めることにより、幅ｃ＞ｄで、かつその幅ｄを所定
の長さにすることができる。(iv) Process of FIG. 1 (4) Using an isotropic dry etching method such as reactive ion etching (R) method or isotropic sputter etching method, which is easier to control than wet etching, the mask pattern 12 is etched.
-1 as a mask, the first film 11 is removed to form a linear negative pattern 11-1 with a width d. Here, by selecting dry etching conditions (such as gas type, chamber vacuum, high frequency power, etc.) and proceeding with etching while controlling the widths C and d, the width c>d and the width d can be set. It can be made to a predetermined length.
（■）第１図（５）の工程
ネガパターン１１−１の上面を保護していたマスクパタ
ーン１２−１をドライエツチングにより除去した後、ポ
ジマスク材料となる５１０２膜等の第３の膜１４をＣＶ
Ｄ法等によって成長させる。(■) After removing the mask pattern 12-1 that protected the upper surface of the negative pattern 11-1 in the process shown in FIG. CV
Grow by method D etc.
（ｖｉ）第１−図（６）の工程
ネガパターン１１−１を除去するなめに、第３の膜１４
をネガパターン１１−１の上面部までエッチバックを行
う。(vi) Step 1 - In order to remove the negative pattern 11-1 in Figure (6), the third film 14 is
is etched back to the upper surface of the negative pattern 11-1.
（ｖｉｉ）第１８図（７）の工程
ネガパターン１１−１を除去し、第３の膜１４によって
ポジパターン１４−１を形成する。(vii) Step of FIG. 18(7) The negative pattern 11-1 is removed and a positive pattern 14-1 is formed using the third film 14.
（ｖｉｉｉ ）第１図（８）の工程
ポジパターン１４−１をマスクとして半導体基板１０に
開孔部１５を形成し、次いでポジパターン１４を除去す
れば、微細な開孔部１５が得られる。その後、その開孔
部１５内にＭＯＳ ）ランジスタのキャパシタ等を形成
すれば、所望の半導体装置が得られる。(viii) Process of FIG. 1(8) Apertures 15 are formed in the semiconductor substrate 10 using the positive pattern 14-1 as a mask, and then the positive pattern 14 is removed to obtain fine apertures 15. Thereafter, by forming a capacitor such as a MOS transistor in the opening 15, a desired semiconductor device can be obtained.
本実施例では、ホトリソ技術によって形成した最初のマ
スクパターン１２−１をそれほど細くぜずにパターニン
グしておき、そのマスクパターン１２−１をマスクにし
てドライエ・ンチングにより糸田いネガパターン１１−
１を形成し、さらにそのネガパターン１１〜１を反転さ
せてポジパターン１４−１を形成するようにしたので、
サブミクロン以下の微細な開孔部１５を精度良く得るこ
とができる。特に、抽画装置の解像度よりも細め）い開
孔部１５が形成できる点において効果が大きい。In this embodiment, the first mask pattern 12-1 formed by photolithography is patterned without making it very thin, and the Itota negative pattern 11-1 is dry-etched using the mask pattern 12-1 as a mask.
1 is formed, and the negative patterns 11 to 1 are further inverted to form a positive pattern 14-1.
Fine openings 15 of submicron size or less can be obtained with high precision. Particularly, the effect is great in that the aperture 15 can be formed narrower than the resolution of the drawing device.
なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。Note that the present invention is not limited to the illustrated embodiment, and various modifications are possible. Examples of such modifications include the following.
（Ａ）第１図（４）の工程において、細いネガパターン
１１−１を得るために、第２の膜１２を第１の膜１１に
対して高融点の金属材料を用い、その第１と第２の膜１
１．１２の選択比を利用して等方性ドライエツチングし
ているが、該選択比は他の方法で実現してもよい。また
、第２の膜１２を第１の膜１１に対して高融点の金属材
料を用い、チャンバ内の圧力を適宜選定する等の手段を
講じれば、異方性スパッタエツチング等の異方性ドライ
エツチングによっても、第１図（４）のネガパターン形
状を得ることもできる。(A) In the process shown in FIG. 1 (4), in order to obtain a thin negative pattern 11-1, a metal material with a high melting point is used for the second film 12 and the first film 11, and second membrane 1
Although isotropic dry etching is performed using a selectivity of 1.12, this selectivity may be achieved by other methods. Furthermore, if measures such as using a metal material with a high melting point for the second film 12 and the first film 11 and appropriately selecting the pressure in the chamber, it is possible to perform anisotropic dry etching such as anisotropic sputter etching. The negative pattern shape shown in FIG. 1(4) can also be obtained by etching.
（Ｂ）第１７図では半導体基板１０に開孔部１５を形成
したが、他の被エツチング部材として絶縁膜等を用い、
それに微細なコンタクトホール等の開孔部を形成するこ
とも可能である。(B) Although the opening 15 is formed in the semiconductor substrate 10 in FIG. 17, an insulating film or the like is used as another member to be etched.
It is also possible to form openings such as fine contact holes therein.
（発明の効果）
以上詳細に説明したように、本発明によれば、−つ −
マスクパターンを形成し、それをマスクにしてドライエ
ツチング法により第１の膜をエツチングして微細なネガ
パターンを形成し、次いでそのネガパターンを反転して
ポジパターンを形成するようにしたので、幅がサブミク
ロン以下の微細なポジパターンを高い解像度で形成でき
、従って微細な開孔部が精度良く得られる。(Effects of the Invention) As described above in detail, according to the present invention, - a mask pattern is formed, and the first film is etched using the dry etching method using the mask pattern to form a fine negative pattern. Since the negative pattern is then inverted to form a positive pattern, a fine positive pattern with a width of submicron or less can be formed with high resolution, and therefore fine openings can be obtained with high precision.
第１図（１）〜（８）は本発明の実施例を示す半導体装
置の製造工程図、第２図（１）・〜（３）は従来の半導
体装置の製造工程図である。
１０・・・・・・半導体基板、１１・・・・・・第１の
膜、１１−１・・・・・ネガパターン、１２・・・・・
・第２の膜、１２−１・・・・・・マスクパターン、１
３・・・・・・レジストパターン、１４・・・・・・第
３の膜、１４−１・・・・・・ポジパターン、１５・・
・・・・開孔部。
出願人代理人 柿 本 恭 成従来の製造工程
図FIGS. 1 (1) to (8) are manufacturing process diagrams of a semiconductor device showing an embodiment of the present invention, and FIGS. 2 (1) to (3) are manufacturing process diagrams of a conventional semiconductor device. 10... Semiconductor substrate, 11... First film, 11-1... Negative pattern, 12...
・Second film, 12-1...Mask pattern, 1
3...Resist pattern, 14...Third film, 14-1...Positive pattern, 15...
...Open hole. Applicant's agent Yasushi Kakimoto Conventional manufacturing process diagram
Claims (1)
１の膜を形成し、さらにその上面に保護用の第２の膜を
形成する工程と、 前記第２の膜を選択的に除去してマスクパターンを形成
し、前記第１と第２の膜の選択比を利用し、前記マスク
パターンをマスクとしてドライエッチング法により前記
第１の膜をエッチングし、前記マスクパターンよりも幅
の狭いネガパターンを形成する工程と、 前記ネガパターン上にポジマスク材料となる第３の膜を
形成し、そのネガパターンを選択的に除去して該第３の
膜でポジパターンを形成する工程と、前記ポジパターン
をマスクとして前記被エッチング部材に開孔部を形成す
る工程とを順次施したことを特徴とする半導体装置の製
造方法。[Claims] A step of forming a first film serving as an etching mask material on a member to be etched, and further forming a second protective film on the upper surface of the first film, and selectively forming the second film. removing the film to form a mask pattern, and using the selectivity between the first and second films, etching the first film by dry etching using the mask pattern as a mask, and etching the first film with a width wider than that of the mask pattern. forming a narrow negative pattern; forming a third film as a positive mask material on the negative pattern; selectively removing the negative pattern to form a positive pattern with the third film; A method of manufacturing a semiconductor device, comprising sequentially performing a step of forming an opening in the member to be etched using the positive pattern as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30268686A JPS63155621A (en) | 1986-12-18 | 1986-12-18 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30268686A JPS63155621A (en) | 1986-12-18 | 1986-12-18 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155621A true JPS63155621A (en) | 1988-06-28 |
Family
ID=17911970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30268686A Pending JPS63155621A (en) | 1986-12-18 | 1986-12-18 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155621A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287549A (en) * | 1988-09-24 | 1990-03-28 | Matsushita Electric Works Ltd | Manufacture of insulating layer isolated substrate |
| JP2005340840A (en) * | 2004-05-28 | 2005-12-08 | Samsung Electronics Co Ltd | Method of manufacturing recess channel mosfet |
| JP2008517448A (en) * | 2004-05-21 | 2008-05-22 | モレキュラー・インプリンツ・インコーポレーテッド | Recess structure forming method using reverse tone processing |
| WO2009031462A1 (en) * | 2007-09-07 | 2009-03-12 | Tokyo Electron Limited | Method for processing substrate, program, computer storage medium, and substrate processing system |
| WO2009048165A1 (en) * | 2007-10-11 | 2009-04-16 | Tokyo Electron Limited | Substrate processing method |
-
1986
- 1986-12-18 JP JP30268686A patent/JPS63155621A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287549A (en) * | 1988-09-24 | 1990-03-28 | Matsushita Electric Works Ltd | Manufacture of insulating layer isolated substrate |
| JP2008517448A (en) * | 2004-05-21 | 2008-05-22 | モレキュラー・インプリンツ・インコーポレーテッド | Recess structure forming method using reverse tone processing |
| JP2012054612A (en) * | 2004-05-21 | 2012-03-15 | Molecular Imprints Inc | Method of forming recess on surface |
| KR101139302B1 (en) | 2004-05-21 | 2012-05-25 | 몰레큘러 임프린츠 인코퍼레이티드 | Method of forming a recessed structure employing a reverse tone process |
| JP2005340840A (en) * | 2004-05-28 | 2005-12-08 | Samsung Electronics Co Ltd | Method of manufacturing recess channel mosfet |
| WO2009031462A1 (en) * | 2007-09-07 | 2009-03-12 | Tokyo Electron Limited | Method for processing substrate, program, computer storage medium, and substrate processing system |
| US8263320B2 (en) | 2007-09-07 | 2012-09-11 | Tokyo Electron Limited | Method, program and system for processing substrate |
| WO2009048165A1 (en) * | 2007-10-11 | 2009-04-16 | Tokyo Electron Limited | Substrate processing method |
| US8241511B2 (en) | 2007-10-11 | 2012-08-14 | Tokyo Electron Limited | Substrate processing method |
| US8530354B2 (en) | 2007-10-11 | 2013-09-10 | Tokyo Electron Limited | Substrate processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6428713B1 (en) | MEMS sensor structure and microfabrication process therefor | |
| JPS63155621A (en) | Manufacture of semiconductor device | |
| JPH0543287B2 (en) | ||
| JPS61271839A (en) | Pattern forming method | |
| KR20010003465A (en) | method of forming fine pattern of semiconductor device | |
| US6080513A (en) | Mask and method for modification of a surface | |
| JPS6283481A (en) | Formation of pattern in micromechanics | |
| KR19990011457A (en) | Manufacturing method of stencil mask for semiconductor device manufacturing | |
| JPS63157444A (en) | Manufacture of selective oxide film | |
| EP0766138A2 (en) | Spun-on glass layer as a dry etch-mask, for fabricating a metallic mask by means of a bi-level process | |
| JPS63119239A (en) | Manufacture of semiconductor device | |
| JPH03278543A (en) | Manufacture of field-effect transistor | |
| JPH03257825A (en) | Manufacture of semiconductor device | |
| JPS62234333A (en) | Formation of mask for processing fine groove | |
| JP2705187B2 (en) | Semiconductor element manufacturing method | |
| KR100406584B1 (en) | Method for fabricating phase shift mask | |
| JPS5827655B2 (en) | Manufacturing method of aperture diaphragm | |
| JPH0479321A (en) | Production of semiconductor device | |
| JPS6240723A (en) | Manufacture of semiconductor device | |
| KR20000006852A (en) | Method of Metal Patterning on the Wafer using Shadow Mask | |
| JPH02189922A (en) | Manufacture of semiconductor device | |
| JPH0294439A (en) | Manufacture of semiconductor device | |
| JPS61124174A (en) | Manufacture of semiconductor device | |
| JPS62247530A (en) | Method for forming mask pattern | |
| JPS62271447A (en) | Mafucture of dielectric isolation substrate |