JPS63155462A - Sound signal recorder - Google Patents

Sound signal recorder

Info

Publication number
JPS63155462A
JPS63155462A JP30256686A JP30256686A JPS63155462A JP S63155462 A JPS63155462 A JP S63155462A JP 30256686 A JP30256686 A JP 30256686A JP 30256686 A JP30256686 A JP 30256686A JP S63155462 A JPS63155462 A JP S63155462A
Authority
JP
Japan
Prior art keywords
data
range information
signal
digital data
recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30256686A
Other languages
Japanese (ja)
Inventor
Keiji Kanota
啓二 叶多
Hiromi Takano
高野 ひろみ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30256686A priority Critical patent/JPS63155462A/en
Publication of JPS63155462A publication Critical patent/JPS63155462A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To record and reproduce a sound signal of a wide band and also to reduce a quantizing noise by executing the encoding by an ADPCM system, adding an error correcting code to a prediction coefficient and range information and also dispersing and arranging the continued prediction coefficient and range information in plural areas, and recording them. CONSTITUTION:The titled recorder executes encoding by an ADPCM (adaptive difference PCM) system, and provided with an error correcting encoder 14 for adding an error correcting code to a prediction information and range information after encoding, and an arrangement converting means 15 for dispersing and arranging the continued prediction coefficient and range information in plural areas. By executing the encoding by the ADPCM system, the number of quantizing bits can be decreased. Accordingly, a sampling frequency in an A/D converter and the number of quantizing bits can be increased, a recording and reproducing band of a sound signal is widened, and also, the quantization noise can be reduced.

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。[Detailed description of the invention] The present invention will be explained in the following order.

A 産業上の利用分野 B 発明の概要 C従来の技術 D 発明が解決しようとする問題点 E 問題点を解決するための手段(第1図、第3図)F
 作用 G 実施例 G1構成の説明 G2動作の説明 H発明の効果 A 産業上の利用分野 本発明は音声信号を符号化し、デジタル信号として記録
媒体に記録する音声信号記録装置に関する。
A. Field of industrial application B. Overview of the invention C. Prior art D. Problem to be solved by the invention E. Means for solving the problem (Figs. 1 and 3) F
Effect G Embodiment G1 Description of configuration G2 Description of operation H Effect of invention A Field of industrial application The present invention relates to an audio signal recording device that encodes an audio signal and records it on a recording medium as a digital signal.

B 発明の概要 本発明は音声信号を符号化し、デジタル信号として記録
媒体に記録する音声信号記録装置において、符号化をA
DPCM方式で行ない、また、予測係数及びレンジ情報
に誤り訂正符号を付加すると共に、連続する予測係数及
びレンジ情報を複数のエリアに分散配列して記録するよ
うにしたことにより、広帯域の音声信号の記録再生が可
能となるようにすると共に、量子化ノイズの低減を図る
ようにし、また、予測係数及びレンジ情報を充分に保護
することができるようにしたものである。
B. Summary of the Invention The present invention provides an audio signal recording device that encodes an audio signal and records it on a recording medium as a digital signal.
By using the DPCM method, adding an error correction code to the prediction coefficients and range information, and recording continuous prediction coefficients and range information in a distributed arrangement in multiple areas, it is possible to record wideband audio signals. The present invention is designed to enable recording and reproduction, reduce quantization noise, and sufficiently protect prediction coefficients and range information.

C従来の技術 回転ヘッド方式のVTRのひとつとして、第5図に示す
ように、テープ案内ドラム(1)に216°強の角範囲
にわたって磁気テープ(2)を巻きつけ、互いに180
°の角間隔をもって配置された2つの回転磁気ヘッドH
A及びHBで走査し、第6図に示すように記録トラック
のうち回転磁気ヘッドHA及びHBが走査し始める時点
から約36°の角範囲骨の領域APにはビデオ信号の1
フイ一ルド分に関連する音声信号をPCM化すると共に
時間軸圧縮した状態で記録し、その後の180’の角範
囲骨の領域AVには1フイ一ルド分のビデオ信号を記録
することが提案されている。
C. Conventional Technology As one of the rotary head type VTRs, as shown in Figure 5, a magnetic tape (2) is wound around a tape guide drum (1) over an angular range of over 216 degrees, and the magnetic tape (2) is wound around a tape guide drum (1) over an angular range of more than 216 degrees.
Two rotating magnetic heads H arranged with an angular spacing of °
A and HB are scanned, and as shown in FIG. 6, one part of the video signal is placed in the bone area AP in an angular range of about 36 degrees from the point where the rotary magnetic heads HA and HB start scanning in the recording track.
It is proposed to convert the audio signal related to one field into PCM and record it in a time-axis compressed state, and then record the video signal for one field in the 180' angular range bone area AV. has been done.

第7図は、そのようなVTRの音声信号の記録再生系を
示している。
FIG. 7 shows an audio signal recording and reproducing system of such a VTR.

同図において、音声信号の左信号SL及び右信号SRは
、入力端子(31L )及び(31R)並びにプリエン
ファシス回路(32)を通じてA/Dコンバータ(33
)に供給されてデジタル信号に変換される。この場合、
例えばサンプリング周波数は31.5KHzとされると
共に、1サンプル10ピントとされ、左信号SL及び右
信号SRが標本化される。
In the figure, the left signal SL and right signal SR of the audio signal are passed through the input terminals (31L) and (31R) and the pre-emphasis circuit (32) to the A/D converter (33).
) and converted into a digital signal. in this case,
For example, the sampling frequency is set to 31.5 KHz, and one sample is set to 10 points, and the left signal SL and right signal SR are sampled.

このA/Dコンバータ(33)からの10ビツトのデジ
タルデータは10−8変換回路(34)で8ビツトのデ
ジタルデータに変換されたのち、信号処理回路(35)
に供給される。
The 10-bit digital data from this A/D converter (33) is converted into 8-bit digital data by a 10-8 conversion circuit (34), and then sent to a signal processing circuit (35).
is supplied to

信号処理回路(35)においては、インターリーブ、誤
り訂正・検出符号の付加等の処理がなされる。
In the signal processing circuit (35), processing such as interleaving and addition of error correction/detection codes is performed.

この場合、誤り検出符号としてはCRC符号が用いられ
、また誤り訂正方式としては単純パリティ (P、Q)
を用いたクロスインターリーブ方式が採用されている。
In this case, a CRC code is used as an error detection code, and a simple parity (P, Q) code is used as an error correction method.
A cross-interleave method using

また、1フイールドあたりのデータは、第8図に示すよ
うに#0〜#131までの132個のブロックで構成さ
れ、この132個のブロックが3つのエリアに分散配列
されることでインターリーブされている。即ち、第9図
は1フイ一ルド分のデータのデータ配列を示すものであ
る。
Furthermore, the data per field is composed of 132 blocks from #0 to #131 as shown in Figure 8, and these 132 blocks are interleaved by being distributed and arranged in three areas. There is. That is, FIG. 9 shows the data arrangement of one field's worth of data.

1ワードが8ビツトで、m x n = 1056ワー
ド(m=8ワード、n=132ブロツク)とされている
One word has 8 bits, and m x n = 1056 words (m = 8 words, n = 132 blocks).

サンプリング周波数を31.5KHzとしたときのNT
SC方式の1フイ一ルド分のデジタルデータは、105
0ワードであるから、6ワードの判別データIDo。
NT when sampling frequency is 31.5KHz
The digital data for one field in the SC method is 105
Since it is 0 word, the discrimination data IDo is 6 words.

ID1.・・・IDsが付加されることになる。つまり
、 (Lo、Ro、Ll、RL、L2.R2,・・・。
ID1. ...IDs will be added. In other words, (Lo, Ro, Ll, RL, L2.R2,...

Ls2i +  R523+  L524 +  R5
24)と連続するlフィール1分のデジタルデータの先
頭に、上述の6ワードの判別ワードIDo〜IDsが付
加される。6ワードの判別データIDo”lDsを含む
1056ワードのデータは、2ワード毎に、横方向に4
4ブロツクずつの間隔をあけて配置される。ハードウェ
アでは、RAMのアドレス制御によって44ブロツクず
つ離れたアドレスに書き込まれる。コントロールデータ
又はパリティデータを別にすると、(Li、Ri)(i
=o〜524)の2ワードが横方向に並ぶことになる。
Ls2i + R523+ L524 + R5
The above-mentioned 6-word discrimination words IDo to IDs are added to the beginning of 1 field of digital data that continues with 24). The 1056 words of data including the 6 words of discrimination data IDo"lDs are divided into 4 rows in the horizontal direction every 2 words.
They are arranged at intervals of 4 blocks. In hardware, data is written to addresses separated by 44 blocks by RAM address control. Apart from control data or parity data, (Li, Ri) (i
=o~524) are arranged in the horizontal direction.

このように横方向を3分割してデジタルデータをインタ
ーリーブするのは、補正例えば平均値補間可能なバース
トエラー長を長くするためである。特に、(Li、Ri
)を横方向に配することにより、縦方向に配するのと比
べて、補正長をより長くすることができる。
The reason why the digital data is interleaved by dividing into three in the horizontal direction is to increase the burst error length that can be corrected, for example, by interpolating the average value. In particular, (Li, Ri
) by arranging them in the horizontal direction, the correction length can be made longer than by arranging them in the vertical direction.

この1フイ一ルド分のオーディオデータと判別データに
対して、2つのパリティ、例えば偶数パリティが付加さ
れる。上述構成の各行のデジタルデータ系列をWO+ 
Wx + ・・・、Wvとすると、14ブロツクまたは
15ブロツクずつの横方向の距離を隔てた各データ系列
に属する8ワードから第1のパリティ系列Pが形成され
る。また、デジタルデータ系列W o ” W tとパ
リティ系列Pとの計9個の系列の夫々から、12ブロツ
クずつの距離を隔てて取り出した9ワードから第2のパ
リティ系列Qが形成される。この第1のパリティ系列P
は1ブロツク内の中央に配され、第2のパリティ系列Q
は、1ブロツク内の端部に配されている。つまり、1ブ
ロツク内の中央部の位置のデータは、エラー訂正不能と
なる確率が高いので、オーディオデータに比して重要度
の低いパリティ系列Pを配すると共に、このパリティ系
列Pを生成する2ワ一ド間の距離を最大とするためにパ
リティ系列Qを1ブロツクの端部に配するようにしてい
る。
Two parities, for example, even parity, are added to this one field of audio data and discrimination data. The digital data series of each line of the above configuration is WO+
When Wx + . Further, a second parity sequence Q is formed from nine words taken out at a distance of 12 blocks from each of a total of nine sequences, the digital data sequence W o '' W t and the parity sequence P. first parity series P
is placed at the center of one block, and the second parity series Q
is placed at the end of one block. In other words, since there is a high probability that data at the central position within one block will be uncorrectable, a parity sequence P that is less important than audio data is allocated, and this parity sequence P is generated by In order to maximize the distance between words, the parity series Q is arranged at the end of one block.

132ブロツクの各ブロックには8ワードのデジタルデ
ータと2ワードのパリティデータとが含まれ、この各ブ
ロックのデータに対してエラー検出用の、例えば16ビ
ツトのCRCコードが付加され、また、3ビツトのブロ
ック同期符号及び8ビツトのブロックアドレス符号が付
加される。
Each of the 132 blocks includes 8 words of digital data and 2 words of parity data, and a 16-bit CRC code for error detection, for example, is added to the data of each block, and a 3-bit CRC code is added to the data of each block. A block synchronization code of 8 bits and a block address code of 8 bits are added.

また、信号処理回路(35)からは、第1のブロック、
第2のブロック、・・・、第132のブロックの順にデ
ジタルデータが出力され、時間軸圧縮回路(36)に供
給され、この時間軸圧縮回路(36)において1フイ一
ルド時間分のデジタルデータが上述した領域AP分に時
間軸圧縮される。この場合の時間圧縮率は例えばl/6
.84とされ、この時間軸圧縮回路(36)より出力さ
れるデジタルデータは、5.8Mbpsとされる。
Further, from the signal processing circuit (35), a first block,
The digital data is outputted in the order of the second block, . . . , the 132nd block, and is supplied to the time axis compression circuit (36). is time-axis compressed to the area AP mentioned above. The time compression rate in this case is, for example, l/6
.. 84, and the digital data output from this time axis compression circuit (36) is 5.8 Mbps.

そして、この時間軸圧縮回路(36)から出力されるデ
ジタルデータは変調器(37)で、例えばバイフェーズ
変関されたのち、記録アンプ(38)を介して回転磁気
へラドHA及びHBに供給され、磁気テープ(2)に記
録される。
The digital data output from the time axis compression circuit (36) is subjected to, for example, bi-phase transformation in a modulator (37), and then supplied to the rotating magnetic disks HA and HB via a recording amplifier (38). and recorded on magnetic tape (2).

また、磁気テープ(2)より回転磁気へラドHA及びH
Bで再生されたデジタルデータは、再生アンプ(39)
を介して復調器(40)に供給される。この復調器(4
0)で復調されたデジタルデータは時間軸伸長回路(4
1)で1フイ一ルド時間分に時間軸が伸長されたのち信
号処理回路(42)に供給される。この信号処理回路(
42)においては、ディンターリーブ、誤り検出、誤り
訂正等の処理がなされる。
In addition, from the magnetic tape (2), the rotating magnetic disks HA and H
The digital data reproduced by B is sent to the reproduction amplifier (39).
The signal is supplied to the demodulator (40) via the . This demodulator (4
The digital data demodulated by 0) is sent to the time axis expansion circuit (4
In step 1), the time axis is expanded to one field time and then supplied to the signal processing circuit (42). This signal processing circuit (
42), processing such as dinterleaving, error detection, and error correction is performed.

この信号処理回路(42)から出力される8ビツトのデ
ジタルデータは8−101換回路(43)で10ビツト
のデジタルデータに変換される。この8−10変換回路
(43)の出力はD/Aコンバータ(44)でアナログ
信号に変換されたのちデエンファシス回路(45)に供
給される。そして、このデエンファシス回路(45)よ
り導出された出力端子(46L ”)及び(46R)に
は、夫々音声信号の左信号SL及び右信号SRが得られ
る。
The 8-bit digital data output from the signal processing circuit (42) is converted into 10-bit digital data by the 8-101 conversion circuit (43). The output of this 8-10 conversion circuit (43) is converted into an analog signal by a D/A converter (44) and then supplied to a de-emphasis circuit (45). The left signal SL and right signal SR of the audio signal are obtained at the output terminals (46L'') and (46R) derived from this de-emphasis circuit (45), respectively.

D 発明が解決しようとする問題点 このように、第7図例においては、音声信号をPCM化
して磁気テープ(2)に良好に記録再生することができ
る。
D. Problems to be Solved by the Invention As described above, in the example shown in FIG. 7, the audio signal can be converted into PCM and recorded and reproduced satisfactorily on the magnetic tape (2).

しかしながら、この第7図例によればA/Dコンバータ
(33)におけるサンプリング周波数は−31,5KH
zとされると共に、lサンプルIOビットとされている
ため、音声信号の記録再生帯域は15.75KIIzと
狭く、かつ量子化ノイズの大きなものであった。
However, according to the example in FIG. 7, the sampling frequency in the A/D converter (33) is -31.5KH.
z and 1 sample IO bit, the recording/reproduction band of the audio signal was as narrow as 15.75KIIz, and the quantization noise was large.

本発明は斯る点に鑑み、音声信号の記録再生帯域をより
広くすると共に、量子化ノイズの低減を図るものである
In view of these points, the present invention aims to widen the recording/reproduction band of audio signals and reduce quantization noise.

E 問題点を解決するための手段(第1図、第3図)本
発明は符号化をADPCM (適応差分PCM)方式で
行なうものである。そして、本発明は符号化後の予測係
数及びレンジ情報に誤り訂正符号を付加する誤り訂正エ
ンコーダ(14)と、連続する予測係数及びレンジ情報
を複数のエリアに分散配列する配列変換手段(15)と
を設けるものである。
E. Means for Solving Problems (FIGS. 1 and 3) The present invention performs encoding using the ADPCM (adaptive differential PCM) method. The present invention also includes an error correction encoder (14) that adds an error correction code to the encoded prediction coefficients and range information, and an array conversion means (15) that distributes and arranges the continuous prediction coefficients and range information in a plurality of areas. and

F 作用 符号化をADPCM方式とすることにより、量子化ビッ
ト数を少な(することができる。したがって、A/Dコ
ンバータにおけるサンプリング周波数及び量子化ビット
数を大とすることができ、音声信号の記録再生帯域を広
くなし得ると共に、量子化ノイズの低減を図り得る。ま
た、予測係数及びレンジ情報に誤り訂正符号を付加する
すると共に、連続する予測係数及びレンジ情報を複数の
エリアに分散配列して記録するので、ADPCM方式で
重要な予測係数及びレンジ情報を充分に保護し得る。
F By using the ADPCM method for effect encoding, the number of quantization bits can be reduced. Therefore, the sampling frequency and number of quantization bits in the A/D converter can be increased, making it possible to record audio signals. It is possible to widen the reproduction band and reduce quantization noise.In addition, error correction codes are added to the prediction coefficients and range information, and continuous prediction coefficients and range information are distributed and arranged in a plurality of areas. Since the information is recorded, important prediction coefficients and range information can be sufficiently protected in the ADPCM method.

G 実施例 以下、第1図を参照しながら本発明の一実施例について
説明する。本例は、音声信号をデジタル信号として磁気
テープに記録する回転ヘッド方式のVTRに適用した例
である。この第1図において、第7図と対応する部分に
は同一符号を付し、その詳細説明は省略する。
G. Example Hereinafter, an example of the present invention will be described with reference to FIG. In this example, the present invention is applied to a rotary head type VTR that records audio signals as digital signals on a magnetic tape. In FIG. 1, parts corresponding to those in FIG. 7 are designated by the same reference numerals, and detailed explanation thereof will be omitted.

G1構成の説明 第1図において、音声信号の左信号SL及び右信号SR
は、入力端子(IIL)及び(IIR)を通じてA/D
コンバータ(12)に供給されてデジタル信号に変換さ
れる。この場合、サンプリング周波数は48KH2とさ
れると共に、1サンプル16ビツトとされ、左信号SL
及び右信号SRが標本化される。このA/Dコンバータ
(12)からの16ビツトのデジタルデータはADPC
Mエンコーダ(13)に供給されて、ADPCM方式で
符号化される。
Explanation of G1 configuration In FIG. 1, the left signal SL and right signal SR of the audio signal
is the A/D through input terminals (IIL) and (IIR).
The signal is supplied to a converter (12) and converted into a digital signal. In this case, the sampling frequency is 48KH2, 1 sample is 16 bits, and the left signal SL
and the right signal SR are sampled. The 16-bit digital data from this A/D converter (12) is
The signal is supplied to the M encoder (13) and encoded using the ADPCM method.

このエンコーダ(13)は、例えば第2図に示すように
構成される。このエンコーダ(13)は従来周知の構成
であるので、詳細説明は省略するが、入力端子(131
)に入力されるデータX (rl)はブロックごとに処
理される。
This encoder (13) is configured as shown in FIG. 2, for example. Since this encoder (13) has a conventionally well-known configuration, a detailed explanation will be omitted, but the input terminal (131
) is processed block by block.

この場合、本例のようなVTRにおいては、1トラツク
ごとにデータ処理を完結することが望ましく、ブロック
の区切りは1トラツク、即ち1フイ一ルド分のデータが
余ることなく、かつ全ブロックで均等に分けられるよう
な数とされる。即ち、上述したように、A/Dコンバー
タ(12)におけるサンプリング周波数は48 K I
I zとされるので、1フイ一ルド分のデータ量は左信
号SL及び右信号SRの夫々が800サンプルで合せて
1600サンプルである。したがって本例においては1
ブロツクのデータは40サンプルとされる。これにより
、左信号SLに係る20のブロックと右信号SRに係る
20のブロックとよりなり、合せて40ブロツクとなり
、1トラツクごとにデータ処理を完結できる。
In this case, in a VTR like this example, it is desirable to complete the data processing for each track, and the blocks are divided so that there is no excess data for one track, that is, one field, and evenly across all blocks. It is said to be a number that can be divided into That is, as mentioned above, the sampling frequency in the A/D converter (12) is 48 K I
Since the data amount for one field is 800 samples each for the left signal SL and right signal SR, the total is 1600 samples. Therefore, in this example, 1
The data of the block is assumed to be 40 samples. As a result, there are 20 blocks related to the left signal SL and 20 blocks related to the right signal SR, for a total of 40 blocks, and data processing can be completed for each track.

入力端子(131)に16ビツトのデジタルデータX 
(n)が供給されると、予測係数算出回路(132)に
おいては各ブロックに区切られたデジタルデータX (
n)からデータの相関性がとられ、予測係数が算出され
る。そして、デジタルデータX (n)は予測残差算出
回路(133)において夫々のブロックの予測係数によ
り予測残差d (nlに変換される。そして、この予測
残差d (n)はまるめ回路(134)で、あるビット
数、本例では4ビツトにまるめられる。
16-bit digital data X to input terminal (131)
(n) is supplied, the prediction coefficient calculation circuit (132) uses the digital data X (
n), the correlation of the data is taken, and the prediction coefficient is calculated. Then, the digital data X (n) is converted into a prediction residual d (nl) by the prediction coefficient of each block in the prediction residual calculation circuit (133).Then, this prediction residual d (n) is converted into a prediction residual d (nl) by the prediction residual calculation circuit (133). 134), it is rounded to a certain number of bits, in this example 4 bits.

この場合、回路(135)によってまるめによる誤差が
考慮され、またブロック内最大値検出回路(136)か
らのレンジ情報によりブロック内のデータのレンジに適
応した方法でまるめられる。結には4×8ビツトの予測
係数(4次の予測フィルタを使う場合で、このとき係数
が4個)が得られ、さらに出力端子(139)には8ビ
ツトのレンジ情報が得られる。
In this case, the error due to rounding is taken into account by the circuit (135), and rounding is performed in a manner appropriate to the range of data within the block using the range information from the intra-block maximum value detection circuit (136). As a result, 4×8 bit prediction coefficients (when a 4th order prediction filter is used, in this case there are 4 coefficients) are obtained, and furthermore, 8 bit range information is obtained at the output terminal (139).

したがって、残差データd (n)が4ビツト、予測係
数が4×8ビツト、レンジ情報が8ビツトとなるので、
平均ビット長は、 4〇 一5ビット/ワード となり、16ビツトのデータは5ビツトに圧縮される。
Therefore, the residual data d(n) is 4 bits, the prediction coefficient is 4 x 8 bits, and the range information is 8 bits.
The average bit length is 4015 bits/word, and 16 bit data is compressed to 5 bits.

エンコーダ(13)からのデジタルデータは、上述した
ように残差データとブロックごとの予測係数及びレンジ
情報(以下「サイドチェイン」という)である。このエ
ンコーダ(13)からのデジタルデータはサイドチェイ
ンの誤り訂正エンコーダ(14)に供給される。そして
、このエンコーダ(14)においては、サイドチェイン
に対して誤り訂正符号の付加が行なねる。誤り訂正符号
としては、例えばCF (28)上のリードソロモン符
号が用いられる。このとき、1ワードのデータは8ビツ
トである。
As described above, the digital data from the encoder (13) is residual data, prediction coefficients for each block, and range information (hereinafter referred to as "side chain"). Digital data from this encoder (13) is supplied to a side chain error correction encoder (14). This encoder (14) cannot add an error correction code to the side chain. As the error correction code, for example, a Reed-Solomon code on CF (28) is used. At this time, one word of data is 8 bits.

ところで、残差データは4ピントなので、2個の残差デ
ータで1ワードとなり、1トラツク分、したがって1フ
イ一ルド分のデータは、残差データ ・・・・ 800
ワード サイドチエイン・・・ 200ワード となる。
By the way, since the residual data has 4 pints, two pieces of residual data make up one word, and the data for one track, therefore one field, is the residual data...800
Word side chain... 200 words.

いま、各ブロックごとのサイドチェインは夫々5ワード
であり、左信号SLに係る20のプロ、りの夫々のサイ
ドチェインをli+ I12+・・・12o1−万石信
号SRに係る20のブロックの夫々のサイドチェインを
’! +  r2 +・・・r20とすると、11とr
1+N2とr2+・・’j220とr20の夫々5ワー
ド(シンボル)に対して2ワード(シンボル)の(12
,10)のリードソロモン符号C1が付加される。この
場合、後述するように分散配列される各エリアごとに誤
り訂正符号化系が構成される(第3図参照)。
Now, the side chain for each block is 5 words each, and the side chain for each of the 20 blocks related to the left signal SL is li+I12+...12o1-each of the 20 blocks related to the Mangoku signal SR. Sidechain! + r2 +...r20, then 11 and r
(12
, 10) is added. In this case, as will be described later, an error correction coding system is configured for each distributed area (see FIG. 3).

また、エンコーダ(14)でサイドチェインに誤り訂正
符号の付加されたデジタルデータは配列変換回路(15
)に供給される。そして、この配列変換回路(15)に
おいては、誤り訂正符号C1の付加されたサイドチェイ
ンが、信号処理回路(35)におけるインターリーブの
過程で3つのエリア(第9図A、B、Cのエリア参照)
に分散配列されるように配列変換される。即ち、第3図
に示すように、A、B、Cのエリアに対応して、夫々に
(10+ 2) X 7−84ワードの領域がとられ、
サイドチェインE1とrl+N4とr41Jtとr7+
・・・はエリアAに、12とr2 、 j2sとrs、
aaとr@、・・”はエリアBに、13とr3 、f6
とrs。
Further, the digital data with the error correction code added to the side chain by the encoder (14) is processed by the array conversion circuit (15).
). In the array conversion circuit (15), the side chain to which the error correction code C1 has been added is divided into three areas (see areas A, B, and C in FIG. 9) during the interleaving process in the signal processing circuit (35). )
The array is converted so that it is a distributed array. That is, as shown in FIG. 3, areas of (10 + 2) x 7-84 words are taken corresponding to areas A, B, and C, respectively.
Sidechain E1 and rl+N4 and r41Jt and r7+
... is in area A, 12 and r2, j2s and rs,
aa and r@,...” are in area B, 13 and r3, f6
and rs.

j29とr9+ ・・・はエリアCに分散配列されるよ
うに配列変換される。
j29 and r9+ . . . are array-converted so that they are distributed and arrayed in area C.

ここで、配列変換回路(15)より出力されるデジタル
データの総ワード数は、 総ワード数=残差データ+サイドチェイン+誤り訂正符
号 = 800+252 = 1052ワード となる。
Here, the total number of words of digital data output from the array conversion circuit (15) is: Total number of words=Residual data+Side chain+Error correction code=800+252=1052 words.

この配列変換回路(15)から出力されるデジタルデー
タはスイッチ回路(16)のB側の端子に供給される。
Digital data output from the array conversion circuit (15) is supplied to the B-side terminal of the switch circuit (16).

また、このスイッチ回路(16)のA側の端子には10
−8変換回路(34)から出力されるデジタルデータが
供給され、このスイッチ回路(16)の出力は信号処理
回路(35)に供給される。
Moreover, the A side terminal of this switch circuit (16) has a 10
Digital data output from the -8 conversion circuit (34) is supplied, and the output of this switch circuit (16) is supplied to the signal processing circuit (35).

また、再往系の信号処理回路(42)から出力されるデ
ジタルデータは、スイッチ回路(17)のA側を介して
8−10変換回路(43)に供給されると共に、B側を
介して配列変換回路(18)に供給される。この配列変
換回路(18)においては上述した記録系の配列変換回
路(15)の処理とは逆の配列変換がなされる。この配
列変換回路(18)から出力されるデジタルデータはサ
イドチェイン誤り訂正デコーダ(19)に供給され、こ
のデコーダ(19)においてリードソロモン符号により
サイドチェインの誤り検出、訂正の処理がなされる。そ
して、このデコーダ(19)からはデジタルデータとし
て残差データ及びサイドチェインが出力され、これがA
DPCMデコーダ(20)に供給される。
Further, the digital data output from the reciprocating signal processing circuit (42) is supplied to the 8-10 conversion circuit (43) via the A side of the switch circuit (17), and is also supplied via the B side of the switch circuit (17). It is supplied to the array conversion circuit (18). This array conversion circuit (18) performs an array conversion that is inverse to the process of the above-described recording system array conversion circuit (15). The digital data output from the array conversion circuit (18) is supplied to a side chain error correction decoder (19), and in this decoder (19) side chain error detection and correction processing is performed using a Reed-Solomon code. Then, this decoder (19) outputs residual data and side chain as digital data, which is A
The signal is supplied to the DPCM decoder (20).

このADPCMデコーダ(20)は、例えば第4図に示
すように構成される。このへ〇PCMデコーダは従が供
給され、入力端子(202)には4×8ビ・ノドの予測
係数が供給され、さらに入力端子(203)には8ビツ
トのレンジ情報が供給される。そして、レンジ−報によ
りまるめた残差データがレンジに依存しないデータに戻
され、さらに予測器(204)によって予測係数により
元のデータが予測され、出力端子(205)には16ビ
ツトのデジタルオーディオデータが出力される。
This ADPCM decoder (20) is configured as shown in FIG. 4, for example. This PCM decoder is supplied with a slave, 4×8 bit prediction coefficients are supplied to an input terminal (202), and 8-bit range information is supplied to an input terminal (203). Then, the rounded residual data is returned to range-independent data by the range information, and the original data is predicted by the prediction coefficient by the predictor (204), and 16-bit digital audio is output to the output terminal (205). Data is output.

そして、このデコーダ(20)からの16ビ・ノドのデ
ジタルオーディオデータはD/Aコンノく一タ(21)
に供給され、このD/Aコンバータ(21)より導出さ
れた出力端子(22L)及び(22R)には、夫々音声
信号の左信号SL及び右信号SRが得られる。
The 16-bit digital audio data from this decoder (20) is sent to the D/A controller (21).
A left signal SL and a right signal SR of the audio signal are obtained at output terminals (22L) and (22R) derived from this D/A converter (21), respectively.

その他は第7図例と同様に構成される。The rest of the structure is the same as the example shown in FIG.

G2動作の説明 本例は以上のように構成され、スイッチ回路(16)及
び(17)がA側に接続されるときには、第7図例と同
様の構成となり、同様に記録再生がなされる。
Description of G2 operation This example is constructed as described above, and when the switch circuits (16) and (17) are connected to the A side, the configuration is similar to that of the example in FIG. 7, and recording and reproduction are performed in the same manner.

また、スイッチ回路(16)及び(17)がB側に接続
されるときには、ADPCMエンコーダ(13)でAD
PCM方式で符号化されたデジタルデータの記録再生が
なされる。即ち、配列変換回路(15)からのサイドチ
ェインに誤り訂正符号C1が付加され、かつ配列変換さ
れたデジタルデータはスイッチ回路(16)を介して信
号処理回路(35)に供給され、インターリーブ、誤り
訂正・検出符号の付加等の処理がなされる。このインタ
ーリーブ処理で上述したように誤り訂正符号C1の付加
されたサイドチェインが3つのエリア(第9図A、 B
、 Cのエリア参照)に分散配列される。この信号処理
回路(35)から出力されるデジタルデータは時間軸圧
縮回路(36)で時間軸圧縮されたのち変調器(37)
で変開され、記録アンプ(38)を介して回転磁気ヘッ
ドHA及びHBに供給され、磁気テープ(2)に記録さ
れる。
Also, when the switch circuits (16) and (17) are connected to the B side, the ADPCM encoder (13)
Digital data encoded using the PCM method is recorded and reproduced. That is, the error correction code C1 is added to the side chain from the array conversion circuit (15), and the digital data subjected to the array conversion is supplied to the signal processing circuit (35) via the switch circuit (16), and is interleaved and error-corrected. Processing such as addition of correction/detection codes is performed. As mentioned above, in this interleaving process, the side chain to which the error correction code C1 is added is divided into three areas (A, B in FIG. 9).
, area C)). The digital data output from this signal processing circuit (35) is time-base compressed in a time-base compression circuit (36), and then sent to a modulator (37).
It is supplied to the rotating magnetic heads HA and HB via the recording amplifier (38), and recorded on the magnetic tape (2).

また、磁気テープ(2)より回転磁気ヘッドHA及びT
(Bで再生されたデジタルデータは、再生アンプ(39
)を介して復調器(40)に供給される。この復調器(
40)で復調されたデジタルデータは時間軸伸長回路(
41)で1フイ一ルド時間分に時間軸が伸長されたのち
信号処理回路(42)に供給され、ディンターリーブ、
誤り検出、誤り訂正等の処理がなされる。この信号処理
回路(42)から出されるデジタルデータはスイッチ向
路(17)を介して配列変換回路(18)に供給され、
記録系の配列変換回路(15)とは逆の配列変換がなさ
れたのちサイドチェイン誤り訂正デコーダ(19)に供
給され、このデコーダ(19)でサイドチェインの誤り
検出、訂正処理がなされる。そして、このデコーダ(1
9)からはデジタルデータとして残差データ及びサイド
チェインが出力され、 ADPCMデコーダ(20)に
供給され、このデコーダ(2o)からは16ビツトのデ
ジタルオーディオデータが出力される。この16ビツト
のデジタルオーディオデータはD/Aコンバーク(21
)に供給され、出力端子(22L)及び(22R)には
、夫々音声信号の左信号SL及び右信号SRが得られる
Also, from the magnetic tape (2), the rotating magnetic heads HA and T
(The digital data played back by B is transferred to the playback amplifier (39
) to the demodulator (40). This demodulator (
The digital data demodulated by 40) is sent to the time axis expansion circuit (
41), the time axis is expanded to one field time and then supplied to the signal processing circuit (42), where it is dinterleaved and
Processing such as error detection and error correction is performed. The digital data output from the signal processing circuit (42) is supplied to the array conversion circuit (18) via the switch path (17).
After the array transformation circuit (15) of the recording system performs the reverse array transformation, the signal is supplied to the side chain error correction decoder (19), where the side chain error detection and correction processing is performed. And this decoder (1
9) outputs the residual data and side chain as digital data and supplies it to the ADPCM decoder (20), which outputs 16-bit digital audio data. This 16-bit digital audio data is converted into a D/A converter (21
), and the left signal SL and right signal SR of the audio signal are obtained at the output terminals (22L) and (22R), respectively.

この場合、配列変換回路(15)からのデジタルデータ
の総ワード数は上述したように1052ワードであり、
信号処理回路(35)において処理されるデジタルデー
タの総ワード数1056より小さいので、デジタルデー
タの欠けなく良好に記録再生がなされる。
In this case, the total number of words of digital data from the array conversion circuit (15) is 1052 words as described above,
Since the total number of words of digital data processed in the signal processing circuit (35) is smaller than 1056, recording and reproduction can be performed satisfactorily without missing digital data.

このように本例によれば、符号化をADPCM方式とし
たので、A/Dコンバータにおけるサンプリング周波数
及びビット数を大とすることができ、音声信号の記録再
生帯域を広(できると共に、量子化ノイズの低減を図る
ことができる。
In this way, according to this example, since the ADPCM method is used for encoding, the sampling frequency and number of bits in the A/D converter can be increased, and the recording and playback band of audio signals can be widened (as well as quantization It is possible to reduce noise.

また、本例によれば、サイドチェイン、即ち予測係数及
びレンジ情報に誤り訂正符号(リードソロモン符号)を
付加すると共に、連続するサイドチェインを3つのエリ
アに分散配列して記録するので、ADPCM方式で重要
なサイドチェインのデータを充分に保護することができ
る。特にバーストエラーに対して強くなり、サイドチェ
インが連続して誤まらなくなるので、誤り補正も容易と
なる。
Furthermore, according to this example, an error correction code (Reed-Solomon code) is added to the side chain, that is, the prediction coefficient and range information, and continuous side chains are distributed and recorded in three areas, so the ADPCM method can fully protect important sidechain data. In particular, it is resistant to burst errors, and the side chain does not make continuous errors, making error correction easier.

また、本例によれば、ADPCM方式で符号化したデジ
タルデータの記録再生系においても、従来における信号
処理回路(35)以下の記録系及び信号処理回路(42
)までの再生系を共通に使用できるので、安価に構成す
ることができる。
Further, according to this example, even in the recording and reproducing system of digital data encoded by the ADPCM method, the recording system and the signal processing circuit (42) below the conventional signal processing circuit (35)
) can be used in common, so it can be constructed at low cost.

尚、上述実施例ではサイドチェインを3つのエリアに分
散配列して記録するものであったが、これに限定される
ものでなく、複数エリアに分散配列して記録されるよう
に、配列変換回路(15)で配列変換されるようにする
ことにより、同様の作用効果を得ることができる。
In the above-mentioned embodiment, the side chains are distributed and recorded in three areas, but the invention is not limited to this. Similar effects can be obtained by performing array conversion in (15).

H発明の効果 以上述べた本発明によれば、符号化をADPCM方式で
行ない、そして、予測係数及びレンジ情報に誤り訂正符
号を付加すると共に、連続する予測係数及びレンジ情報
を複数のエリアに分散配列して記録するようにしたので
、サンプリング周波数及びビット数を大とすることがで
き、音声信号の記録再生帯域を広くすることができると
共に量子化ノイズの低減を図ることができ、また、予測
係数及びレンジ情報を充分に保護することができる。
H Effects of the invention According to the invention described above, encoding is performed using the ADPCM method, an error correction code is added to the prediction coefficients and range information, and continuous prediction coefficients and range information are distributed to multiple areas. Since recording is arranged in an array, the sampling frequency and number of bits can be increased, the recording and playback band of audio signals can be widened, quantization noise can be reduced, and prediction Coefficient and range information can be well protected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す構成図、第2図〜第4
図はその説明のための図、第5図は回転ヘッド装置の構
成図、第6図は記録トラックパターンを示す図、第7図
は従来例の構成図、第8図及び第9図はその説明のため
の図である。 (13)はADPCMエフ :I−タ、(14) 4!
−’J−()’チェイン誤り訂正エンコーダ、(15)
及び(18)は配列変換回路、(19)はサイドチェイ
ン誤り訂正デコーダ、(20)はADPCMデコーダで
ある。
Figure 1 is a configuration diagram showing one embodiment of the present invention, Figures 2 to 4
5 is a diagram for explaining the rotary head device, FIG. 6 is a diagram showing a recording track pattern, FIG. 7 is a diagram of a conventional example, and FIGS. 8 and 9 are diagrams thereof. It is a figure for explanation. (13) is ADPCM F: I-ta, (14) 4!
-'J-()' chain error correction encoder, (15)
and (18) are array conversion circuits, (19) are side chain error correction decoders, and (20) are ADPCM decoders.

Claims (1)

【特許請求の範囲】[Claims] 音声信号を符号化し、デジタル信号として記録媒体に記
録する音声信号記録装置において、上記符号化を行なう
ADPCMエンコーダと、この符号化後の予測係数及び
レンジ情報に誤り訂正符号を付加する誤り訂正エンコー
ダと、連続する上記予測係数及びレンジ情報を複数のエ
リアに分散配列する配列変換手段とを設けることを特徴
とする音声信号記録装置。
An audio signal recording device that encodes an audio signal and records it on a recording medium as a digital signal includes an ADPCM encoder that performs the encoding, and an error correction encoder that adds an error correction code to the encoded prediction coefficients and range information. . Arrangement conversion means for distributing and arranging the continuous prediction coefficients and range information in a plurality of areas.
JP30256686A 1986-12-18 1986-12-18 Sound signal recorder Pending JPS63155462A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30256686A JPS63155462A (en) 1986-12-18 1986-12-18 Sound signal recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30256686A JPS63155462A (en) 1986-12-18 1986-12-18 Sound signal recorder

Publications (1)

Publication Number Publication Date
JPS63155462A true JPS63155462A (en) 1988-06-28

Family

ID=17910519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30256686A Pending JPS63155462A (en) 1986-12-18 1986-12-18 Sound signal recorder

Country Status (1)

Country Link
JP (1) JPS63155462A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0561454A2 (en) * 1992-03-18 1993-09-22 Philips Electronics Uk Limited Method and apparatus for editing an audio signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0561454A2 (en) * 1992-03-18 1993-09-22 Philips Electronics Uk Limited Method and apparatus for editing an audio signal
EP0561454A3 (en) * 1992-03-18 1994-05-18 Philips Electronics Uk Ltd Method and apparatus for editing an audio signal

Similar Documents

Publication Publication Date Title
US4238852A (en) Error correcting system
JP3520521B2 (en) Error correction processing method and apparatus for digital data
US4547816A (en) Method of recording digital audio and video signals in the same track
US5587803A (en) Digital signal recording and reproducing apparatus and error-correcting apparatus
JPH06165105A (en) Method for dubbing digital video signal
JPH04123677A (en) Sound signal recording method for vtr
JPS63155462A (en) Sound signal recorder
JP3882257B2 (en) Recording / reproducing apparatus and method
JPS63152061A (en) Sound signal recorder
US6192182B1 (en) Digital information signal recording apparatus and method thereof
JP2864492B2 (en) Digital signal recording device
JP3496885B2 (en) Digital video signal recording device
JP2675085B2 (en) Recording / reproducing method for rotary head type PCM recorder
JPH0240170A (en) Digital recording system for sound signal
JPH0377564B2 (en)
JPH0242686A (en) Rotary head type magnetic recording and reproducing device and system for recording and reproducing
JPH0136319B2 (en)
JPH05109202A (en) Digital recording and reproducing device
JPH05182372A (en) Video signal recorder
JPH0520794A (en) Digital signal recording and reproducing device
JPH01180121A (en) Encoding method for digital audio data
JP2664987B2 (en) Digital video signal recording device
JPH0252350B2 (en)
JPH01122081A (en) Digital recording and reproducing device
JPS6329378A (en) Digital data coding system