JPS63153652A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、電気的に書込み可能な不揮発性メモリを内
蔵しへ半導体集積回路に適用して特に有効な技術に関し
１例えばＥＥＰＲＯＭ　（Ｅ　ｌ　ｅ　ｃｔｒｉｃａｌ
ｌｙ　　Ｅｒａｓａｂｌｅ　　ａｎｄＰｒｏｇｒａｍｍ
ａｂｌｅ　　Ｒｅａｄ　　ＯｎｌｙＭｅｍｏｒｙ）を内
蔵したシングルチップ・マイクロコンピュータに利用し
て有効な技術に関する。

［従来の技術］ 最近、ＥＥＰＲＯＭを内蔵したシングルチップ・マイク
ロコンピュータ（以下、シングルチップマイコンと称す
る）が提供されてきており、不揮発性のデータファイル
等としてＥ　Ｅ　Ｐ　ＲＯＭが用いられている。例えば
、銀行用のいわゆるＩＣカードに応用された場合には、
入出金データ等がＥＥＰＲＯＭに記憶されることになる
。

ところで、シングルチップマイコンは１周辺回路を制御
するための各種コントロール・レジスタ、或いは前記Ｅ
ＥＰＲＯＭを内蔵したものにあってはＥＥＰＲＯＭの動
作を制御するためのコントロールレジスタ等を有してい
る。しかしながら、従来、これらのレジスタはフリップ
フロップ等で構成されており、電源の遮断と共に内容が
消失される揮発性のものであった（日立評論社、昭和６
１年７月２５日発行、「日立評論」第６８巻第７号、第
２９頁〜第３２頁参照）。

［発明が解決しようとする問題点］ そのため、素子特性等のデバイス固有のデータであって
も、電源遮断と共にレジスタから消失してしまうので再
度設定し直す必要があり、非常に不便である。また、計
測機器や精密機械の制御等に応用された場合の出荷前の
微調整や、経年変化に伴う較正を行なうことは非常に困
難であった。

ここで、制御用レジスタをＥＥＰＲＯＭで構成すること
により、固有のデータを不揮発的に保持させ、或いは微
調整・較正等が行なえるようにすることも考えられる。

しかしながら、ＥＥＦＲＯＭには、高電圧発生回路等の
書込みのための回路が必要であり、前記した不揮発性デ
ータファイル等として使用されるＥＥＰＲＯＭと別個に
ＥＥＰＲＯＭで構成したレジスタを設けることはハード
ウェア的な規模を著しく増大させてしまう。また。

ＥＥＦＲＯＭは書込み所要時間が長く、書込み中はその
内容を出力することができないために、この書込み期間
中には周辺回路或いはＥ　Ｅ　Ｐ　ＲＯＭ書込み動作等
の制御を行なうことはできない。

更に、前記した不揮発性データファイル等として使用さ
れるＥＥＦＲＯＭ内にレジスタ領域を形成し、不揮発保
持を可能とすることもできる。本方法によれば、書込み
のための回路を新たに設ける必要はなく、ハードウェア
的な規模の増大は最小限とすることができるものの、レ
ジスタとデータファイルを同一のＥＥＰＲＯＭで形成し
たために、前記データファイルに書込み中は、レジスタ
の内容を出力することができず、非常に不便である。

本発明の目的は、電気的に書込み可能な不揮発性メモリ
を有する半導体集積回路において、ハードウェア的な規
模の増大は最小限にして、不揮発性メモリが書込み動作
中であっても、既に所定の領域に書き込まれているデー
タを出力することができるようにして、特定のデータを
不揮発性保持とすると共に、不揮発性メモリの動作に拘
らず。

回路動作を可能とさせることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

口問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、電気的に書込み可能な不揮発性メモリ内の特
定の領域をレジスタ領域として使用すると共に、このレ
ジスタ領域に対応して揮発性のレジスタを設け、この揮
発性レジスタには上記不揮発性メモリの対応する特定領
域（レジスタ）内のデータと同じデータを入れるように
するものである。

［作用コ 上記した手段によれば、不揮発性メモリの特定の領域に
書込んだデータは、前記不揮発性メモリとは物理的に別
個の揮発性レジスタにも入っているため、不揮発性メモ
リに対する書込みが行なわれている期間中でも前記デー
タについては直ちにそのデータを出力することができる
ようにして、不揮発性メモリの動作に拘らず、回路動作
を可能とさせるという上記目的を達成することができる
。

［実施例］ 第１図には１本発明をシングルチップマイコンに適用し
た場合の一実施例が示されている。

同図において、符号１で示されているのは、ＭＮＯ５（
メタル・ナイトライド・オキサイド・セミコンダクタ）
にような不揮発性記憶素子が、マトリックス状に配置さ
れてなるメモリセルアレイ（ＥＥＦＲＯＭ）である。こ
のメモリセルアレイ１は、アドレスバス２およびデータ
バス３を介して、チップ全体の制御を行うマイクロプロ
セッサ（ＭＰＵ）４に接続されている。特に制限はされ
ないが、このメモリセルアレイ１は、不揮発性のデータ
ファイルとして使用されｌＭＰＵ４の制御によって要保
存のデータが書き込まれる。

メモリセルアレイ１は、アドレスバス２を介してＭＰＵ
４から供給されるアドレス信号をデコードするデコーダ
５によって選択され、選択されたメモリセルへのデータ
の書込み及び読出しが、例えば１バイトや１ワードのよ
うな単位で行われる。

メモリセルアレイ１の一側にはセンスアンプ６が配置さ
れ、読出されたデータはセンスアンプ６によって増幅さ
れてデータバス３上に出力される。

なお１図示しないが上記アドレスバス２およびデータバ
ス３には、ＭＰＵ４のプログラムを格納するマスクＲＯ
Ｍ　（Ｒｅ　ａ　ｄ　　Ｏｎ　１　ｙ　Ｍｅｍ。

ｒ）’）　、ＭＰＵ４の作業領域或いはデータの一時記
憶領域となるＲＡＭ　（Ｒａ　ｎｄ　ａｍ　　Ａｃ　ｃ
　ｅｓｓ　　Ｍｅｍｏｒｙ）、或いはタイマ回路やシリ
アル・コミュニケーション・インタフェース回路のよう
な周辺回路が接続される。

この実施例では、上記メモリセルアレイｌ内の、特に制
限はされないが先頭アドレスもしくは最終アドレスのよ
うな特定領域１１が他の領域と異なる取扱いがされてい
る。すなわち、デコーダ５から出力されるその特定領域
１１を選択するための選択信号ＳＥＬとｌＭＰＵ４から
供給される読出し制御信号Ｒと、を入力信号とするＡＮ
ＤゲートＧ１の出力信号によって、その特定領域１１の
読出し動作の制御を行う、しかも、その特定領域１１の
読出し制御は、メモリセルアレイ１内の他領域の読出し
制御とは異なる動作、つまり、この特定領域１１が選択
された場合は読出しが禁止され、また、読出し制御信号
Ｒ及び書込み信号Ｗが共にロウレベルにされた場合に、
ＡＮＤゲートＧ、の出力信号によって特定領域１１内の
データの読出しが可能とされるにのためにゲートＧ４は
信号Ｒ及びＷの反転信号を受ける。

一方、上記特定領域１１に対する書込み制御は他の領域
と同じにされる。つまり、デコーダ５からその特定領域
１１を選択する信号ＳＥＬが出力され、かつ書込み制御
信号Ｗがハイレベルにされると、ＡＮＤゲートＧ２の出
力信号によって書込み可能にされるようになっている。

従って、この特定領域１１はマイクロプロセッサから見
ると書込み専用のメモリとされる。

この実施例では、上記特定領域１１を１例えばメモリセ
ルの特性等のデバイス固有のデータを保持させる不揮発
性レジスタとして使用するものである。

上記不揮発性レジスタ１１内のデータは保持するだけで
は意味がないので、不揮発性レジスタ１１内のデータと
同じデータが格納されるレジスタ７が別個に設けられて
いる。このレジスタ７は。

通常のシングルチップマイコン内に設けられているコン
トロールレジスタと同様、フリップフロップ等で構成さ
れた揮発性のレジスタである。このレジスタ７は、上記
ＡＮＤゲートＧ２の出力信号がＯＲゲートＧ、を介して
供給されることにより、書込み制御信号Ｗとデコーダか
らの選択信号ＳＥＬがハイレベルのときに、上記不揮発
性レジスタ１１への書込みと並行してデータバス３上の
同じデータを取り込んで保持する。また、上記ＡＮＤゲ
ートＧ１の出力信号が供給されることにより、読出し制
御信号Ｒと選択信号ＳＥＬがハイレベルのとき、揮発性
レジスタ７の保持データがデータバス３上に出力される
。このとき、不揮発性レジスタ１１は動作されない。し
かして、不揮発性レジスタ１１と揮発性レジスタ７には
、同じデータが入っているので、ＭＰＵ４は、メモリセ
ルアレイ１への書込み期間中においても、揮発性レジス
タ７をアクセスしてデータを読出すことができるように
なる。

この実施例では、更に電源電圧のレベルを検出する電源
レベル検出回路８が設けられており、電源が投入された
ことを検出して、トランスファゲート１０を開くと共に
、揮発性レジスタ７をアクセスして不揮発性レジスタ１
１内のデータを揮発性レジスタ７へ転送して保持させる
ようになっている。このとき、転送に要する時間は、不
揮発性記憶素子を読出し、揮発性記憶装置に書込むため
の時間であって極めて短いと考えられる。少なくとも半
導体集積回路の内部リセットに要する時間よりは短い。

これによって、ユーザが一旦不揮発性レジスタ１１に書
込んだデータは、電源が切られてから再び投入された場
合にも改めて書込むことなく、いつでも使用することが
できる。

第２図には、本発明の第２の実施例が示されている。

この実施例では、電源レベル検出回路８を設ける代わり
に、デコーダ５の全出力を入力したＮＯＲゲートＧ　ｓ
を設け、このＮＯＲゲートＧ５の出力信号によってトラ
ンスファゲート１０を開くようにしている。つまりｌＭ
ＰＵ４がメモリセルアレイ（不揮発性レジスタ１１を含
む）１を全くアクセスしていないときに、不揮発性レジ
スタ１１に読出しを指示すると共に、トランスファゲー
ト１０を開いて、不揮発性レジスタ１１内のデータを揮
発性レジスタ７へ転送するようになっている。

更に、データが不揮発性レジスタ１１から揮発性レジス
タ７へ転送されたことを検出する検出回路９１が設けら
れている。他の構成は、第１の実施例と同様である。

この実施例においても、不揮発性レジスタ１１への書込
みと同様に揮発性レジスタ７へのデータの取込みが行わ
れるため、いつでも読出しが行える。また、電源をオフ
してもデータが不揮発性レジスタ１１の、方で保持され
、電源投入後メモリセルアレイ１を全くアクセスしてい
ない時間に速やかに揮発性レジスタ７へ転送される。し
かもその場合、転送前にＭＰＵ４が不揮発性レジスタ７
の読出しを行なったならば、転送検出回路９１は、エラ
ー検出信号ＥＲＲＩを出力して誤動作があったことをＭ
ＰＵ４に知らせることができる。あるいは、ＭＰＵ４が
転送検出回路９１内のフラグの状態を調べて、データが
転送されたことを確認してから揮発性レジスタ７の読出
しを行うことで、誤動作を防止することができる。転送
検出回路９１は、トランスファゲート１０が一定時間、
開かれていたことを検出すればよい。

さらに、上記フラグを利用して、一旦レジスタ間のデー
タ転送が行われたならば、データの再転送を禁止するよ
うに構成することもできる。また。

この実施例では、トランスファゲート１ｏを利用して揮
発性レジスタ７への書込みを行うことで、不揮発性レジ
スタ１１への書込みの際に同時に揮発性レジスタ７への
書込みを行わないようにすることも可能である。但し、
不揮発性レジスタ１１への書込み期間中は揮発性レジス
タ７の内容は更新されていないことになる。

第３図には、本発明の第３の実施例が示されている。

第１と第２の実施例では、不揮発性レジスタ１１と揮発
性レジスタ７とに同じアドレスが割り付けられていた。

すなわち、デコーダ及び選択信号ＳＥＬが共通化されて
いたが、この第３実施例では別々のアドレスを付与しで
ある。また、不揮発性レジスタ１１から揮発性レジスタ
７へのデータの転送は、ソフトウェアで行えるようにし
である。

つまり、ＭＰＵ４がプログラムによって、先ず不揮発性
レジスタ１１からデータを読出してから、揮発性レジス
タ７を指定してデータバス３を介してそのデータを書込
むことによって転送が行われる。

さらに、この実施例では、不揮発性レジスタ１１と揮発
性レジスタ７の状態を示すためのフラグ９２が設けられ
ている。このフラグ９２は不揮発性レジスタ１↓への書
込みが行われたときおよびパワーオンリセット回路のよ
うな電源レベル検出回路８からのパルス信号によってそ
れぞれセット状１ｒＩＡにされる。このとき、不揮発性
レジスタ１１と揮発性レジスタ７の内容は一致していな
い。従って、マイクロプロセッサはその状態信号Ｑを調
べることによって、転送を行う必要があるが否かを知る
ことができる。

また、上記フラグ９２は、揮発性レジスタ７への書込み
があったとき、リセット状態にされる。

従って、状態信号Ｑがリセット状態を示していれば、不
揮発性レジスタ１１と揮発性レジスタ７の内容が一致し
ていることを意味する。

さらに、この実施例では、揮発性レジスタ７を指定する
ためのデコーダ５７の選択信号と読出し制御信号との論
理積をとるＡＮＤゲートＧ６の出力信号に基づいて、フ
ラグ９２がセット状態（レジスタの内容が不一致）のと
きに揮発性レジスタ７の読出しが行われると、エラー検
出信号ＥＲＲ２を出力するように構成されている。

また、不揮発性レジスタ１１と揮発性レジスタ７の内容
の更新の際には、一方に対する書込みを行なったことに
よってフラグ９２をセットし、更に他方に対する書込み
を行なったことによってリセットするような構成として
もよい。

第４図には、本発明の第４の実施例が示されている。こ
の実施例では、第３の実施例同様、不揮発性レジスタ１
１と揮発性レジスタ７とに別個のアドレスが与えられて
いる。ただし、揮発性レジスタ７は、ＡＮＤゲートＧ□
の出力信号によって不揮発性レジスタ１１が読出し状態
にされたとき。

書込み状態にされるようになっている。つまり、不揮発
性レジスタ１１の読出しを行なえば、そのデータはデー
タバス３上に出力されるのでそれをそのまま揮発性レジ
スタ７へ書き込むことにより、転送してしまうというも
のである。不揮発性メモリに対する書込みを行なった直
後には、書込みが正常に行なわれたか否かを確認するた
めに読出しが行なわれるので、前記転送はこの読出しと
同時に行なうことができる。

揮発性レジネタ７の読出しは、これに与えられたアドレ
スをデコードすることによって選択信号を形成するデコ
ーダ５７からの信号によって行なわれる。

この実施例でも、不揮発性レジスタ１１から揮発性レジ
スタ７へのデータの転送をソフトウェアによって行なう
必要があり、転送が終了するまではデータが一致しない
おそれはあるが、それは第３の実施例におけるフラグ９
２と同じようなフラグを設けたり、リセット後は先ず不
揮発性レジスタ１１の読出しをな行うようにすることで
回避できる。また、この実施例においても、不揮発性レ
ジスタ１１から揮発性レジスタ７へ一部データを転送し
てしまえば、メモリセルアレイ１への書込み中であって
も、揮発性レジスタ７内のデータの読出しを行なうこと
ができる。

なお、上記実施例では、いずれも不揮発性レジスタ１１
と揮発性レジスタ７が１つずつ設けられているものにつ
いて説明したが、これらのレジスタはそれぞれ複数持た
せるようにすることもできる。少なくとも不揮発性レジ
スタがメモリアレイの中で複数行にわたらない限りトラ
ンスファゲートを相当数設けることによって容易に実現
可能である。

また、上記揮発性レジスタ７は、ＭＰＵ４がアクセス可
能なアドレス空間上に存在する必要はない０例えば、不
揮発性レジスタ１１の内容の一部または全部を揮発性レ
ジスタ７に保持すると共に。

その内容に従って制御信号を発生し、周辺回路或いは半
導体集積回路全体の回路動作が決定される構成としても
よい、シングルチップマイコンが。

シングルチップモード或いはバス拡張モード等の複数の
動作モードを有する場合、そのモードを指定する情報を
入れ、それに基づいて動作状態を決定できるようにする
こともできる。

さらに、上記実施例では、不揮発性レジスタ１１および
揮発性レジスタ７には、ＥＥＰＲＯＭのメモリセルの特
性等のデバイス固有のデータを入れると説明したが、そ
の他にも揮発性レジスタ７に比較器を組合せて、例えば
、暗号情報の保持と。

前記暗号の照合を共にソフトウェアを用いずに行なうこ
とのできる構成とすることもできる。

以上、第１、第２、第４の実施例においては、揮発性レ
ジスタ７に保持する内容は不揮発性レジスタ１１と同一
の内容でなければならない構成となっており１機密保護
が必要な場合に有効である。

すなわち、ソフトウェアを不正に操作することによって
不正なデータを揮発性レジスタ７に書込むことが不可能
であるためである。このような機密保護が必要な応用に
おいては、不揮発性レジスタ１１の書替えを禁止できる
構成とすればより有効となる。

以上説明したように上記実施例は、電気的に書込み可能
な不揮発性メモリ内の特定の領域をレジスタ領域として
使用すると共に、このレジスタ領域に対応して揮発性の
レジスタを設け、この揮発性レジスタには、上記不揮発
性メモリの対応する特定領域（不揮発性レジスタ）内の
データと同じデータを入れるようにしたので、不揮発性
メモリの特定の領域に書込んだデータは、前記不揮発性
メモリとは物理的に別個の揮発性レジスタにも入ってい
るため、不揮発性メモリに対する書込みが行なわれてい
る期間中でも特定のデータについては直ちに出力するこ
とができるようになり、これによって特定のデータを不
揮発保持すると共に、不揮発性メモリの動作に拘らず回
路動作が可能となるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、不揮発性メモリが電気的に書込み消去可能なＥ　Ｅ　
Ｐ　ＲＯＭで構成されているものについて説明したが、
不揮発性メモリがＦＡＭＯ５（Ｆｌｏａｔｉｎｇ　　ｇ
ａｔｅＡｖａｌａｎｃｈｅ　　１ｎｊｅｃｔｉｏｎ　Ｍ
ＯＳ）のような記憶素子からなる電気的に書込み、紫外
線による消去が可能なＥＰＲＯＭ　（Ｅ　ｒ　ａ　ｓ　
ａ　ｂｌｅ　　ａｎｄ　　Ｐｒｏｇｒａｍｍａｂｌｅ　
　ＲＯＭ）で構成されている場合にも適用することがで
きる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＥＥＰＲＯＭを内蔵
したシングルチップマイコンに適用したものについて説
明したが、各種パラメータや初期条件等を設定するコン
トロールレジスタ等記憶装置を備えた半導体集積回路一
般に、利用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

不揮発性メモリを備えたシングルチップマイコン等の半
導体集積回路において、ハードウェア的な規模の増大は
最小限としながら特定のデータを不揮発保持すると共に
、不揮発性メモリが書込み中であっても特定のデータに
ついては直ちに出力することができるようにし、これに
よって不揮発性メモリの動作に拘らず回路動作を可能と
させることができる。

【図面の簡単な説明】

第１図は、本発明をシングルチップマイコンに適用した
場合の一実施例を示すブロック図、第２図は、本発明の
第２の実施例を示すブロック図、 第３図は、本発明の第３の実施例を示すブロック図、 第４図は、本発明の第４の実施例を示すブロック図であ
る。 １・・・・不揮発性記憶部（メモリセルアレイ）、１１
・・・・不揮発性レジスタ、４・・・・マイクロプロセ
ッサ、７・・・・揮発性レジスタ、１０・・・・トラン
スファゲート。 第　　１　　図 第　　２　　図 第　　３　　図 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、不揮発性記憶素子からなる記憶部を備えた半導体集
   積回路において、上記記憶部内に不揮発性レジスタ領域
   を設けると共に、上記記憶部とは別個に、上記不揮発性
   レジスタ領域に対応された揮発性レジスタを設けたこと
   を特徴とする半導体集積回路。 ２、上記不揮発性レジスタ領域と揮発性レジスタとの間
   には転送ゲートが設けられ、電源投入後もしくは上記記
   憶部の非アクセス時に上記転送ゲートが開かれて不揮発
   性レジスタ領域の内容が揮発性レジスタに転送されるよ
   うにされてなることを特徴とする特許請求の範囲第１項
   記載の半導体集積回路。 ３、上記不揮発性レジスタ領域と揮発性レジスタには、
   同一のアドレスが付与され、マイクロプロセッサによっ
   てアクセス可能にされてなることを特徴とする特許請求
   の範囲第１項乃至第２項記載の半導体集積回路。 ４、上記不揮発性レジスタ領域と揮発性レジスタの内容
   の不一致を知らせるフラグが設けられてなることを特徴
   とする特許請求の範囲第１項乃至第３項記載の半導体集
   積回路。 ５、上記不揮発性記憶素子は、ＥＥＰＲＯＭであること
   を特徴とする特許請求の範囲第１項乃至第４項記載の半
   導体集積回路。